DE3900769A1 - Integrierte schaltung mit zumindest einem n-kanal-fet und zumindest einem p-kanal-fet - Google Patents

Integrierte schaltung mit zumindest einem n-kanal-fet und zumindest einem p-kanal-fet

Info

Publication number
DE3900769A1
DE3900769A1 DE19893900769 DE3900769A DE3900769A1 DE 3900769 A1 DE3900769 A1 DE 3900769A1 DE 19893900769 DE19893900769 DE 19893900769 DE 3900769 A DE3900769 A DE 3900769A DE 3900769 A1 DE3900769 A1 DE 3900769A1
Authority
DE
Germany
Prior art keywords
potential
channel fet
well
equal
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19893900769
Other languages
English (en)
Inventor
Werner Dipl Ing Muth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE19893900769 priority Critical patent/DE3900769A1/de
Priority to PCT/EP1990/000033 priority patent/WO1990008401A1/de
Publication of DE3900769A1 publication Critical patent/DE3900769A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die vorliegende Erfindung betrifft eine integrierte Schal­ tung mit zumindest einem n-Kanal-Feldeffekttransistor (n-Kanal-FET) und zumindest einem p-Kanal-Feldeffekttran­ sistor (p-Kanal-FET).
Bei einer Vielzahl von integrierten Schaltungen befinden sich in räumlicher Nachbarschaft auf einem Substrat ein n-Kanal-FET und p-Kanal-FET. Eine derartige Struktur fin­ det sich beispielsweise bei einer Inverterschaltung. Wenn eine derartige Schaltung beispielsweise in einem n-Sub­ strat implementiert ist, so liegt der n-Kanal-FET inner­ halb einer p-Wanne. Die Source des p-Kanal-FET liegt über Ohm′schen Kontakt an einer positiven Versorgungsspannung, während die Source des n-Kanal-FET über einen Ohm′schen Kontakt an einer negativen Versorgungsspannung liegt. Die Drain-Elektroden beider FET′s sind miteinander verbunden und bilden den Inverterausgang. Die Gate-Elektroden der beiden FET′s sind gleichfalls miteinander verbunden und bilden den Eingang. Bei einer derartigen Struktur der integrierten Schaltung ergeben sich parasitäre bipolare Strukturen, wie beispielsweise ein parasitärer Thyristor zwischen der Source-Elektrode des p-Kanal-Transistors und der Source-Elektrode des n-Kanal-Transistors. Mit anderen Worten stellt die npnp-Schichtfolge zwischen den Source- Elektroden dieser Transistoren einen parasitären Thyristor dar, dessen Anode und Kathode an den entgegengesetzten Versorgungsspannungen liegen. Daher beteht bei bekannten integrierten Schaltungen mit einem n-Kanal-FET und einem p-Kanal-FET die Gefahr, daß ein parasitärer Thyristor in einen durchgeschalteten Zustand gerät. Dies wird als "Latch-up" bezeichnet.
Aus der Fachveröffentlichung "W. G. Meyer et al: Integrable High Voltage CMOS-Devices", IEEE 1985, IEDM 85, Seiten 732 bis 735 sind bereits CMOS-Strukturen mit einem n-Kanal-FET und einem p-Kanal-FET in einem gemeinsamen n-Substrat bekannt, bei denen der n-Kanal-FET in einer p-Wanne liegt und bei denen der p-Kanal-FET in einer n- Wanne liegt, die ihrerseits in einer weiteren p-Wanne liegt. Bei dieser bekannten CMOS-Struktur dient die zusätzliche p-Wanne des p-Kanal-FET allein dazu, den p-Kanal-FET potentialmäßig vom Potential der n-Epitaxie- Schicht zu entkoppeln. Diese Fachveröffentlichung befaßt sich weder mit Problemen des "Latch-up", noch beinhaltet sie irgendwelche Hinweise bezüglich der Potentiale zum Betreiben der dort gezeigten CMOS-Schaltungsstruktur.
Gegenüber diesem Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine integrierte Schaltung mit zumindest einem n-Kanal-FET und zumindest einem p-Kanal-FET, die in einem gemeinsamen Substrat angeordnet sind, so weiterzubilden, daß ein Leitendschalten von parasitären Bipolarstrukturen bzw. ein "Latch-up" verhin­ dert oder zumindest mit hoher Wahrscheinlichkeit ausge­ schlossen wird.
Diese Aufgabe wird bei einer integrierten Schaltung nach dem Oberbegriff des Patentanspruchs 1 oder 2 durch die im kennzeichnenden Teil des Patentanspruchs 1 bzw. Patent­ anspruchs 2 angegebenen Merkmale gelöst.
Der Grundgedanke der vorliegenden Erfindung liegt darin, bei einer integrierten Schaltung mit einem p-Kanal-FET und n-Kanal-FET denjenigen FET, dessen Polarität nicht der Polarität des Substrates bzw. der Epitaxieschicht ent­ spricht, mit einer Wanne zu umgeben, die ihrerseits in einer weiteren Wanne liegt, wobei die Potentiale, mit denen die drei Wannen der FET′s angesteuert werden, so gewählt sind, daß keine parasitäre Bipolarstruktur in einen durchgeschalteten Zustand geraten kann. Die Wahr­ scheinlichkeit des Auftretens eines "Latch-up" ist bei der erfindungsgemäßen Struktur der integrierten Schaltung erheblich herabgesetzt.
Bevorzugte Weiterbildungen der erfindungsgemäßen inte­ grierten Schaltung sind Gegenstand der Unteransprüche 3 bis 8.
Vier verschiedene Ausführungsbeispiele der erfindungsge­ mäßen integrierten Schaltung werden nachfolgend unter Be­ zugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
Fig. 1 ein Ausführungsbeispiel der erfindungsge­ mäßen integrierten Schaltung mit n-Substrat;
Fig. 2 eine im wesentlichen der Ausführungsform von Fig. 1 entsprechende zweite Ausführungsform mit p-Substrat;
Fig. 3 eine dritte Ausführungsform mit Trenchisola­ tion; und
Fig. 4 eine vierte Ausführungsform, bei der eine Wanne des n-Kanal-Transistors in eine zu­ sätzliche Wanne des p-Kanal-Transistors übergeht.
Wie in Fig. 1 gezeigt ist, sind auf einem gemeinsamen n-Substrat 1 mit einer (n+)-Substratschicht 2 und einer (n-)-Epitaxieschicht 3 ein n-Kanal-FET 4 und ein p-Kanal- FET 5 angeordnet.
Der n-Kanal-FET 4 liegt in einer ersten p-Wanne 6 und um­ faßt eine Source-Elektrode 7, eine Gate-Elektrode 8 und eine Drain-Elektrode 9. Die Source-Elektrode 7 und die Drain-Elektrode 9 sind in an sich bekannter Weise über Ohm′sche Kontakte mit Metalleiterbahnen angeschlossen, während die Gate-Elektrode gegenüber dem Kanal des FET 4 isoliert angeordnet ist.
Der p-Kanal-FET 5 weist eine zweite n-Wanne 10 auf, die ihrerseits zur Epitaxie-Schicht 3 durch eine dritte (p-)- Wanne eingefaßt wird. Der p-Kanal-FET 5 hat eine Source- Elektrode 12, eine Gate-Elektrode 13 und eine Drain- Elektrode 14. Auch bei diesem FET 5 werden die Source- Elektrode 12 und die Drain-Elektrode 14 über Ohm′sche Kontakte mit Metalleiterbahnen angeschlossen, während die Gate-Elektrode 13 als gegenüber dem Kanal isoliertes Gate ausgebildet ist.
Bei der integrierten Schaltung nach diesem ersten Ausfüh­ rungsbeispiel sind die beiden FET′s 4, 5 als Inverter be­ schaltet, indem die beiden Gate-Elektroden 8, 13 mit einem Eingang E, die beiden Drain-Elektroden 9, 14 mit einem Ausgang A, die Source-Elektrode 7 des n-Kanal-FET 4 mit einem negativen Versorgungspotential V SS(-) und die Source-Elektrode 12 des p-Kanal-FET 5 mit einem positiven Versorgungspotential V DD(+) verbunden sind.
Die (n-)-Epitaxieschicht 3 steht über wenigstens einen, hier drei Ohm′sche Kontakte 15, 16, 17 mit dem positiven Versorgungspotential V DD(+) in Verbindung. Einer 16 dieser Ohm′schen Kontakte 15, 16, 17 kann wie hier zwischen den beiden FET′s 4, 5 liegen.
Die erste p-Wanne 6 steht über mindestens einen vierten Ohm′schen Kontakt 18 mit dem negativen Versorgungspoten­ tial V SS(-) in Verbindung. Die zweite n-Wanne 10 steht über mindestens einen fünften Ohm′schen Kontakt 19 mit dem positiven Versorgungspotential V DD(+) in Verbindung.
Die dritte (p-)-Wanne 11 steht über mindestens einen sechsten Ohm′schen Kontakt 20 und gegebenenfalls über einen siebten Ohm′schen Kontakt 21 mit dem positiven Versorgungspotential V DD(+) in Verbindung.
Obwohl die oben beschriebenen Potentiale die bevorzugte Potentialwahl darstellen, um ein Durchschalten parasitärer Bipolarstrukturen, wie beispielsweise parasitärer Thyristoren zu vermeiden, können die Potentiale auch so gewählt sein, daß das Potential der ersten p-Wanne 6 kleiner oder gleich gegenüber dem positiven Versorgungs­ potential V DD(+) ist, mit dem das (n-)-Substrat 1, 2, 3 beaufschlagt wird, wobei das Potential der dritten (p-)- Wanne 11 kleiner oder gleich diesem positiven Versorgungs­ potential V DD(+) ist und das Potential der zweiten n-Wanne 10 größer oder gleich dem Potential der dritten p-Wanne 11 ist.
Die Source 12 und die Drain 14 des p-Kanal-FET 5 müssen so verschaltet werden, daß deren Potential kleiner oder gleich dem Potential der zweiten n-Wanne ist. Die Source 7 und die Drain 9 des n-Kanal-FET 4 müssen so verschaltet werden, daß deren Potential größer oder gleich dem Poten­ tial der ersten p-Wanne 6 ist.
Nachfolgend wird unter Bezugnahme auf Fig. 2 die zweite Ausführungsform der erfindungsgemäßen integrierten Schal­ tung erläutert. Diese zweite Ausführungsform unterscheidet sich lediglich dadurch von der ersten Ausführungsform, daß n-Halbleiterbereiche durch p-Halbleiterbereiche und p-Halbleiterbereiche durch n-Halbleiterbereiche ersetzt sind und dementsprechend die Polarität der Spannungen um­ gekehrt ist. In der Fig. 2 sind die Teile, die in Fig. 1 gezeigten Teilen entsprechen, mit entsprechenden Bezugs­ zeichen, die mit einem Apostroph versehen sind, bezeich­ net. Diejenigen Schaltungselemente, die bei der ersten Ausführungsform gemäß Fig. 1 mit dem positiven Versor­ gungspotential V DD(+) verbunden sind, sind bei der zweiten Ausführungsform gemäß Fig. 2 mit dem negativen Versor­ gungspotential V SS(-) verbunden. Entsprechend sind die­ jenigen Schaltungselemente, die bei der ersten Ausfüh­ rungsform mit dem negativen Versorgungspotential V SS(-) verbunden sind, bei der zweiten Ausführungsform mit dem positiven Versorgungspotential V DD(+) verbunden. Dement­ sprechend wird das p-Substrat 1′, 2′, 3′ mit dem negativen Versorgungspotential V SS(-) beaufschlagt, welches auch der zweiten p-Wanne 10′ und der Source 12 des n-Kanal-FET 5′ zugeleitet wird. Die dritte (n-)-Wanne 11′, die erste n-Wanne 6′ sowie die Source 7′ des p-Kanal-FET 4′ liegen an dem positiven Versorgungspotential V DD(+). Gleichfalls ist es jedoch möglich, die erste n-Wanne 6′ mit einem Potential zu beaufschlagen, das größer oder gleich dem negativen Versorgungspotential V SS(-) ist, mit dem das (p-)-Substrat 1′, 2′, 3′ beaufschlagt wird; die dritte (n-)-Wanne 11′ mit einem dritten Potential zu beaufschla­ gen, das größer oder gleich dem ersten, negativen Versor­ gungspotential V SS(-) ist, und die zweite Wanne 10′ mit einem vierten Potential zu beaufschlagen, das kleiner oder gleich dem dritten Potential ist.
Die Source 12′ und die Drain 14′ des n-Kanal-FET 5′ müssen so verschaltet werden, daß deren Potential größer oder gleich dem Potential der zweiten p-Wanne 10′ ist. Die Source 7′ und die Drain 9′ des n-Kanal-FET 5′ müssen so verschaltet werden, daß deren Potential größer oder gleich dem Potential der ersten n-Wanne 6′ ist.
Nachfolgend wird unter Bezugnahme auf Fig. 3 die dritte Ausführungsform der erfindungsgemäßen integrierten Schal­ tung näher erläutert. Die dritte Ausführungsform gemäß Fig. 3 entspricht im wesentlichen der ersten Ausführungs­ form gemäß Fig. 1. Entsprechende Schaltungselemente oder Bereiche sind durch übereinstimmende Bezugszeichen be­ zeichnet, die jedoch mit einem zweifachen Apostroph ver­ sehen sind.
Abweichungen gegenüber der Ausführungform gemäß Fig. 1 bestehen im wesentlichen darin, daß zwischen den beiden FET′s 4′′, 5′′ sowie auf den beiden einander abgewandten Seiten der FET′s 4′′, 5′′ sogenannte Trenchisolationen 22, 23, 24 vorgesehen sind, aufgrund derer es möglich ist, die Schaltung mit einer erhöhten Integrationsdichte zu imple­ mentieren. In weiterer Abweichung von der Ausführungsform gemäß Fig. 1 ist der mittlere Ohm′sche Kontakt 16 fortge­ lassen und durch einen unterseitigen Kontakt 25 ersetzt.
Nachfolgend wird unter Bezugnahme auf Fig. 4 eine vierte Ausführungsform der erfindungsgemäßen integrierten Schal­ tung erläutert. Diejenigen Schaltungselemente oder Be­ reiche, die den Elementen oder Bereichen gemäß Fig. 1 ent­ sprechen, sind mit gleichen Bezugszeichen bezeichnet, die jedoch mit einem dreifachen Apostroph versehen sind.
Bei dieser Ausführungsform besteht die hauptsächliche Ab­ weichung gegenüber dem ersten Ausführungsbeispiel darin, daß die erste (p-)-Wanne 6′′′ in die dritte (p-)-Wanne 11′′′ übergeht, so daß ein einziger Kontakt 18′′′ zum Beaufschla­ gen dieser verschmolzenen Wanne 6′′′, 11′′′ mit dem negati­ ven Versorgungspotential V SS(-) genügt.
Gegebenenfalls kann eine zusätzliche Potentialquelle V SUB zwischen der Source-Elektrode 12′′′ des p-Kanal-FET 5′′′ und den beiden Ohm′schen Kontakten 15′′′, 17′′′ zum Beaufschla­ gen des Substrates 1′′′, 2′′′, 3′′′ vorgesehen sein. Im übri­ gen entsprechen die Potentiale den unter Bezugnahme auf Fig. 1 erläuterten Potentialverhältnissen. Obwohl der Grad der "Latch-up"-Freiheit bei dieser vierten Ausführungsform nicht den Grad der "Latch-up"-Freiheit der ersten drei Ausführungsformen erreicht, kann diese vierte Ausführungs­ form wegen ihrer einfacheren Struktur für viele Anwen­ dungsfälle die geeignetere Lösung sein.
Selbstverständlich ist die vorliegende Erfindung nicht auf solche Anwendungsfälle beschränkt, bei denen der n-Kanal- FET und der p-Kanal-FET zu einer Inverterschaltung ver­ schaltet sind. Beliebige andere Strukturen, die wenigstens einen n-Kanal-FET und einen p-Kanal-FET aufweisen, kommen als Anwendungsgebiete für die Zwecke der vorliegenden Er­ findung in Betracht.

Claims (11)

1. Integrierte Schaltung mit zumindest einem n-Kanal-FET (4) und zumindest einem p-Kanal-FET (5), die in einem n-Substrat (1; 2, 3) angeordnet sind,
  • - wobei der n-Kanal-FET (4) eine erste p-Wanne (6) aufweist, und
  • - wobei der p-Kanal-FET (5) eine zweite n-Wanne (10) aufweist, die ihrerseits (10) in einer dritten p- Wanne (11) liegt,
gekennzeichnet durch
  • - eine erste Einrichtung (15, 16, 17), die das n-Sub­ strat (1; 2, 3) mit einem ersten Potential (V DD) be­ aufschlagt,
  • - eine zweite Einrichtung (18), die die erste Wanne (6) mit einem zweiten Potential beaufschlagt, daß kleiner oder gleich dem ersten Potential (V DD) ist,
  • - eine dritte Einrichtung (20, 21), die die dritte Wanne (11) mit einem dritten Potential beaufschlagt, das kleiner oder gleich dem ersten Potential (V DD) ist, und
  • - eine vierte Einrichtung (19), die die zweite Wanne (10) mit einem vierten Potential beaufschlagt, das größer oder gleich dem dritten Potential ist.
2. Integrierte Schaltung nach Anspruch 1, gekennzeichnet durch
  • - eine fünfte Einrichtung (7), die die Source des n-Kanal-FET (4) mit einem fünften Potential beauf­ schlagt, das größer oder gleich dem zweiten Poten­ tial ist,
  • - eine sechste Einrichtung (9), die die Drain des n-Kanal-FET (4) mit einem sechsten Potential be­ aufschlagt, das größer oder gleich dem zweiten Potential ist,
  • - eine siebte Einrichtung (12), die die Source des p-Kanal-FET (5) mit einem achten Potential beauf­ schlagt, das kleiner oder gleich dem vierten Poten­ tial ist, und
  • - eine achte Einrichtung (14), die die Drain des p-Kanal-FET (5) mit einem neunten Potential beauf­ schlagt, das kleiner oder gleich dem vierten Poten­ tial ist.
3. Integrierte Schaltung mit zumindest einem p-Kanal-FET (4′) und zumindest einem n-Kanal-FET (5′), die in einem p-Substrat (1′; 2′, 3′) angeordnet sind,
  • - wobei der p-Kanal-FET (4′) eine erste n-Wanne (6′) aufweist, und
  • - wobei der n-Kanal-FET (5′) eine zweite p-Wanne (10′) aufweist, die ihrerseits (10′) in einer dritten n-Wanne (11′) liegt, gekennzeichnet durch
  • - eine erste Einrichtung (15′, 16′, 17′), die das p- Substrat (1′, 2′, 3′) mit einem ersten Potential (V SS) beaufschlagt,
  • - eine zweite Einrichtung (18′), die die erste Wanne (6′) mit einem zweiten Potential beaufschlagt, das größer oder gleich dem ersten Potential (V SS) ist,
  • - eine dritte Einrichtung (20′, 21′), die die dritte Wanne (11′) mit einem dritten Potential beauf­ schlagt, das größer oder gleich dem ersten Potential (V SS) ist, und
  • - eine vierte Einrichtung (19′), die die zweite Wanne (10′) mit einem vierten Potential beaufschlagt, das kleiner oder gleich dem dritten Potential ist.
4. Integrierte Schaltung nach Anspruch 3, gekennzeichnet durch
  • - eine fünfte Einrichtung (7′), die die Source des p-Kanal-FET (4′) mit einem fünften Potential beauf­ schlagt, das kleiner oder gleich dem zweiten Poten­ tial ist,
  • - eine sechste Einrichtung (9′), die die Drain des p-Kanal-FET (4′) mit einem sechsten Potential beauf­ schlagt, das kleiner oder gleich dem zweiten Poten­ tial ist,
  • - eine siebte Einrichtung (12′), die die Source des n-Kanal-FET (5′) mit einem achten Potential beauf­ schlagt, das größer oder gleich dem vierten Poten­ tial ist, und
  • - eine achte Einrichtung (14′), die die Drain des p-Kanal-FET (5′) mit einem neunten Potential beauf­ schlagt, das größer oder gleich dem vierten Poten­ tial ist.
5. Integrierte Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die zweite Einrichtung (18; 18′) mit der dritten Einrichtung (20, 21; 20′, 21′) und der fünften Einrich­ tung (7; 7′) derart verbunden ist, daß das zweite Potential (V SS; V DD) gleich dem dritten Potential (V SS; V DD) und dem fünften Potential (V SS; V DD) ist.
6. Integrierte Schaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die vierte Einrichtung (19; 19′) mit der ersten Einrichtung (15, 16, 17; 15′, 16′, 17′) und der sieb­ ten Einrichtung (12; 12′) derart verbunden ist, daß das vierte Potential (V DD; V SS) gleich dem ersten Potential (V DD; V SS) und dem achten Potential (V DD; V SS) und dem achten Potential (V DD; V SS) ist.
7. Integrierte Schaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß eine erste Isolationsschicht (23) zwischen dem n-Kanal-FET (4′′) und dem p-Kanal-FET (5′′) angeordnet ist, die sich von der Substratoberseite bis wenigstens zur Tiefe der dritten Wanne (11′′) erstreckt.
8. Integrierte Schaltung nach Anspruch 7, dadurch gekenn­ zeichnet, daß weitere Isolationsschichten (22, 24) auf der der ersten Isolationsschicht (23) abgewandten Seite der FET′s (4′′, 5′′) vorgesehen sind, die sich von der Substratoberseite aus bis wenigstens zur Tiefe der ersten bzw. dritten Wanne (6′′, 11′′) erstrecken.
9. Integrierte Schaltung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Isolationsschichten als sogenannte Trench­ isolationen (22, 23, 24) ausgebildet sind.
10. Integrierte Schaltung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die erste Wanne (6′′′) in die dritte Wanne (11′′′) übergeht.
DE19893900769 1989-01-12 1989-01-12 Integrierte schaltung mit zumindest einem n-kanal-fet und zumindest einem p-kanal-fet Withdrawn DE3900769A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19893900769 DE3900769A1 (de) 1989-01-12 1989-01-12 Integrierte schaltung mit zumindest einem n-kanal-fet und zumindest einem p-kanal-fet
PCT/EP1990/000033 WO1990008401A1 (de) 1989-01-12 1990-01-08 INTEGRIERTE SCHALTUNG MIT ZUMINDEST EINEM n-KANAL-FET UND ZUMINDEST EINEM p-KANAL-FET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19893900769 DE3900769A1 (de) 1989-01-12 1989-01-12 Integrierte schaltung mit zumindest einem n-kanal-fet und zumindest einem p-kanal-fet

Publications (1)

Publication Number Publication Date
DE3900769A1 true DE3900769A1 (de) 1990-08-09

Family

ID=6371967

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19893900769 Withdrawn DE3900769A1 (de) 1989-01-12 1989-01-12 Integrierte schaltung mit zumindest einem n-kanal-fet und zumindest einem p-kanal-fet

Country Status (2)

Country Link
DE (1) DE3900769A1 (de)
WO (1) WO1990008401A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157281A (en) * 1991-07-12 1992-10-20 Texas Instruments Incorporated Level-shifter circuit for integrated circuits
KR940003026A (ko) * 1992-07-13 1994-02-19 김광호 트리플웰을 이용한 반도체장치
KR0120572B1 (ko) * 1994-05-04 1997-10-20 김주용 반도체 소자 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4306916A (en) * 1979-09-20 1981-12-22 American Microsystems, Inc. CMOS P-Well selective implant method
EP0298421A2 (de) * 1987-07-10 1989-01-11 Kabushiki Kaisha Toshiba Halbleiterbauelement mit Bereichen unterschiedlicher Störstellenkonzentration

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59110153A (ja) * 1982-12-15 1984-06-26 Fujitsu Ltd Ｃｍｉｓ電界効果半導体装置
JPS61101072A (ja) * 1984-10-24 1986-05-19 Nec Corp 相補型ｍｏｓ半導体装置
JPS61194767A (ja) * 1985-02-22 1986-08-29 Nec Corp 相補型ｍｏｓ半導体装置の製造方法
JPS62155555A (ja) * 1985-09-18 1987-07-10 Sony Corp 相補型ｍｏｓトランジスタ
JPS62296455A (ja) * 1986-06-16 1987-12-23 Mitsubishi Electric Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4306916A (en) * 1979-09-20 1981-12-22 American Microsystems, Inc. CMOS P-Well selective implant method
EP0298421A2 (de) * 1987-07-10 1989-01-11 Kabushiki Kaisha Toshiba Halbleiterbauelement mit Bereichen unterschiedlicher Störstellenkonzentration

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEDM 1985, S. 732-735 *
IEEE Circuits and Devices Magazin, März 1986, S. 16-31 *

Also Published As

Publication number Publication date
WO1990008401A1 (de) 1990-07-26

Similar Documents

Publication Publication Date Title
DE69615458T2 (de) Dünnfilmtransistor über einem isolierten Halbleitersubstrat und Verfahren zur Herstellung
DE68905269T2 (de) MOS-Transistor und Anwendung bei einer Freilaufdiode.
DE69330564T2 (de) Integrierte Schaltung die eine EEPROM-Zelle und einen MOS-Transistor enthält
DE1918222C3 (de) Isolierschicht-Feldeffekttransistor
DE4110369C2 (de) MOS-Halbleiterbauelement
DE2009102B2 (de) Integrie rte Halbleiteranordnung mit komplementären Feldeffekttransistoren
DE69724578T2 (de) SOI-MOS-Feldeffekttransistor
DE4230319A1 (de) Leistungsschaltende halbleitereinrichtung mit einem si-thyristor und einem in kaskade angeschlossenen mos-feldeffekttransistor
DE2832154C2 (de)
DE2503864B2 (de) Halbleiterbauelement
DE69317562T2 (de) Halbleiteranordnung mit doppelgate.
DE19517975B4 (de) CMOS-Schaltungsplättchen mit Polysilizium-Feldringstruktur
DE2953931C2 (de)
DE2904812C2 (de) Halbleiterspeichereinrichtung in MOS-Technologie
DE69022262T2 (de) Monolithische integrierte Schaltkreisstruktur für Zwei-Etappen-Treibersystem mit Niveau-Translationsschaltkreis für das Treibersignal für Leistungstransistoren.
EP0052860A2 (de) Monolithisch integrierte Gleichrichter-Brückenschaltung
DE10256575A1 (de) Lateraler MOSFET mit hoher Durchbruchspannung und damit ausgestattete Vorrichtung
EP0166386A2 (de) Integrierte Schaltung in komplementärer Schaltungstechnik
DE3851419T2 (de) MOS-Transistor mit erhöhtem Isolationsvermögen.
DE2822094A1 (de) Monolithische integrierte cmos- schaltung
DE3139169C2 (de)
DE3900769A1 (de) Integrierte schaltung mit zumindest einem n-kanal-fet und zumindest einem p-kanal-fet
DE19902749C2 (de) Leistungstransistoranordnung mit hoher Spannungsfestigkeit
DE69318346T2 (de) Schutzdiode für ein vertikales Halbleiterbauelement
DE2415736A1 (de) Metall-silizium-feldeffekttransistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal