DE2009102B2 - Integrie rte Halbleiteranordnung mit komplementären Feldeffekttransistoren - Google Patents

Integrie rte Halbleiteranordnung mit komplementären Feldeffekttransistoren

Info

Publication number
DE2009102B2
DE2009102B2 DE2009102A DE2009102A DE2009102B2 DE 2009102 B2 DE2009102 B2 DE 2009102B2 DE 2009102 A DE2009102 A DE 2009102A DE 2009102 A DE2009102 A DE 2009102A DE 2009102 B2 DE2009102 B2 DE 2009102B2
Authority
DE
Germany
Prior art keywords
channels
crystal
axis
channel
angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2009102A
Other languages
English (en)
Other versions
DE2009102A1 (de
DE2009102C3 (de
Inventor
Hisashi Kamakura Hara
Yoshihiko Yokohama Okamoto
Tai Yokohama Sato
Yoshiyuki Tokio Takeishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP44014217A external-priority patent/JPS5114868B1/ja
Priority claimed from JP44014216A external-priority patent/JPS5114867B1/ja
Priority claimed from JP44014218A external-priority patent/JPS5114869B1/ja
Priority claimed from JP44015527A external-priority patent/JPS5134271B1/ja
Priority claimed from JP44015528A external-priority patent/JPS5139078B1/ja
Priority claimed from JP44039545A external-priority patent/JPS5140428B1/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2009102A1 publication Critical patent/DE2009102A1/de
Publication of DE2009102B2 publication Critical patent/DE2009102B2/de
Application granted granted Critical
Publication of DE2009102C3 publication Critical patent/DE2009102C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Description

Die Erfindung betrifft eine integrierte Halbleiteranordnung mit in einem einkristallinen Halbleiterplättchen angeordneten Komplementären Feldeffekttransistoren, deren N- bzw. P-leitende Kanäle mit ihrer Längsrichtung innerhalb einer Oberfläche des Halbleiterplättchens in bezug auf die diamantartige oder zinkblendenartige Kristallstruktur des Halbleiterplättchens ausgerichtet sind.
Derartige Halbleiteranordnungen können mit Sperrschicht-Feldefffikttransistoren (Junction-FET, abgekürzt JFET) ausgestattet »ein oder Isolierschicht-Feldeffekttransistoren (IGFET bzw. MOSFET) aufweisen. Ein typisches Beispiel für eine derartige Halbleiteranordnung ist ein an sich bekannter Inverter mit einem N-Ieitenden MOSFET sowie einem P-leitenden MOS-FET. Bei einer solchen aus der FR-PS 15 11986 bekannten, komplementäre FET aufweisenden Schaltstufe wird erwartet, daß deren Ausgangssignal dem invertierten Eingangssignal ohne Verzögerung folgt, die Ausgangsspannung soll demnach sowohl kurze Anstiegzeiten als auch Abfallzeiten aufweisen. Es wurde nun. gefunden, daß bei der als Beispiel gewählten, komplementäre FET aufweisenden lnverter-Schaltung der Anstieg der Ausgangsspannung mit höherer Leitfähigkeit des P-Kanals FET, die der Löcherbeweglichkeit proportional ist, steiler wird, während sich ein steilerer Abfall der Ausgangsspannung mit höherer Leitfähigkeit des N-Kanals FET, die der Elektronenbeweglichkeit proportional ist, ergibt
Die N L- PS 65 01 818 offenbart eine Abhängigkeit der Charakteristika von FET von der kristallographischen Lage der sie aufnehmenden Fläche des Halbleiter-Einkristalls; die Leitfähigkeit läßt sich erhöhen, und insbesondere der als nachteilig empfundene Reststrom läßt sich senken, wenn der Transistor nicht in einer (lll)-Kristallebene, sondern vielmehr in einer Fläche mit (100)- und (110)-5i.omponenten angeordnet wird. Bezüglich eventueller Abhängigkeiten vom Leitungstyp und/oder von der Orientierung der Feldeffekttransistoren in bezug auf Kristallachsen werden keine weiteren Aussagen gemacht, die auf eine Halbleiteranordnung nach der Erfindung hinweisen würden.
Nach einem Vorschlage der älteren Patentanmeldung P 18 07 857.4-33, der eine Halbleitervorrichtung mit Transistoren ausschließlich eines Kanalleitungstyps betrifft, wird die im wesentlichen zweidimensionale Leitungsschicht im wesentlichen in der kristallographischen (HO)-Ebene eines als Halbleiter vorgesehenen Siliziumeinkristalls angeordnet. Um für einen Treibertransistor eine maximale und einen Lasttransistor eine minimale Trägerbeweglichkeit zu erhalten, soll der Stromfluß durch die Leitungsschicht für den Treibertransistor im wesentlichen senkrecht zu der kristallographischen (TlO)-Ebene und der für den Lasttransistor senkrecht zur (OOl)-Ebene erfolgen. Eine solche Anordnung läßt zwar erkennen, daß die Orientierung der Strompfade auf Kristallflächen die zu erwartende Trägerbeweglichkeit beeinflußt, es ist ihr aber keine Lehre zu entnehmen, die Trägerbeweglichkeit sowohl für N- als auch gleichzeitig für P-leitende Feldeffekttransistoren zu optimieren.
Die Erfindung geht von der Aufgabe aus, eine der Gattung entsprechende integrierte Halbleiteranordnung derart auszubilden, daß durch die Orientierung der Längsrichtungen der N- sowie der P-Kanäle von komplementären Feldeffekttransistoren in vorgegebenen Oberflächen eines Halbleiter-Einkristalls die optimale Trägerbeweglichkeit für jeden der komplementären Kanäle erreicht wird.
Gelöst wird diese Aufgabe, indem die die Kanäle aufnehmende Oberfläche des Halbleiterplättchens eine wesentliche Komponente innerhalb der der Zonenachse [011] zugehörigen Kristallzone aufweist, und indem für den Fall, daß der zwischen der Flächennormalen der Oberfläche und der[0H]-Kristallachse gebildete Winkel θ einen Grenzwinkel von 35° 15,5' unterschreitet, die Kanäle der Feldeffekttransistoren so ausgerichtet sind, daß_ die Längsrichtungen der P-Kanäle parallel zur [O11]-Kristallachse verlaufen und die der N-Kanäle
wi senkrecht hierzu, wogegen im Falle des Überschreitens dieses Grenzwinkels die_ P-Kanäle senkrecht und die N-Kanäle parallel zur [011 ]-Kristallachse orientiert sind. Eine weitere Lösung der gestellten Aufgabe ergibt sich, indem die die Kanäle aufnehmende Oberfläche des
<<"> Halbleiterplättchens eine wesentliche Komponente innerhalb der der Zonenachse [100] zugehörigen Kristallzone aufweist, indem der zwischen der Flächennormalen der Oberfläche und der [Oll]-Kristallachse
gebildete Winkel θ einen Grenzwinkel von 45° unterschreitet und indem in diesem Fall Längsrichtungen der N-Kanäle der Feldeffekttransistoren zur [100]-Kristallachse parallel und die der P-Kanäle senkrecht zu ihr orientiert sind.
Im Faile der ersten Lösung hat es sich bewährt daß der Winkel θ Werte im Bereiche von 48°46' bis 84°46' aufweist, während im Falle der zweiten Lösurg er vorteilhaft Werte von 6°0' bis 37°20' aufweist
Im einzelnen sind die Merkmale der Halbleiteranordnung nach der Erfindung an Hand der folgenden Beschreibung von Ausführungsbeispielen in Verbindung mit diese darstellenden Zeichnungen erläutert Es zeigt hierbei
F i g. 1 diagrammatisch die Abhängigkeit der Löcherbeweglichkeit von der Orientierung der Längsrichtung eines P-Kanals auf der benutzten Oberfläche eines Halbleiter-Einkristalls,
F i g. 2 diagrammatisch die Abhängigkeit der Elektronenbeweglichkeit von der Orientierung der Längsrichtung eines N-Kanals auf der benutzten Oberfläche eines Halbleiter-Einkristalls,
Fig. 3 vergrößert eine schematische Aufsicht auf zwei in einem Halbleiter-Einkristall einander parallel angeordnete komplementäre FET,
F i g. 4 in gleichartiger Darstellung eine Halbleiteranordnung mit gemäß der Erfindung angeordneten komplementären FET,
Fig.5 diagrammatisch die Oberflächen-Ladungsträgerdichte von Halbleiterplättchen in Abhängigkeit von der kristallographischen Lage der Oberfläche,
F i g. 6 schematisch die Aufsicht auf eine der F i g. 4 entsprechende integrierte Halbleiteranordnung, bei der durch unterschiedliche Bemessung der Kanäle deren elektrische Charakteristika einander angeglichen sind,
F i g. 7 schematisch die Aufsicht auf eine mehr als zwei FET aufweisende Halbleiteranordnung,
Fig.8 ein Schaltbild der Halbleiteranordnung nach F i g. 7 und
Fig.9 die schematische Aufsicht auf eine weitere, mehr als zwei FET aufweisende Halbleiteranordnung.
Im Bestreben, die kristallographischen Bedingungen für eine hohe Leitfähigkeit von N- sowie P-Kanälen von FET aufzufinden, wurden die Löcher- sowie die Elektronenbeweglichkeit unterschiedlicher Kristallebenen eines Halbleiter-Einkristalls mit diamantartigem bzw. zinkblendenartigem Kristallaufbau untersucht. Zu diesem Zwecke wurden auf den jeweiligen Kristallflächen P- bzw. N-Kanäle von MOSFET mit unterschiedlicher Orientierung der Kanallängsrichtung innerhalb der Kristallfläche gebildet. Die Flächen selbst sind so gewählt, daß sie parallel einer Achse, Zonenachse genannt, liegen, die senkrecht auf einer Ebene steht, innerhalb deren die Normalen der untersuchten Flächen liegen, die damit durch Drehung um die Zonenachse ineinander überführbar sind. Nach W. Kleber, Einführung in die Kristallographie (Berlin 1956) wird der Komplex aller solcher Flächen, deren Normalen in einer Ebene liegen, als Zone bezeichnet. Die Messungen wurden mit einer Spannung Ug— U, = 25 V durchgeführt, wobei Ug die Gatespannung ist, während U, die den Stromfluß bewirkende Schwellwertspannung darstellt. Das Ergebnis dieser Messungen an zur Zone [100] gehörenden Kristallflächen ist in den Fig. 1 und 2 dargestellt. Die Diagramme dieser Figuren geben die Leitfähigkeit bzw. Trägermobilität μ in Abhängigkeit von dem Winkel an, den die jeweils untersuchte Ebene gegen die Bezugsebene (011) bildet. Als abhängige Größe ist in F i g. 1 die Löcherbeweglichkeit μρ angegeben, während F i g. 2 die Elektronenbeweglichkeit μπ darstellt Im Falle beider graphischer Darstellungen ist die abhängige Größe für zwei Orientierungen der Kanäle der MOSFET gezeigt, und zwar jeweils senkrecht und parallel zu den Achsen [100] bzw.[01 \\
Hierbei wurde gefunden, daß gemäß F i g. 1 eine zur Zone [100] gehörende Kristallfläche dann eine erhöhte p-Leitfähigkeit bzw. eine erhöhte Löcherbeweglichkeit
ίο ergibt wenn die Längsrichtung des P-Kanals senkrecht auf der Kristallachse [100] steht während bei einer Parallelorientierung zu dieser Achse sich geringe Werte der Löcherbeweglichkeit μρ ergeben.
Die F i g. 2 gibt die Erkenntnis wieder, daß die Elektronenbeweglichkeit μη steigt, wenn die Längsrichtung eines N-Kanals der Krislallachse [100] parallel angeordnet ist; im Falle der senkrechten Orientierung zu dieser Achse ergeben sich geringere Werte der Elektronenbeweglichkeit μ* und damit auch geringere Werte der Leitfähigkeit des N-Ka/ials.
Entsprechende Tendenzen der Trägerbeweglichkeit wurden für die der Zone [011] zugehörige Kristallflächen gefunden: Liegt der Wert des zwischen der Flächennormalen einer solchen Kristallfläche und der
2r> Kristallachse [011] gebildeten Winkels θ zwischen 0' und 35° 15,5', so ergeben sich für die Löcherbeweglichkeit μρ der P-Kanäle parallel zur [0H]-Achse höhere Werte als senkrecht zu dieser, während die Elektronenbeweglichkeit μ,, innerhalb der N-Kanäle bei einer
M senkrechten Ausrichtung zur [011 ]-Achse höhere Werte ergibt als parallel zu dieser. Liegt dagegen der angegebene Winkel θ zwischen 35° 15,5' und 90°, wobei der Grenzwinkel von 90° auszunehmen ist, so ist die Löcherbeweglichkeit des P-Kanals parallel zur [01I]-
ir> Achse geringer als senkrecht zu dieser, während die Elektronenbeweglichkeit μπ für den N-Kanal senkrecht zur vorerwähnten [0U]-Achse geringer ist als parallel zu dieser.
Es wurde weiterhin gefunden, daß verallgemeinert
«i gelten kann, daß eine Steigerung der Differenz Uf— U, die Trägerbeweglichkeit verringert; die den F i g. 1 und 2 entnehmbare Tendenz jedoch wird hierbei kaum beeinträchtigt.
Bezüglich der vorliegenden Erfindung soll der Begriff
'■> der Kristallzone in dem Sinne verstanden werden, daß nicht nur eine spezielle Zone, sondern vielmehr auch alle anderen gleichwertigen Zonen erfaßt werden. Weiterhin erfaßt der Begriff der Kristallachse nicht nur eine spezielle Achse, sondern vielmehr auch alle anderen,
ι» dieser gleichwertigen Achsen. Den Achsen, Zonen sowie den Richtungen für den Elektronen- sowie den Löcherstrom kann weiterhin auch eine Toleranz von ±5° zugemessen werden.
Die im Rahmen der Erfindung folgend angestellten
>"> Untersuchungen gelten dem Ansprechverhalten bzw. der Trägerbeweglichkeit von unterschiedlichen Anordnungen. Hierzu sind auf als Kristallflächen vorgesehenen Oberflächen von N-Ieitenden Siliziumplättchen 10 P-Ieitende Bereiche 12 gebildet, und in an sich bekannter
'■'■ Weise sind im N- sowie im P-leitenden Bereich der Siliziumplättchen P-Ieitende MOSFET 32 und N-Ieitende MOSFET 33 gebildet. Im Falle der Fig.3 sind die Source-Elektroden 28 und 30 sowie die Drain-Elektroden 29 und 31 der FET einander parallel angeordnet, so daß auch die Längsrichtungen der zwischen ihnen gebildeten Kanäle einander parallel verlaufen, während im Falle der Fig.4 die Source-Elektrodfπ 28 bzw. 30 sowie die Drain-Elektroden 29 bzw. 31 so vorgesehen
sind, daß der im FET 32 gebildete P-Kanal senkrecht zum N-Ieitenden Kanal des FET33 verläuft.
A. Zunächst wurden die Eigenschaften von komplementären FET untersucht, die in unterschiedlichen Lagen auf einer zur Zone [100] gehörenden Kristallfläche gebildet sind. Hierbei wurden im einzelnen die folgenden Fälle untersucht:
1. Der durch den N-Kanal fließende Elektronenstrom ist senkrecht zur Kristallachse [100] orientiert und der durch den hierzu rechtwinklig angeordneten P-Kanal fließende Löcherstrom fließt in zur Achse [100] paralleler Richtung;
2. sowohl der N-Kanal als auch der P-Kanal sind der Achse [100] parallel orientiert:
3. der N-Kanal sowie der P-Kanal sind jeweils senkrecht zur Achse [100] orientiert;
4. der den N-Kanal passierende Elektronenstrom ist der Achse [100] parallel, der den senkrecht hierzu angeordneten P-Kanal passierende Löcherstrom dagegen ist senkrecht auf die Achse [100] gerichtet.
Es wurde festgestellt, daß der Fall 4. sowohl die kürzesten Anstiegs- als auch die kürzesten Abfallzeiten liefert. Im Falle 3. wird zwar im wesentlichen die gleiche Ansteigszeit wie im Falle 4. erhalten, die Abfallzeit ist jedoch gegenüber dem Fall 4.1,3mal größen Im Falle 2. wird die gleiche Abfallzeit wie im Falle 4. erzielt, die Anstiegszeit ist jedoch 1,5mal größer. Der Fall 1. ergibt sowohl die höchste Anstiegs- als auch die höchste Abfallzeit. Auf Grund dieser Meßergebnisse wurde erkannt, daß die kürzesten Ansprechzeiten sich für den Fall 4. ergeben.
B. Gleichartige Messungen wurden für eine zur Zone [01T] gehörigen Kristallfläche durchgeführt, deren Flächennormale mit der Kristallachse [011] einen Winkel θ bildet, der Werte zwischen 0° und 35° 15,5' annehmen kann. Hierbei wurden die folgend aufgeführten Fälle untersucht:
1. Bei einem rechtwinklig zur Achse [01Ϊ] fließenden Elektronenstrom fließt der den P-Kanal durchsetzende Löcherstrom dieser Achse parallel;
2. der den N-Kanal durchsetzende Elektronensirom fließt wie der den P-Kanal durchsetzende Löcherstrom der Achse [Oll] parallel;
3. der den N-Kanal passierende Elektronenstrom ist wie der den P-Kanal passierende Löcherstrom senkrecht auf die Achse [011] gerichtet;
4. der Elektronenstrom des N-Kanals fließt der Achse [Oll] parallel, während der Löcherstrom des P-Kanals rechtwinklig zu dieser Achse fließt.
Im ersten der hier angegebenen Fälle ergeben sich die kürzeste Anstiegs- und Abfallzeit Demgegenüber wird im zweiten Falle eine vergrößerte Abfallzeit erhalten, im Falle 3. ist eine vergrößerte Anstiegszeit festgestellt, während im vierten Fall sowohl die Anstiegs- als auch die Abfallzeiten gegenüber_dem ersten Fall erhöht sind.
C. Bei einer zur Zone [OlT] gehörenden Kristallfläche, bei der der unter B erwähnte Winkel θ einen Wert zwischen 35° 15,5' und 90° einnehmen kann, sind die folgenden Fälle untersucht:
1. Der den N-Kanal passierende Elektronenstrom ist senkrecht auf die Achse [011] gerichtet während der Löcherstrom des P-Kanals der Achse parallel fließt;
2. sowohl der Elektronenstrom als_auch der Löcherstrom sind der Achse [011] parallel gerichtet;
3. sowohl der den N-Kanal durchsetzende Elek tronenstrom als auch der durch den P-Kana fließende Löcherstrom sind rechtwinklig auf di< Achse [011] gerichtet;
4. der Elektronenstrom fließt der Achse [011 parallel, während der I.öcherstrom rechtwinklig auf diese gerichtet ist.
Hierbei ergeben sich im vierten Falle die kürzester Anstiegs- und Abfallzeiten Im Falle 3. ergibt sich eine um den Faktor 1,3 verlängerte Abfallzeit, im zweiter Falle eine um den Faktor 1,5 vergrößerte Anstiegszeit und im ersten Falle ergeben sich die ungünstigster Anstiegs- und Abfallzeiten.
Zusätzlich zu dieser Erkenntnis, die diagrammatiscr in den F i g. 1 und 2 dargestellt ist, wurde gefunden, daC auch die Oberflächendichte der Ladungsträger Afc einen Einfluß aufweist. ]e geringer die Oberflächendich te des untersuchten Halbleiter-Einkristalls ist, destc stärker kann die Inversionsspannung Ui reduzier werden. Die Abhängigkeit dieser Oberflächendichtc von der Neigung der die FET aufweisenden Fläche de« Halbleiter-Einkristalls ist diagrammatisch in Fig. i dargestellt. Die Figur läßt erkennen, daß sich für die Oberflächendichte ein Minimum ergibt, wenn dei zwischen der Flächennormalen und der [100]-Kristall achse gebildete Winkel links der Ordinate 33Ο4Γ unc an der anderen Flanke der Kurve 25° 14' nich übersteigt. Da gleichzeitig aber auch die in Verbindung mit den Diagrammen der Fig. 1 und 2 gewonnener Erkenntnisse über die Trägerbeweglichkeit zu berück sichtigen sind, wurden folgende Erkenntnisse gewon nen_: Ein Optimum ergibt sich für innerhalb der Zone [01Ϊ] liegende Kristallflächen für einen Winkel θ inBereiche von etwa 48°46' bis 84°46\ während für in der Zone [100] liegende Kristallflächen einen Winkel Θ irr Bereiche von etwa 6° bis 37° 20' als optimal gelten darf Nach den Lehren der Erfindung läßt sich damit eine Halbleiteranordnung der eingangs genannten An erstellen, bei welcher die Inversionsspannung sowie die Anstiegszeit und die Abfallzeit einen geringen Wen aufweisen. Der unter Beachtung der Erkenntnisse er stellte, eingangs aufgeführte Inverter zeigte günstig« Eigenschaften.
Eine derartige, entsprechend F i g. 4 vorgesehene komplementäre FET 32, 33 aufweisende Halbleiteranordnung, beispielsweise der eingangs benannte Inverter läßt sich noch weiter verbessern, indem die Abmessungen der Kanäle des P-Ieitenden FET und de« N-leitenden FET unterschiedlich gewählt werden. Nacr F i g. 6 sind die FET 32 und 33 nicht nur gemäß F i g. ^ rechtwinklig zueinander auf der Oberfläche de; Siliziumplättchens 10 gebildet und entsprechend der übrigen Lehren der Erfindung orientiert; der zwischei der Source-EIektrode 28 und der Drain-Elektrode 2i gebildete P-Kanal des FET 32 weist auch etwa die dreifache Breite des N-Kanals des FET 33 auf. Durch di< unterschiedlich dimensionierten Kanäle werden di( Innenwiderstände der komplementären FET 32 und 33 einander angeglichen, da die Elektronenbeweglichkei μπ des N-Kanals die Löcherbeweglichkeit μρ etwa un das Dreifache überschreitet Bei der gezeigten Anord nung wird eine relativ kompakte Ausführung dei Halbleiteranordnung erreicht, die eine größere Integra tionsdichte bei integrierten Schaltungen erlaubt unc durch Verkürzung der Anschlußleitungen deren Streu kapazität reduziert und damit die Schaltgeschwindigkei verbessert
Die Erfindung ist nicht auf die Anwendung auf nur zwei komplementäre FET aufweisende Halbleiteranordnungen beschränkt, sondern läßt sich ohne weiteres auf eine größere Anzahl von komplementären Feldeffekttransistoren aufweisende Halbleiteranordnungen anwenden. Ein Ausführungsbeispiel einer derartigen, eine Mehrzahl von FET aufweisenden integrierten Halbleiteranordnung ist als NAND-Stufe ausgeführt und in der schematischen Aufsicht in Fig. 7 dargestellt, während deren Schaltbild in F i g. 8 gezeigt ist. ι ο
In F i g. 7 ist die Aufsicht auf die Oberfläche eines N-leitenden Silizium-Halbleiterplättchens 40 gezeigt, dessen Bereich 41 durch Diffusion P-leitend gemacht wurde. Auf dem unbeeinflußt gebliebenen ursprünglichen Bereich der Oberfläche des Siliziumplättchens 40 sind vier je einen P-Kanal aufweisende MOSFET 42 bis 45 gebildet, während im P-leitenden Bereich 41 vier mit einem N-Kanal ausgestattete MOSFET 46 bis 49 gebildet sind. Im Ausführungsbeispiel fällt die Oberfläche des Siliziumplättchens 40 in die Kristallebene (023). Nach den Lehren der Erfindung sind die FET derart angeordnet, daß die Längsrichtungen der N-Kanäle parallel zur Achse [100] angeordnet sind und die P-Kanäle sich rechtwinklig hierzu erstrecken. Als Source- und Drain-Elektroden dienen die Elektroden 50 und 54, wobei die Elektroden 51 bis 53 jeweils für zwei der FET wirksam sind. Die N-Kanal-FET 46 bis 48 weisen gemeinsame Source-Elektroden 55 und Drain-Elektroden 56 auf. Zu den P-Kanal-FET 42 bis 45 gehören jeweils die Gate- oder Steuerelektroden 57 bis jo 60, welche sich bis zu den N-Kanal-FET 46 bis 48 erstrecken und auch deren Steuerelektroden bilden. — Das Schaltbild der F i g. 8 zeigt die von den FET gebildete NAN D-Schaltung, die mit ihrer Anschlußklemme 14 an eine negative Spannungsquelle geschaltet js wird. Sind alle Eingangsklemmen 16 mit einem der Logikzahl »0« entsprechenden negativen Impuls beaufschlagt, so sind auch alle P-Kanal-FET 42 bis 45 derart gesteuert, daß die Logikzahl »0« an der Ausgangsklemme 18 erscheint, während bei sämtlichen anderen Kombinationen der Eingangssignale an der Ausgangsklemme 18 ein negativer Impuls, entsprechend der Logikzahl »1« erscheint.
Die Schaltgeschwindigkeit derartiger NAN D-Schaltungen hängt beim Umschalten des Ausgangssignals· vom Nullwert auf den negativen Wert im wesentlichen vom inneren Widerstand der N-Kanal-FET ab. Die Zeit, welche zum Umschalten des Ausgangssignals vom negativen in den Nullwert erforderlich ist, wird von den vier in Reihe geschalteten P-Kanal-FET bestimmt. Die ausgezeichneten Ansprech-Eigenschaften der in Fig. 7 und 8 dargestellten NAND-Stufe beruhen im wesentlichen darauf, daß durch die Ausrichtung der Kanäle sowohl die Löcherbeweglichkeit als auch die Elektronenbeweglichkeit der FET groß und deren Innenwiderstände erwünscht klein sind.
Schematisch ist ein weiteres Ausführungsbeispiel in Fig.9 dargestellt, welche die Aufsicht auf eine Halbleiteranordnung zeigt, auf der FET mit Schottky-Steuerelektroden dargestellt sind. Das Silizium-Plättchen 70 der F i g. 9 ist so geschnitten, daß seine aktive Oberfläche in der (211)-Krista!!ebene liegt. Durch Diffusion ist im P-leitenden Silizium-Plättchen 70 ein N-Ieitender Bereich 71 gebildet.
Der FET 72 weist einen P-Kanal sowie in der Zeichnung nicht dargestellte P-leitende Source- und Drainzonen auf, auf denen die Source-Elektrode 74 sowie die Drain-Elektrode 75 vorgesehen sind, und zwischen denen eine Steuerelektrode 79 in Schottky-Sperrschichtkontakt mit dem Halbleiterplättchen 70 angeordnet ist. Der N-Kanal-FET 73 weist eine Source-Elektrode 76 sowie eine Drain-Elektrode 77 auf, zwischen denen, wiederum im Schottky-Sperrschichtkontakt, die Steuerelektrode 78 vorgesehen ist. Der P-Kanal des FET 72 ist rechtwinklig zur Achse [011] vorgesehen, während der N-Kanal des Transistors 73 der Achse [011] parallel angeordnet ist
Die Erfindung läßt sich auf unterschiedliche Schaltungen von komplementäre FET aufweisende integrierte Halbleiteranordnungen anwenden, und es können unterschiedlich aufgebaute FET Anwendung finden. Auch die den Grundkörper der Halbleiteranordnung darstellende Halbleiterschicht kann unterschiedliches Material aufweisen, so können neben Silizium auch andere Halbleitermaterialien der Diamantstruktur, beispielsweise Germanium, eingesetzt werden, und es kann Halbleitermaterial der kristallinen Zinkblendestruktur vorgesehen werden, beispielsweise Galliumarsenid, Galliumphosphid oder Galliumantimonid. In jedem Falle läßt sich durch die empfohlene Orientierung der Längsrichtung der Kanäle ein günstiger Innenwiderstand der FET und damit eine relativ hohe Packungsdichte erzielen.
Hierzu 3 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Integrierte Halbleiteranordnung mit in einem einkristallinen Halbleiterplättchen angeordneten komplementären Feldeffekttransistoren, deren N- bzw. P-leitende Kanäle mit ihrer Längsrichtung innerhalb einer Oberfläche des Halbleiterplättchens in bezug auf die diamantartige oder zinkblendenartige Kristallstruktur des Halbleiterplättchens ausgerichtet sind, dadurch gekennzeichnet, daß die die Kanäle aufnehmende Oberfläche des Halbleiterplättchens eine wesentliche Komponente innerhalb der der Zonenachse [011] zugehörigen Kristallzone aufweist, und daß für den Fall, daß der zwischen der Flächennormalen der Oberfläche und der [011]-Kristallachse gebildete Winkel θ einen Grenzwinkel von 35° 15,5' unterschreitet, die Kanäle der Feldeffekttransistoren so ausgerichtet sind, daß die_ Längsrichtungen der P-Kanäle parallel zur [011]-Kristallachse verlaufen und die der N-Kanäle senkrecht hierzu, wogegen im Falle des Überschreitens des Grenzwinkels die P-Kanäle senkrecht und die N-Kanäle parallel zur [Oll]-Kristallachse orientiert sind.
2. Integrierte Halbleiteranordnung nach dem Oberbegriff des Patentanspruches 1, dadurch gekennzeichnet, daß die die Kanäle aufnehmende Oberfläche des Halbleiterplättchens eine wesentliche Komponente innerhalb der der Zonenachse [100] zugehörigen Kristallzone aufweist, daß der zwischen der Flächennormalen der Oberfläche und der [011]-Kristallachse gebildete Winkel θ einen Grenzwinkel von 45° unterschreitet, und daß in diesem Fall die Längsrichtungen der N-Kanäle der Feldeffekttransistoren zur[100]-Kristallachse parallel und die der P-Kanäle senkrecht zu ihr orientiert sind.
3. Integrierte Halbleiteranordnung nach Anspruch
1, dadurch gekennzeichnet, daß der Winkel Θ Werte im Bereiche von 48°46' bis 84°46' aufweist.
4. Integrierte Halbleiteranordnung nach Anspruch
2, dadurch gekennzeichnet, daß der Winkel θ Werte im Bereiche von 6°0' bis 37° 20' aufweist.
DE2009102A 1969-02-27 1970-02-26 Integrierte Halbleiteranordnung mit komplementären Feldeffekttransistoren Expired DE2009102C3 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP44014217A JPS5114868B1 (de) 1969-02-27 1969-02-27
JP44014216A JPS5114867B1 (de) 1969-02-27 1969-02-27
JP44014218A JPS5114869B1 (de) 1969-02-27 1969-02-27
JP44015527A JPS5134271B1 (de) 1969-02-28 1969-02-28
JP44015528A JPS5139078B1 (de) 1969-02-28 1969-02-28
JP44039545A JPS5140428B1 (de) 1969-05-23 1969-05-23

Publications (3)

Publication Number Publication Date
DE2009102A1 DE2009102A1 (de) 1970-09-10
DE2009102B2 true DE2009102B2 (de) 1978-12-07
DE2009102C3 DE2009102C3 (de) 1981-02-12

Family

ID=27548501

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2009102A Expired DE2009102C3 (de) 1969-02-27 1970-02-26 Integrierte Halbleiteranordnung mit komplementären Feldeffekttransistoren

Country Status (4)

Country Link
US (1) US3603848A (de)
DE (1) DE2009102C3 (de)
GB (1) GB1261494A (de)
NL (1) NL170349C (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL171309C (nl) * 1970-03-02 1983-03-01 Hitachi Ltd Werkwijze voor de vervaardiging van een halfgeleiderlichaam, waarbij een laag van siliciumdioxyde wordt gevormd op een oppervlak van een monokristallijn lichaam van silicium.
US3969753A (en) * 1972-06-30 1976-07-13 Rockwell International Corporation Silicon on sapphire oriented for maximum mobility
US4268848A (en) * 1979-05-07 1981-05-19 Motorola, Inc. Preferred device orientation on integrated circuits for better matching under mechanical stress
DE3001772A1 (de) * 1980-01-18 1981-07-23 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement
JPH0656887B2 (ja) * 1982-02-03 1994-07-27 株式会社日立製作所 半導体装置およびその製法
US4768076A (en) * 1984-09-14 1988-08-30 Hitachi, Ltd. Recrystallized CMOS with different crystal planes
US4777517A (en) * 1984-11-29 1988-10-11 Fujitsu Limited Compound semiconductor integrated circuit device
JPS6292361A (ja) * 1985-10-17 1987-04-27 Toshiba Corp 相補型半導体装置
EP0261666B1 (de) * 1986-09-24 1992-08-05 Nec Corporation Komplementärer Feldeffekt-Transistor mit isoliertem Gate
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
WO1990007796A1 (en) * 1989-01-03 1990-07-12 Massachusetts Institute Of Technology Insulator films on diamond
JP3038939B2 (ja) * 1991-02-08 2000-05-08 日産自動車株式会社 半導体装置
US5155559A (en) * 1991-07-25 1992-10-13 North Carolina State University High temperature refractory silicide rectifying contact
JP3017860B2 (ja) * 1991-10-01 2000-03-13 株式会社東芝 半導体基体およびその製造方法とその半導体基体を用いた半導体装置
US5294814A (en) * 1992-06-09 1994-03-15 Kobe Steel Usa Vertical diamond field effect transistor
US5391895A (en) * 1992-09-21 1995-02-21 Kobe Steel Usa, Inc. Double diamond mesa vertical field effect transistor
US6483171B1 (en) * 1999-08-13 2002-11-19 Micron Technology, Inc. Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same
US6967351B2 (en) * 2001-12-04 2005-11-22 International Business Machines Corporation Finfet SRAM cell using low mobility plane for cell stability and method for forming
JP4265882B2 (ja) * 2001-12-13 2009-05-20 忠弘 大見 相補型ｍｉｓ装置
US6864520B2 (en) * 2002-04-04 2005-03-08 International Business Machines Corporation Germanium field effect transistor and method of fabricating the same
JP4030383B2 (ja) * 2002-08-26 2008-01-09 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6794718B2 (en) * 2002-12-19 2004-09-21 International Business Machines Corporation High mobility crystalline planes in double-gate CMOS technology
KR100641365B1 (ko) * 2005-09-12 2006-11-01 삼성전자주식회사 최적화된 채널 면 방위를 갖는 모스 트랜지스터들, 이를구비하는 반도체 소자들 및 그 제조방법들
US7186622B2 (en) * 2004-07-15 2007-03-06 Infineon Technologies Ag Formation of active area using semiconductor growth process without STI integration
US7348658B2 (en) * 2004-08-30 2008-03-25 International Business Machines Corporation Multilayer silicon over insulator device
US7298009B2 (en) * 2005-02-01 2007-11-20 Infineon Technologies Ag Semiconductor method and device with mixed orientation substrate
US7521993B1 (en) * 2005-05-13 2009-04-21 Sun Microsystems, Inc. Substrate stress signal amplifier
US8530355B2 (en) * 2005-12-23 2013-09-10 Infineon Technologies Ag Mixed orientation semiconductor device and method
US20070190795A1 (en) * 2006-02-13 2007-08-16 Haoren Zhuang Method for fabricating a semiconductor device with a high-K dielectric

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL213347A (de) * 1955-12-30
US2858246A (en) * 1957-04-22 1958-10-28 Bell Telephone Labor Inc Silicon single crystal conductor devices
GB1060474A (en) * 1963-03-27 1967-03-01 Siemens Ag The production of monocrystalline semiconductor bodies of silicon or germanium
US3430109A (en) * 1965-09-28 1969-02-25 Chou H Li Solid-state device with differentially expanded junction surface
US3457473A (en) * 1965-11-10 1969-07-22 Nippon Electric Co Semiconductor device with schottky barrier formed on (100) plane of gaas
US3447902A (en) * 1966-04-04 1969-06-03 Motorola Inc Single crystal silicon rods

Also Published As

Publication number Publication date
NL7002793A (de) 1970-08-31
GB1261494A (en) 1972-01-26
DE2009102A1 (de) 1970-09-10
NL170349B (nl) 1982-05-17
US3603848A (en) 1971-09-07
DE2009102C3 (de) 1981-02-12
NL170349C (nl) 1982-10-18

Similar Documents

Publication Publication Date Title
DE2009102C3 (de) Integrierte Halbleiteranordnung mit komplementären Feldeffekttransistoren
DE68905269T2 (de) MOS-Transistor und Anwendung bei einer Freilaufdiode.
DE69416950T2 (de) DMOSFET mit einem Widerstand zum Verbessern der Stromführung im Sperrbetrieb
DE2411839C3 (de) Integrierte Feldeffekttransistor-Schaltung
DE2706623C2 (de)
DE4110369C2 (de) MOS-Halbleiterbauelement
DE3136682C2 (de)
DE2505573C3 (de) Halbleiterschaltungsanordnung mit zwei Isolierschicht-Feldeffekttransistoren
DE1246807B (de) Schaltungsanordnung zur Durchfuehrung der logischen Funktionen EXCLUSIV-ODER und EXCLUSIV-NICHTODER
DE2231933B2 (de) Festkörperschalter
DE2252371A1 (de) Schwellwert-verknuepfungsglied
DE1614144A1 (de) Feldeffekttransistor mit isolierten Gattern
DE2832154C2 (de)
DE2341899C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Betrieb
DE3040775A1 (de) Mis-gesteuertes halbleiterbauelement
DE3411020A1 (de) Ig-halbleitervorrichtung mit niedrigem on-widerstand
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE1564221A1 (de) Halbleiterbauelement vom Feldeffekttyp,insbesondere zur Realisierung von logischen Funktionen
DE2421988C2 (de) Analogspannungsschalter
DE2953931C2 (de)
DE1152185B (de) Halbleiterbauelement mit veraenderlichem Widerstand
DE2604088A1 (de) Integrierte halbleiterschaltung
DE3401407A1 (de) Halbleitervorrichtung
DE2158270C3 (de) Kontaktloser Schalter mit einem Feldeffekt-Thyristor
DE2852200A1 (de) Integrierte logische schaltung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP