JPS6292361A - 相補型半導体装置 - Google Patents

相補型半導体装置

Info

Publication number
JPS6292361A
JPS6292361A JP60232253A JP23225385A JPS6292361A JP S6292361 A JPS6292361 A JP S6292361A JP 60232253 A JP60232253 A JP 60232253A JP 23225385 A JP23225385 A JP 23225385A JP S6292361 A JPS6292361 A JP S6292361A
Authority
JP
Japan
Prior art keywords
mos transistor
channel
currents
silicon substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60232253A
Other languages
English (en)
Inventor
Masaaki Kinugawa
衣川　正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60232253A priority Critical patent/JPS6292361A/ja
Priority to US06/884,962 priority patent/US4857986A/en
Publication of JPS6292361A publication Critical patent/JPS6292361A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は相補型半導体装置に関し、特にＣ（相補型）Ｍ
ＯＳトランジスタに係わる。
〔発明の技術的背景とその問題点〕
周知の如く、微細なＭＯＳトランジスタでは速度飽和現
象が起り、微細化しても例えばスケーリング則から期待
される程度の高性能が期待できない。従って、同じプロ
セスを用いても多くの電流量が得られる方法が非常に望
まれている。一方、今までＮＭＯＳプロセスからの伝統
でＣＭＯＳプロセスも（１００）面方位をもったシリコ
ン基板表面をもとに構築されていた。この理由としては
、シリコン基板−シリコン酸化膜との界面単位が少ない
こと、及び電子の移動度が高く多くの電流を得ることが
できることが挙げられる。
しかしながら、従来技術によれば、以下に示す問題点を
有する。
■ＮＭＯＳトランジスタでは、実効チャネル長が１．０
譚以下になると、第２図に示す如く、速度飽和現象が著
しくなり、この飽和速度の面方位依存性が小さいことか
ら、電流量の面方位による差がなくなる。なお、第２図
において、縦軸は単位実効チャネル幅当たりの五極間電
流比（Ｉｏｎ／Ｗｅｆｆ　ｒａ　ｔ　ｉｏ、但しく１０
０）＝１））、横軸は実効チャネル長である。
■一方、ＰＭＯＳトランジスタでは、ホールの速度飽和
が比較的起りにくい。従って、実効チャネル長が１．０
譚以下になっても、第３図に示す如くホールの移動度の
差による電流量の面方位依存性が存在し、有効質量の差
で説明されるように（１００）面での電流６が一番小さ
い。
〔発明の目的〕
本発明は上記事情に鑑みてなされたもので、従来と比べ
多くの電流量が得られる相補型半導体装置を提供するこ
とを目的とする。
〔発明の概要〕
本発明者は、第２図及び第３図の特性図にもとずいて、
以下の点を究明した。
■ＮＭＯ８ｔＮＭＯＳトランジスタネル長が１．０ｐ以
下になった場合、０ＭＯ８Ｉ−ランジスタは（１００）
曲以外の面上に形成した方がＮＭＯＳトランジスタの電
流量は（１００）面並に高く、ＰＭＯ８１〜ランジスタ
は＜１００）面よりはるかに高い電流量が得られるため
、全体としての電流量が著しく増加する。
■従来、（１００）面を用いたもう１つの太きな利点で
ある界面単位の少ないということは、現在の進んだ酸化
技術による界面単位の数そのものの低下と、微細化が進
んでゲート容１（Ｃｏｘ）が増大することによって界面
準位Ｎｓｓのしきい値に与える影響（ΔＶｔ　＝ＱＮＳ
Ｓ／Ｃ０Ｘ）が小さくなったことを考えられると、次第
に利点としての価値がなくなりつつある。
以上より、本発明者は、従来通り（１００）面を使って
ＮＭＯ８ｔ−ランジスタの実効チャネル長が１．０．ｉ
ｎ以下のＣＭＳｔ−ランジスタを形成すると、電流量が
多くとれずむしろ（１００）曲以外特に（１１０）面を
用いた方が良いことを究明した。
即ち、本発明は、結晶方位が（１００）以外の表面を有
する単結晶シリコン基板と、この基板表面に設けられた
チャネル長が１．０譚以下のＮチャネル型のＭＯＳ　ト
ランジスタと、前記基板表面に設けられたＰチャネル型
のＭＯＳトランジスタとを具備し、電流量の向上を図っ
たことを骨子とする。
〔発明の実施例〕
以下、本発明の一実施例に係るＣＭＯＳトランジスタを
製造工程順に第１図（ａ）〜（Ｃ）を参照して説明する
。
（１）まず、（１１０）を表面として持つ比抵抗２Ω・
ｃｕｔのＮ型のシリコン基板１にピーク濃度２×１０１
６ｃｍ′２で接合深さ３ｐｎのＰウェル２を形成した。
つづいて、選択酸化法により、前記基板１の表面にフィ
ールド酸化ＩＩ　３を所定の方法により形成したく第１
図（ａ）図示）。
（２）次に、前記基板１及びＰウェル２の表面に厚さ２
００人のゲート酸化膜４を形成した。つづいて、リソグ
ラフィー技術によりＮチャネル領域をレジスト（図示せ
ず）で覆い、Ｐチャネル領域にパンチスルー防止のため
のイオン注入即ちリンを加″ａ電圧２８０ＫｅＶ、ドー
ズ暴６Ｘ１０１２ｃＩＩ’の条件下でイオン注入し、更
にしきい値合せのためのイオン注入即ちボロンイオンを
加速電圧３５ＫｅＶ、ドーズｆｆ１５Ｘ１０１２ａ４の
条件でイオン注入した。次いで、レジストを除去し、リ
ソグラフィー技術によりＰチャネル領域をレジストで覆
い、Ｎチャネル領域にパンチスルー防止のためのイオン
注入即ちボロンイオンを加速電圧８０ＫｅＶ、ドーズ量
６Ｘ１０１２ｃｍ４の条件でイオン注入し、ひきつづき
しきい値合せのためのイオン注入即ちボロンを加速電圧
３５ＫｅＶ、ドーズ量ｌＸ１０１２ｃｒＩｉ−’の条件
でイオン注入した。更に、レジストを除去し、全面に厚
さ４０００人の多結晶シリコン層を（図示せず）をＣＶ
Ｄ法により堆積した。この後、この多結晶シリコン層に
９００℃で３０分間ＰＯＣβ３中でリンを拡散し、パタ
ーニングして多結晶シリコンからなるゲート電極５を形
成した。ひきつづき、Ｎチャネル領域をレジストで覆い
、セルファラインでＰチャネル領域にＢＦ２＋イオンを
加速電圧５０ＫｅＶ、ドーズ量５Ｘ　１０”　ｃＩＲ−
２の条件でイオン注入した。更に、レジストを除去した
後、Ｐチャネル領域をレジストで覆い、Ｎチャネル領域
にＡｓ＋イオンを加速電圧５０ＫｅＶ、ドーズ１５Ｘ　
１０”　’　ｃｔｔｔ′２の条件でイオン注入したこの
後、レジストを除去し、９００℃、Ｎ２で３０分間アニ
ールし、活性化してＰウェル２にＮ′″型のソース・ド
レイン領域６．７を形成するとともに、基板１にＰ＋型
のソース・ドレイン領域８．９を形成した（第１図（ｂ
）図示）。
（３）次に、全面にＣＶＤ法により層間絶縁膜としての
厚さ５０００人のＳｉＯ２膜１ｏ全１ｏした。つづいて
、前記ソース・ドレイン領域６〜９上の５ｉ０２膜１０
を選択的に開口し、コンタクトホール１１・・・を形成
した。次いで、全面に厚さ８０００人のへ２層（図示せ
ず）をスパッタ法により堆積した後、パターニングして
Ａｆｆｉ配線１２・・・を形成した。更に、パッシベー
ション膜としテノ厚さ１２００ＯＡ（ＤＰＳＧＢＩ；Ａ
３をＣＶＤ法により堆積しＣＭＯＳトランジスタを製造
した（第１図（ｃ）図示）。
本発明に係るＣＭＯ８＋−ランジスタは、第１図（Ｃ）
に示す如く、結晶方位（１１０）を表面としてもつＮ型
の単結晶シリコン基板１にＰウェル２を設け、このＰウ
ェル２表面にＮ＋型のソース・ドレイン領域６．７及び
ゲート電極５等からなるＮチャネル型ＭＯＳトランジス
タを設け、更に前記基板１表面にＰ＋型のソース・ドレ
イン領域８．９及びゲート電極５等からなるＰチャネル
ＭＯＳトランジスタを設けた構造となっている。従って
、本発明によれば、速度飽和によってＮチ１アネルＭＯ
Ｓトランジスタの電流量を（１００）面と同等にし、か
つ著しい速度飽和の生じないＰチャネルＭＯＳトランジ
スタの電流量を（１００）面以上にして全体としての電
流量を従来よりも多くできる。
なお、上記実施例では、シリコン基板の表面の結晶方位
が（１１０）である場合について述べたが、これに限定
されるものではない。例えば、（２１１）、（３２２）
等でもよい。
〔発明の効果〕
以上詳述した如く本発明によれば、従来と比べ多くの電
流量を得られる微細な相補型半導体装置を提供できる。
【図面の簡単な説明】
第１図（ａ）〜（Ｃ）は本発明の一実施例に係るＣＭＯ
Ｓトランジスタを製造工程順に示す断面図、第２図は従
来のＮＭＯＳトランジスタにおける単位実効チャネル幅
当りの方接電流比と実効チャネル比との関係を示す特性
図、第３図は従来のＰＭＯＳトランジスタにおける単位
実効チャネル幅当りの方接間電流比と実効チャネル長と
の関係を示ず特性図である。 １・・・Ｎ型の単結晶シリコン基板、２・・・Ｐウェル
、３・・・フィールド酸化膜、４・・・ゲート酸化膜、
５・・・ゲート電極、６．８・・・ソース領域、７．９
・・・ドレイン領域、１０・・・Ｓ！０２膜（層間絶縁
膜）、１１・・・コンタクトホール、１２・・・Ａβ配
線、１３・・・ＰＳＧ膜（パッシベーション膜）。 出願人代理人　弁理士　鈴江武彦 第１図 弔３凶

Claims (2)

    【特許請求の範囲】
  1. （１）結晶方位が（１００）以外の表面を有する単結晶
    シリコン基板と、この基板表面に設けられた実効チャネ
    ル長が１．０μｍ以下のＮチャネル型ＭＯＳトランジス
    タと、前記基板表面に設けられたＰチャネル型ＭＯＳト
    ランジスタとを具備することを特徴とする相補型半導体
    装置。
  2. （２）単結晶シリコン基板の表面の結晶方位が（１１０
    ）であることを特徴とする特許請求の範囲第１項記載の
    相補型半導体装置。
JP60232253A 1985-10-17 1985-10-17 相補型半導体装置 Pending JPS6292361A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60232253A JPS6292361A (ja) 1985-10-17 1985-10-17 相補型半導体装置
US06/884,962 US4857986A (en) 1985-10-17 1986-07-14 Short channel CMOS on 110 crystal plane

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60232253A JPS6292361A (ja) 1985-10-17 1985-10-17 相補型半導体装置

Publications (1)

Publication Number Publication Date
JPS6292361A true JPS6292361A (ja) 1987-04-27

Family

ID=16936374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60232253A Pending JPS6292361A (ja) 1985-10-17 1985-10-17 相補型半導体装置

Country Status (2)

Country Link
US (1) US4857986A (ja)
JP (1) JPS6292361A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911383B2 (en) 2003-06-26 2005-06-28 International Business Machines Corporation Hybrid planar and finFET CMOS devices
US7148559B2 (en) 2003-06-20 2006-12-12 International Business Machines Corporation Substrate engineering for optimum CMOS device performance
JP2007027677A (ja) * 2005-06-17 2007-02-01 Tohoku Univ 半導体装置
US7329923B2 (en) 2003-06-17 2008-02-12 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
US20080070335A1 (en) * 1998-09-04 2008-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of Fabricating A Semiconductor Device

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910002311B1 (ko) * 1987-02-27 1991-04-11 가부시기가이샤 히다찌세이사꾸쇼 초전도 디바이스
JP3038939B2 (ja) * 1991-02-08 2000-05-08 日産自動車株式会社 半導体装置
JP3017860B2 (ja) * 1991-10-01 2000-03-13 株式会社東芝 半導体基体およびその製造方法とその半導体基体を用いた半導体装置
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US5729045A (en) * 1996-04-02 1998-03-17 Advanced Micro Devices, Inc. Field effect transistor with higher mobility
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11233769A (ja) * 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6114726A (en) * 1998-03-11 2000-09-05 International Rectifier Corp. Low voltage MOSFET
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6483171B1 (en) 1999-08-13 2002-11-19 Micron Technology, Inc. Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same
US6436748B1 (en) * 1999-08-31 2002-08-20 Micron Technology, Inc. Method for fabricating CMOS transistors having matching characteristics and apparatus formed thereby
US6245615B1 (en) * 1999-08-31 2001-06-12 Micron Technology, Inc. Method and apparatus on (110) surfaces of silicon structures with conduction in the <110> direction
US6383871B1 (en) * 1999-08-31 2002-05-07 Micron Technology, Inc. Method of forming multiple oxide thicknesses for merged memory and logic applications
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6657259B2 (en) 2001-12-04 2003-12-02 International Business Machines Corporation Multiple-plane FinFET CMOS
US6967351B2 (en) * 2001-12-04 2005-11-22 International Business Machines Corporation Finfet SRAM cell using low mobility plane for cell stability and method for forming
JP4265882B2 (ja) * 2001-12-13 2009-05-20 忠弘 大見 相補型ｍｉｓ装置
US6864520B2 (en) * 2002-04-04 2005-03-08 International Business Machines Corporation Germanium field effect transistor and method of fabricating the same
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US6946371B2 (en) 2002-06-10 2005-09-20 Amberwave Systems Corporation Methods of fabricating semiconductor structures having epitaxially grown source and drain elements
US6982474B2 (en) 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
US8080459B2 (en) * 2002-09-24 2011-12-20 Vishay-Siliconix Self aligned contact in a semiconductor device and method of fabricating the same
US6794718B2 (en) * 2002-12-19 2004-09-21 International Business Machines Corporation High mobility crystalline planes in double-gate CMOS technology
CN100437970C (zh) 2003-03-07 2008-11-26 琥珀波系统公司 一种结构及用于形成半导体结构的方法
US6902962B2 (en) * 2003-04-04 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-on-insulator chip with multiple crystal orientations
US7319258B2 (en) * 2003-10-31 2008-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip with<100>-oriented transistors
US7045407B2 (en) * 2003-12-30 2006-05-16 Intel Corporation Amorphous etch stop for the anisotropic etching of substrates
US7208815B2 (en) * 2004-05-28 2007-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS logic gate fabricated on hybrid crystal orientations and method of forming thereof
US7186622B2 (en) 2004-07-15 2007-03-06 Infineon Technologies Ag Formation of active area using semiconductor growth process without STI integration
US7354814B2 (en) * 2004-09-23 2008-04-08 Freescale Semiconductor, Inc. Semiconductor process with first transistor types oriented in a first plane and second transistor types oriented in a second plane
WO2006038305A1 (ja) * 2004-10-01 2006-04-13 Tadahiro Ohmi 半導体装置およびその製造方法
US7298009B2 (en) * 2005-02-01 2007-11-20 Infineon Technologies Ag Semiconductor method and device with mixed orientation substrate
US9685524B2 (en) 2005-03-11 2017-06-20 Vishay-Siliconix Narrow semiconductor trench structure
US7432149B2 (en) * 2005-06-23 2008-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS on SOI substrates with hybrid crystal orientations
US7611937B2 (en) * 2005-06-24 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. High performance transistors with hybrid crystal orientations
US7737532B2 (en) * 2005-09-06 2010-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid Schottky source-drain CMOS for high mobility and low barrier
TWI489557B (zh) * 2005-12-22 2015-06-21 Vishay Siliconix 高移動率ｐ-通道溝槽及平面型空乏模式的功率型金屬氧化物半導體場效電晶體
US8530355B2 (en) * 2005-12-23 2013-09-10 Infineon Technologies Ag Mixed orientation semiconductor device and method
US20070190795A1 (en) * 2006-02-13 2007-08-16 Haoren Zhuang Method for fabricating a semiconductor device with a high-K dielectric
US8409954B2 (en) * 2006-03-21 2013-04-02 Vishay-Silconix Ultra-low drain-source resistance power MOSFET
US7396407B2 (en) * 2006-04-18 2008-07-08 International Business Machines Corporation Trench-edge-defect-free recrystallization by edge-angle-optimized solid phase epitaxy: method and applications to hybrid orientation substrates
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US9425306B2 (en) 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US9443974B2 (en) * 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US9412883B2 (en) 2011-11-22 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for MOS capacitors in replacement gate process
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
KR102026543B1 (ko) 2014-08-19 2019-09-27 비쉐이-실리코닉스 전자 회로
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6170748A (ja) * 1984-09-14 1986-04-11 Hitachi Ltd 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3860948A (en) * 1964-02-13 1975-01-14 Hitachi Ltd Method for manufacturing semiconductor devices having oxide films and the semiconductor devices manufactured thereby
US3476991A (en) * 1967-11-08 1969-11-04 Texas Instruments Inc Inversion layer field effect device with azimuthally dependent carrier mobility
US3634737A (en) * 1969-02-07 1972-01-11 Tokyo Shibaura Electric Co Semiconductor device
US3603848A (en) * 1969-02-27 1971-09-07 Tokyo Shibaura Electric Co Complementary field-effect-type semiconductor device
US3969753A (en) * 1972-06-30 1976-07-13 Rockwell International Corporation Silicon on sapphire oriented for maximum mobility
US4268848A (en) * 1979-05-07 1981-05-19 Motorola, Inc. Preferred device orientation on integrated circuits for better matching under mechanical stress
US4768076A (en) * 1984-09-14 1988-08-30 Hitachi, Ltd. Recrystallized CMOS with different crystal planes

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6170748A (ja) * 1984-09-14 1986-04-11 Hitachi Ltd 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080070335A1 (en) * 1998-09-04 2008-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of Fabricating A Semiconductor Device
US9070604B2 (en) * 1998-09-04 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device
US7329923B2 (en) 2003-06-17 2008-02-12 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
US7713807B2 (en) 2003-06-17 2010-05-11 International Business Machines Corporation High-performance CMOS SOI devices on hybrid crystal-oriented substrates
US7148559B2 (en) 2003-06-20 2006-12-12 International Business Machines Corporation Substrate engineering for optimum CMOS device performance
US7482216B2 (en) 2003-06-20 2009-01-27 International Business Machines Corporation Substrate engineering for optimum CMOS device performance
US6911383B2 (en) 2003-06-26 2005-06-28 International Business Machines Corporation Hybrid planar and finFET CMOS devices
US7250658B2 (en) 2003-06-26 2007-07-31 International Business Machines Corporation Hybrid planar and FinFET CMOS devices
JP2007027677A (ja) * 2005-06-17 2007-02-01 Tohoku Univ 半導体装置

Also Published As

Publication number Publication date
US4857986A (en) 1989-08-15

Similar Documents

Publication Publication Date Title
JPS6292361A (ja) 相補型半導体装置
JPH08250728A (ja) 電界効果型半導体装置及びその製造方法
JPS6318867B2 (ja)
JPS60116165A (ja) 超高密度集積回路のｍｏｓトランジスタの製造方法
JP2004508717A (ja) 薄いゲート酸化物ＭＯＳＦＥＴｓでのゲート誘起ドレイン漏洩（ＧＩＤＬ）電流を減らす方法およびデバイス
JP3200231B2 (ja) 半導体装置の製造方法
JPS63219152A (ja) Ｍｏｓ集積回路の製造方法
JPS62149163A (ja) 相補型ｍｏｓ集積回路の製造方法
JPH0582067B2 (ja)
JPH08293557A (ja) 半導体装置及びその製造方法
JPH07193248A (ja) 電界効果型トランジスタ及び製造方法
JPS6052593B2 (ja) 半導体装置の製造方法
JPH0472770A (ja) 半導体装置の製造方法
JPH065754B2 (ja) 半導体装置
JPS63142865A (ja) 半導体装置の製造方法
JPH02174236A (ja) 半導体装置の製造方法
JP3120372B2 (ja) 薄膜トランジスタの製造方法
JP3120428B2 (ja) Ｍｏｓ型半導体装置の製造方法
JPH0221648A (ja) 半導体装置の製造方法
JPS62195176A (ja) 半導体装置の製造方法
JPH04346233A (ja) Ｍｏｓトランジスタおよびその製造方法
JPH0422346B2 (ja)
JPS60120572A (ja) 半導体装置の製造方法
JPS60110169A (ja) 半導体装置の製造方法
JPH0793384B2 (ja) 半導体装置の製造方法