JPS60116165A - 超高密度集積回路のｍｏｓトランジスタの製造方法 - Google Patents

超高密度集積回路のｍｏｓトランジスタの製造方法

Info

Publication number
JPS60116165A
JPS60116165A JP59235923A JP23592384A JPS60116165A JP S60116165 A JPS60116165 A JP S60116165A JP 59235923 A JP59235923 A JP 59235923A JP 23592384 A JP23592384 A JP 23592384A JP S60116165 A JPS60116165 A JP S60116165A
Authority
JP
Japan
Prior art keywords
mask
region
ion implantation
layer
channel transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59235923A
Other languages
English (en)
Inventor
ウルリツヒ、シユワーベ
クリストフ、ウエルナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Schuckertwerke AG
Siemens AG
Original Assignee
Siemens Schuckertwerke AG
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Schuckertwerke AG, Siemens AG filed Critical Siemens Schuckertwerke AG
Publication of JPS60116165A publication Critical patent/JPS60116165A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタル機能とアナログｉ戊能が一つの
チップ上に集積されている超高密度集積（ＶＬＳＩ）回
路に含まれる高速度短チャンネルＭｌ：）Ｓトランジス
タ（タイプＡ）と高耐電圧Ｍ　ＯＳ　）ランジスタ（タ
イプＢ）とを同時に製造−「る方法に関する。この製造
は通常次のように２行なわれる。
まずｎチャンネル・トランジスタ又はｐチャンイ・ル・
トランジスタを収容するｐドープ又はｎドープの盆仄領
域をシリコン基板内に作り、この領域（二種々の値のト
ランジスタ・しきい値電圧を設定するため適当なドーパ
ントを多重イオン注入によって人オする。その際各イメ
ン注入に対するマスクとしてフォト・レジスト構造、酸
化シリコン構造および窒化シリコン構造のいずれかある
いはその組合せが使用さオする。更にソース／ドレン領
域とゲート領域の形成と中間酸化膜ならびに絶縁分離酸
化膜の生成と導体路の形成は公知のＭＯ８技術による製
造工程（二従って行われる。
〔従来の技術〕
ディジタル機能とアナログ機能が一つのテップ上に集積
さ、ｌＬでいる最近の超高密度集積回路には次の２種類
のＭＯＳ）ランジスタが必要である。
夕、イフ“Ａ：　短チャンネル・トランジスタ。これは
非常に高速度のスイッチングを 可能にするものであるが、給電電圧 ｖｌ）Ｄ−５ｖ）以上の電圧に耐える 必要はない。
ダイブＢ：　アナログ・トランジスタ。これ（二は１２
．Ｖまでの比較的高いドレン電 圧ＶＤＤが加えられるが、そのスイ ッチング速度に対する要求は余り高 いものではない。
〔発明が解決すべき問題点〕
この発明の目的は、できるだけ僅かな工程段の追加によ
ってこれら両件のトランジスタの同時製作を可能にする
ことである。
１９８３年２月に開開された国際固体回路会議（Ｉｎｔ
ｅｒｎａｔｉｏｎａｌ　５ｏｌｉｄ　−５ｔａｔｅ−Ｃ
ｉｒｃｕｉｔｓ−Ｃｏｎｆｅｒｅｎｃｅ　）の報告書中
のＲ，Ａ、　Ｈａｋｅｎその他による論文により、高い
電圧力両口えら、ｌする可能性力するｎチャンネル・ト
ランジスタ（二対して賎濃度の１・゛−パント付加拡散
なソース／ドレン領域に実施し、軽ドープ・ドレン（１
１ｇ１１ｔｌｙ　ｄｏｐｅｄｄ’ｒａｉｎ）とすること
が公知である。
〔問題点を解決するための手段〕
この発明はこれとは異り次の工程段の採用によって所期
の目的を達成する。
＋ａｌ　酸化シリコン層と窒化シリコン層から成る第に
重層をｐドープシリコン基板りに設ける。
（ｂ）　ドープ不要部分をフォト・レジスト層でマスク
し、所定区域内の窒化シリコン層を除去した後リン、ヒ
素又はアンブーモンのイオン注入によってｎ盆状領域を
作る。
ｆｃ）　フォト・レジストマスクを溶解除去する。
（ｄ）　局部酸化処理を実施して次のＩＮ盆状領域外に
おけるホウ素の深部注入に対する酸化物マスクを作り、
リン、ヒ素又はアンチモンのイオンの第１拡散進入処理
を実施する。
（ｅ）　ｇ［しヅリコン構造を溶解除去し、ｎ盆状区域
を更に深くまで進入させる。
げ）第】ホウ素イオン注入を実施する。
（ｇ）　（Ｒ化物マスクを溶解除去する。
０１）　酸化シリコン層と窒化シリコン層から成る第２
二重層を基板表面に設け、フォト・レジスト・マスクＣ
覆われた窒化シリコン層に構造を作り、能動トランジス
タ区域が窒化シリコン層で覆われているようにする。
（ｉ）　フォト・レジスト・マスクを溶解除去′Ｔる。
ｆｊ）　ＩＮ盆状領域上に別のフ７１’　）・レジスト
層を設ける。
阪）　君２ホウ素イオン注入を実施して１〕チ′Ｖンネ
ル・フィールド注入区域を作る。
（１）　フォト・レジスト構造を溶解除去する。
θ→　窒化シリコン層を一マスクとする局部酸化により
フィールド酸化膜区域を作る。
ｆｎ）　璧化シリコン層とその下（−ある酸化物層を除
去し、酸化処理を実施してゲート酸化膜を作る。
（０）ｎチャンネルとｐ　ｆ　・Ｖンネルをドープ−「
る第３ホウ素イオン注入処理を全面的に実施し、その際
イオン注入面密度を他のイオン注入に適８’　Ｌ／て選
定してｎチャンネル・トランジスタとｐチャンネル・ト
ランジスタに対してできるだけ対称的なしきい値電圧Ｉ
ＵＴＩが達成さ几るようにする。
（ｐ）　ポリシリコン層を析出させ、それにゲート区域
形成用の構造を作る。
（ｑ）　ｊ教化処理を実施し、その際作られた酸化物層
が続くｐチャンネル・トランジスタとｎチャンネル・ト
ランジスタのソース／ドレンイオン注入をマスクするこ
となく、ポリシリコン層縁端区域ではマスクとして作用
するようにする。
（ｒ）　ｐチャンネル・トランジスタ区域、ｎチャソイ
１ル・トランジスタ区域おぶびソース領域ならびにタイ
プｆ３り、ｌ　ｎチャンネル・トランジスタのドレン領
域りにフォト・レジスト・マスクをとりつける。
（Ｓ）ｎチャンネル・トランジスタ区域のドレン領域に
対してリン・−（ン１ン注入を実施する。
（１）　フォト・レジスト・マスクを溶解除去した後リ
ン・イオンを拡散進行させる。
（ｕ）、ｎ盆状領域をフォト・レジストでマスクした後
タイプＡとタイプＢの１１チヤンネル・トランジスタの
ソース／ドレン領域を作るための別のリン・イオン注入
を実施する。
ｆｖ）　ｎチャンネル・トランジスタ区域をマスク゛Ｔ
るための写真蝕刻を実施する。
（ロ）　ｐ＋ヤンイ・ル・トランジスタのソース／ドレ
ン領域を作るための第４ホウ素イオン注入を実施する。
（聞　フォト・レジスト・マスクを除去する。
（ｙ）　絶縁分ν；１＃層、接触孔および輩属導体路を
公知方法で作る。
この発明による製造工程は工程ｊり（ｑｌにおけるフォ
ト・レジスト・マスキング後の工程段（Ｓ）と（田にお
ける二重のリン・イオン注入と工程段４Ｌ）における拡
散処理については既に提案さ２ｔている製法と一致する
（特願昭５９−７８２９６号参照）３．この発明の方法
では工程段ｆｑ）においてマスクの追加を必要とするが
、このマスクはドレンの深部注入から除外するソース領
域とディジタル回路部分のドレン領域だけを覆えばよい
のであるから重視’ｆる必要はない。一方提案されてい
る方法と異りこの発明の方法では・ｒオン注入が続く本
来のソース／ドレン・イオン注入のときと同じ窓を通し
て自己整合式に行なわれる。
この発明による製法はＮＭＯ８回路とＣＭＯ３回路のヌ
方に採用される。ＣＭＯ８回路の場合ｎ型盆状領域のも
のであってもｐ型盆状領截のものであっても、しい。
〔実施例〕
以下木尾明の実施例を第１図乃至第】３図について更に
詳箱に説明する。これらの図面はアナログ・トランジス
タが付加されたＣＭＯ８−ｎ盆状領域溝道の各製造工程
段階における断面を示す。
第１図：製造工程の開始に当ってまず（１００１方向に
切り出されたｐ　ドープシリコン結晶板（比抵抗００Ｊ
乃至０．０２０ｃｍ　）　（０表面にｐ−ドープエピタ
キシャル層２が成長している晶板１上にＳｉ０２層３（
厚さう０ｎｒｎ）と窒化シリコン層４（厚さ１４０ｎｍ
ｌから成る二重層を析出させる。
第２図：　フオＦ・レジスト構造；５を使用１．て窒化
シリコン層４に構造が作られ、面密１−Ｗ２〜２．５　
Ｘ　Ｉ　Ｏ”Ｃｍ−２、エネルギー１６０？ＶＣ７）リ
ン・イオン注入７によりｎ盆状領域６が作られる。
第３図：フォト・レジスト４１０造５の溶解除去後次の
ホウ素イオン深部圧入０に対−４−るマスク酸化層８（
厚さ５００ｎｍ１７作るための局部酸化が実施さオｔ１
その際注入さ几たリン・イオン７がｎ盆状領賊６内に拡
散進入する。
第４図二　窒化シリコン構造４の溶解除去後１］盆状領
域に対する別の拡散進入処理（ドライブイン距離約２〜
６μｒｒＬ）の外面台度３〜７ＸＩＯ”ｃｍ−２、”エ
イ・ルギー６０　ｋｅＶ　のホウ素イオン深部注入が酸
化物マスク８を通してｎ盆状領域に対し自己整合式に行
なわれる。これによってｐドープ頭載１０が作ら７１す
る。
第５図二　酸化物マスク８の除去後酸化シリコン層１１
と窒化シリコン層１２がら成る別の二重層が基１反（１
，２，６，１ｏ）の表面に設けられる。
第６図：　フォト・レジスト・マスク１３を使用して基
板の能動トランジスタ区域が覆ゎＪするように３化ノリ
コン層１２に構造を作る。
第７Ｎ：　フォト・レジスト・マスクＪ３の溶解除去後
ｎ盆状区域６を覆う別のフォトレジスト構造１４が作ら
れ、面密度」〜２　Ｘ　１０　’３ｃｍ−’、エネルギ
ー２５ｋｅＶで１１チヤンネル・フ−ｒ　−ルド・イオ
ン注入１５が実施さ、ｌする。
第８図：　フォト・レジスト構造１４を除去した後窒化
シリコン層１２をマスクとし、局部酸化によってフィー
ルド酸ｆヒ物区域１６が８００乃至］　０００　ｎｍの
厚さに作られる。
第９図：　窒化シリコン層１２と酸化シリコン層１１を
溶解除去した後全表面を熱酸化１７、その際ゲート酸化
膜１８の厚さを１５乃至５０１１ｍに調整する。次いで
全面同のホウ素イオン注入１９によってｐおよびｎチャ
ンイ、ル（２０，２１）をドープし、その際注入面密度
他のイオン注入に適合してｎチャンネルとｐチャンネル
に対してできるだけ対称的なしきい値電圧Ｕ５．が達成
されるよう（＝選定する。この実施（ｉＪにおいてはイ
オン（主人面密度とイオンエネルギーが４．５　Ｘ　Ｉ
　Ｏ”　Ｂ＋ｃｍ　”、２５　］（ｅｖニル１／Ｊ　Ｑ
されろ。こ几Ｃ二、Ｊ二っテシキい値電圧Ｕ７．は絶対
値で０．８　Ｖとなる（ＩＵＴｌ−０８■）。イオン注
入１９は全面的に行なゎ７１，７）から公知のＣＭｌ）
　３過程と異り°マスクを必要としない。
第１０図：　ここでポリシリコン層（厚さ５００ｎｍ　
）の析出とその構造化が行われ、ゲート電極２２．２３
および４ｏが形成される。
第１１図二　〇盆状区域内に形成された酸化物層３１が
ソース／ドレン領域の・ｒオン注入が終った後ｐチーＶ
ンネル・トランジスタはマスクしないがポリシリコン層
縁端部はマスクするよう（二実施さｊｔた酸化処理の実
施後、フォト・レジスト・マスク３Ｇをｐチャンネル・
トランジスタ区域（６，１８，２０，２２１の上と夕・
ｆプＡのｒｌチャンネル・トランジスタＬＩ０，１８，
２］、２３）とソース領域３４の上ならびにタイプＢの
１１チヤンネル・トランジスタのドレン領域のフィール
ド酸化物層縁端の上に設け、更に矢印３７で示した第１
リン・イオン注入をイオン面密度１×１０１４ｃｍ”−
２、イオンエネルギー８０　ｋｅＶ　でタイプＢトラン
ジスタのドレン領賊３５に対して実施する。
その際１１チヤンネル・トランジスタのポリシリコン・
ゲー１の４；ｔ１１面の酸化物層３２が注入縁端の引き
戻しくＳ／Ｄプルバック）に使用される。マスク３６を
除去した後１０００℃約３時間の熱処理により注入され
たリン・イオンを拡散進行させるとタイプＢのトランジ
スタのドレン領域３５が形成される。
第１２図：　ここでｎ盆状領域６をフォト・レジスト・
マスク２４で覆った後タイプＡとタイプＢのｎチャンネ
ル・トランジスタのソース／ドレン領域形成のための本
来のリン・イオン注入３８を実施する。その際＋１　ｆ
ヤンネル・トランジスタのポリシリコン・ゲートの側面
りの酸化物層３２がイオン注入縁端の引き戻しくＳ／Ｄ
プルパック）に使用さｉする。この・イオン注入の面密
度と・ｒオンエネルギーは３ＸＩＯｃｍ　、９０ｋｅＶ
　に調整される。
第１３Ｎ：　フＡ１・・レジスト・マスク２４を溶解除
去した後回め゛ＣｎチーＶンネル・トランジスタ区域を
マスク−ｆるフメト・レジスト・マスク２７を設け、全
面的ホウ素イオン注入（矢印２９）を実施して盆状領域
６円にｐチャンイ・ル・トランしンスタのソース／ドレ
ン領域３０・２作る。この・イオン注入の注入イオン面
密度とイオンエネルギーは４　Ｘ　］　Ｏ”ｃｍ””’
　と２５　ｋｅＶ　に５周整する。ここでもｐチャンネ
ル・トランジスタのポリシリコン・ゲートの側面上の酸
化物層３２がイオン注入の引き戻しくＳ／Ｄプルパック
）に使用′される。フォト・レジスト・マスク２７の溶
解除去後注入されたホウ素原子を追い込むとｐチャンネ
ル・トランジスタのソース／ドレン領域３０が作られる
。
イ色緑分Ｎｍ　Ｎと接触孔と金属導体路の形成はＣＭＯ
８技術による公知工程に従って行われるからここでは説
明しない。
第１４図にタイプＢのトランジスタのドレン領域内のド
ーピング密度分布を示す。横軸には基板表面から侵入深
さＸをとり、縦軸にはドーピング密度の対数（１ｏｇＮ
）をとる。曲線工は工程段（Ｕ）における本来のＳ　／
　Ｄイオン注入に対応し、曲線■はこの発明に従って実
施される工程段（ｓ）とｆｔ）における付加的の・イオ
ン注入に対応する。付加イオン注入とドライブ・イン拡
散はドレン側のｐｎ接合前の電場の勾配ができるだけゆ
るやかになるように選定される。この条件は対数目盛に
よるドーピング密度の分布がポリシリコン層縁端からチ
ャンネル内部に向って直線的に低下するこ・とによって
最適に満たされる。この場合一定の下向き拡散Ｘ、８に
対して対数ドーピング勾配ｄ（ｌｏｇＮ）／ｄｘ　が最
小になる。点破線で示したこの線形勾配はこの発明によ
り工程段ｆｓ）における付加・イオン注入と工程段（１
１）における本来のＳ／Ｄイオン注入の双方にリンをド
ーパントと１−で使用１−ることによって達成される。
その際付１ＪＬＩ的のイオン注入のイオン面密度は本来
のイ側ン注入のイオン面密度よりも最高２桁だけ小さく
し、工程段［１）における付加的のドライブ・イン拡散
の進入深さＸは本来のＳ　／　Ｄイオン注入の進入深さ
の約２倍に選ぶ。
【図面の簡単な説明】
第１図から第１３図まではアナログ・トランジスタがｆ
づ加されているＣＭＯ８・回路をこの発明の方法によっ
て製造する際の種々の工程段階におけるデバイスの断面
構造を示し、第１４図はこの発明の方法で作られた回路
に含まれるタイプＢトランジスタのドレン領域内のドー
ピング密度の分布曲線を示す。

Claims (1)

  1. 【特許請求の範囲】 １）ディジタ１１機１′１旨とアナログ機能が−っのチ
    ップ上に集積されている超高密度集積回路に含まれる高
    速度短チャンイ、ルＭＯ８）ランジスタ（タイプＡ）と
    高耐′覗圧ＭｌＵＳ）ランジスタ（タイプＢ）とを同時
    に製造すうため、ｎチャンネル・トランジスタ又はｐチ
    ャンイ、ル・トランジスタを収容するｐドープ又はｎド
    ープの盆状領域（１０，（ｉ）をシリコン基板（１，２
    ）内に作り、この領域に種々の値のトランジスタ・しき
    い値電圧を設定するため適当なドーパントを多重イオン
    注入によって入れ、その際各イオン注入に対するマスク
    としてフォト・レジスト構造および窒化シリコン構造の
    いずれかあるいはその組合せを使用１．　百ｌ−ソープ
    ／　Ｉ、’　ｒノソ・箇を直イ２６９０．３４，３５）
    とデート領域（’２２．　２３゜４０）の形成と中間酸
    化膜ならびに絶縁分離酸（ヒ膜の生成と導体路の形成を
    公知のＭ　ＯＳ技術による製造工程２二従って行う方法
    において、次の工程段 （ａ）　酸化ヅリコン層（３）と窒化シリコン層（４）
    から成る二重層をｐドープシリコン基板［１，２）上に
    設ける、 （ｂ）゛フォト・レジスト・マスク（５）（二よって不
    要部分をマスクし、所定個所の窒化シリコン層（４）を
    除去した後リン、ヒ素又は゛１ンチモンのイオン注入（
    ７）により１１型需状領域（６）を作る、 （Ｃ）　フォト・レジスト・マスク（５）を溶解除去す
    る、 ［ｄ）　次に行われる盆状領域（６）外のホウ素イオン
    １果都・主入（９）に際しての酸ｆヒ物マスク（８）を
    形成するための局部酸化処理とリン、ヒ素又はアンチモ
    ン（７）の第１拡散進入処理を実施する、 （ｅｌ　窒化シリコン層構造（４）を溶解除去し、ｎ盆
    状領域（６）を更（二深く押し進める、げ）第１ホウ素
    イオン注入（９）を実施する、（ｇ）　酸化物マスク（
    ３，８）を全面的に溶解除去する、 （稙酸化シリコン層（１１）と窒化シリコン層（１２）
    から成る第２二重層を基板表面に設け、フォト・レジス
    トマスク（１３）で覆われた窒化シリコン層（１２）に
    横置を作り、能動トランジスタ領域が’４（ヒシリコン
    層（１２〕で覆われているようにする、（ｉ）　フォト
    ・レジストマスク（１３）を溶解除去する、 （ｊ）　別のフォト・レジスト層（１４）をｉ１盆状領
    域（６）表面に設ける、 （ｌｄ　ｎチャンネル・フィールド・イオン注入領域を
    作るための’；：４Ｊ、　２ホク素イオン注入を実施す
    る、 （１）　フォト・レジスト構造（Ｊ４）を溶解除去する
    、 （ホ）窒化７９３７層（Ｊ２）をマスクとして局部酸化
    によりフ・ｒ−ルド酸（ヒ物領域（１６）を作る、 （ｎ）　窒１ヒンリコン層（Ｊ２）とその下にある酸化
    膜（１］）を除去し、ゲート醒化膜（１８）の形成のた
    めの酸化処理を実施する、ｔｏ）　ｔ＋　ｆ　−Ｖ　ン
    ネル（２’１３とｐチャンネル（２０）をドープ−ｆる
    ため全面的の第３ホウ素イオン注入（１９）を実施し、
    その際イオン注入量はｎチャンネルトランジスタとｐ％
    キャンルトランジスタに対してできるだけ対称的なしき
    い値電圧（ＩＵＴＩ　）が達成さ、Ｉするように他のイ
    オン注入と適合して選定する、 （ｐ）　ポリシリコン層を析出させそれに構造を作って
    ゲート領域（２２，２３，４０）を形成させる、 （ψ　形成さ九た酸化物層（３１）が次に行なわｊする
    ｐチャンネル・トランジスタとｎチャソイ１ル拳トラン
    ジスタのソース／ドレン・イ、１′ン注入をマスクをす
    ることなくポリシリコン層縁端部分に対してはマスクと
    して作用するように酸化処理を実施する、＋ｒ）　フォ
    ト・レジスト・マスク（３６）：＆ｐチャンネル・トラ
    ンジスタ区域（６，１８、２，ｏ、２２）、ｎチャンネ
    ル・トランジスタ区域（１０，１８，２１，２３）およ
    びソース領域（３４）の外にＢ型のｎチャンネル・トラ
    ンジスタのドレン領域（３ｓ）の上に設ける、 ｉｓ）　ｎチャンネル・トランジスタ区域（２１）のト
    レン領域（３５）にリン・イオン注入（３７）を実施す
    る、 （ｔ）　フォト・レジスト・マスク（３６）を溶解除去
    した後リン・イオン（３７）を拡散「ω　１１盆状領域
    （６）をフォト・レジスト・マスク（２４）で覆った後
    タイプＡとタイプＢの１１チヤンネル・トランジスタ（
    ２５，２６；３４，３５）のソース／ドレン領域（２ｓ
    、３４．３５）形成のだめの別のリン・イオン注入（３
    ８）を実施する、ｆｖ）　ｎチャンネル・トランジスタ
    区域をマスク（２７１Ｔるための写真蝕刻処理を実施す
    る、 Ｍ　ｐチャンネル・トランジスタのソース／ドレン領域
    （３０）を作るための第４ホウ素イオン注入（２９）を
    実施する、 （遁　フォト・レジスト・マスク（２７）を溶解除去す
    る、 （ｙ＋　絶縁分離層、接触孔区域および金属導体路を公
    知方法によって作る、 によることを特徴とする超高密度集積回路のＭＯＳ）ラ
    ンジスタの製造方′法。 入（３７）の注入面密度とイオン・エネルギーが５×１
    ０　乃至ＩＸ１０Ｃｍ　と８０ｆｅ、ｅＶ　に調整され
    、工程段（１１）における第２リン・イオン注入（３８
    ）のそメｔらがａＸ’ｔｏ”乃至３　Ｘ　１０”　ｃｍ
    　’　と８０ｋｅＶ　に調整されることを特徴とする特
    許請求の範囲第１項記載の方法。 ３）工程段（１）におけるリン・イオンの拡散進入が１
    時間から５時間の間（−１１つれることを特徴とする特
    許請求の範囲第１項又は第２項記１１（の方法。
JP59235923A 1983-11-09 1984-11-08 超高密度集積回路のｍｏｓトランジスタの製造方法 Pending JPS60116165A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19833340560 DE3340560A1 (de) 1983-11-09 1983-11-09 Verfahren zum gleichzeitigen herstellen von schnellen kurzkanal- und spannungsfesten mos-transistoren in vlsi-schaltungen
DE3340560.3 1983-11-09

Publications (1)

Publication Number Publication Date
JPS60116165A true JPS60116165A (ja) 1985-06-22

Family

ID=6213892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59235923A Pending JPS60116165A (ja) 1983-11-09 1984-11-08 超高密度集積回路のｍｏｓトランジスタの製造方法

Country Status (6)

Country Link
US (1) US4562638A (ja)
EP (1) EP0148342B1 (ja)
JP (1) JPS60116165A (ja)
AT (1) ATE36094T1 (ja)
CA (1) CA1223084A (ja)
DE (2) DE3340560A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03178161A (ja) * 1989-12-06 1991-08-02 Mitsubishi Electric Corp Ｍｏｓ半導体集積回路

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61111576A (ja) * 1984-10-13 1986-05-29 Fujitsu Ltd 半導体装置
EP0197198B1 (de) * 1984-12-13 1989-08-02 Siemens Aktiengesellschaft Verfahren zum Herstellen einer die aktiven Bereiche einer hochintegrierten CMOS-Schaltung trennenden Isolation
JPS61292358A (ja) * 1985-06-19 1986-12-23 Fujitsu Ltd Ｍｉｓ型電界効果トランジスタの製造方法
US4978628A (en) * 1986-11-19 1990-12-18 Teledyne Industries, Inc. Drail-well/extension high voltage MOS transistor structure and method of fabrication
US4728619A (en) * 1987-06-19 1988-03-01 Motorola, Inc. Field implant process for CMOS using germanium
US4771014A (en) * 1987-09-18 1988-09-13 Sgs-Thomson Microelectronics, Inc. Process for manufacturing LDD CMOS devices
JP2644776B2 (ja) * 1987-11-02 1997-08-25 株式会社日立製作所 半導体装置及びその製造方法
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
US5006477A (en) * 1988-11-25 1991-04-09 Hughes Aircraft Company Method of making a latch up free, high voltage, CMOS bulk process for sub-half micron devices
WO1990007794A1 (de) * 1988-12-23 1990-07-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Hochspannungstransistor-anordnung in cmos-technologie
JPH02172253A (ja) * 1988-12-24 1990-07-03 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5399514A (en) * 1990-04-24 1995-03-21 Seiko Epson Corporation Method for manufacturing improved lightly doped diffusion (LDD) semiconductor device
DE4020076A1 (de) * 1990-06-23 1992-01-09 El Mos Elektronik In Mos Techn Verfahren zur herstellung eines pmos-transistors sowie pmos-transistor
US5023190A (en) * 1990-08-03 1991-06-11 Micron Technology, Inc. CMOS processes
DE4038990C1 (ja) * 1990-12-06 1992-04-09 Siemens Ag, 8000 Muenchen, De
US5953582A (en) * 1993-02-10 1999-09-14 Seiko Epson Corporation Active matrix panel manufacturing method including TFTS having variable impurity concentration levels
KR100344218B1 (ko) * 1995-09-14 2002-11-08 페어차일드코리아반도체 주식회사 반도체장치의고농도웰제조방법
KR100211539B1 (ko) * 1995-12-29 1999-08-02 김영환 반도체소자의 정전기방전 보호장치 및 그 제조방법
JP3958388B2 (ja) * 1996-08-26 2007-08-15 株式会社ルネサステクノロジ 半導体装置
US6211016B1 (en) * 1998-03-23 2001-04-03 Texas Instruments-Acer Incorporated Method for forming high density nonvolatile memories with high capacitive-coupling ratio
US6204124B1 (en) * 1998-03-23 2001-03-20 Texas Instruments - Acer Incorporated Method for forming high density nonvolatile memories with high capacitive-coupling ratio
US6207505B1 (en) * 1998-03-23 2001-03-27 Texas Instruments-Acer Incorporated Method for forming high density nonvolatile memories with high capacitive-coupling ratio
US6184087B1 (en) * 1998-03-23 2001-02-06 Shye-Lin Wu Method for forming high density nonvolatile memories with high capacitive-coupling ratio
US6710424B2 (en) 2001-09-21 2004-03-23 Airip RF chipset architecture
CN106981515B (zh) * 2016-01-19 2019-11-08 北大方正集团有限公司 一种场效应晶体管及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5552266A (en) * 1978-10-11 1980-04-16 Seiko Epson Corp Semiconductor integrated circuit
JPS58107663A (ja) * 1981-12-11 1983-06-27 シ−メンス・アクチエンゲゼルシヤフト 近接して設けられるド−パントイオン注入盆状区域の製造方法
JPS58165370A (ja) * 1982-03-26 1983-09-30 Nec Corp 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5333074A (en) * 1976-09-08 1978-03-28 Sanyo Electric Co Ltd Production of complementary type insulated gate field effect semiconductor device
JPS54125986A (en) * 1978-03-23 1979-09-29 Handotai Kenkyu Shinkokai Semiconductor including insulated gate type transistor
US4173818A (en) * 1978-05-30 1979-11-13 International Business Machines Corporation Method for fabricating transistor structures having very short effective channels
US4214359A (en) * 1978-12-07 1980-07-29 Bell Telephone Laboratories, Incorporated MOS Devices having buried terminal zones under local oxide regions
US4366613A (en) * 1980-12-17 1983-01-04 Ibm Corporation Method of fabricating an MOS dynamic RAM with lightly doped drain
US4385947A (en) * 1981-07-29 1983-05-31 Harris Corporation Method for fabricating CMOS in P substrate with single guard ring using local oxidation
DE3133841A1 (de) * 1981-08-27 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5552266A (en) * 1978-10-11 1980-04-16 Seiko Epson Corp Semiconductor integrated circuit
JPS58107663A (ja) * 1981-12-11 1983-06-27 シ−メンス・アクチエンゲゼルシヤフト 近接して設けられるド−パントイオン注入盆状区域の製造方法
JPS58165370A (ja) * 1982-03-26 1983-09-30 Nec Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03178161A (ja) * 1989-12-06 1991-08-02 Mitsubishi Electric Corp Ｍｏｓ半導体集積回路

Also Published As

Publication number Publication date
CA1223084A (en) 1987-06-16
DE3473090D1 (en) 1988-09-01
ATE36094T1 (de) 1988-08-15
EP0148342B1 (de) 1988-07-27
EP0148342A1 (de) 1985-07-17
DE3340560A1 (de) 1985-05-15
US4562638A (en) 1986-01-07

Similar Documents

Publication Publication Date Title
JPS60116165A (ja) 超高密度集積回路のｍｏｓトランジスタの製造方法
JP3164076B2 (ja) 半導体装置の製造方法
JP2596117B2 (ja) 半導体集積回路の製造方法
JP3425043B2 (ja) Ｍｉｓ型半導体装置の製造方法
JPH01259560A (ja) 半導体集積回路装置
KR0146525B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100192518B1 (ko) 씨모오스 소자 제조방법
JPH1022503A (ja) Ｍｉｓ半導体装置及びその製造方法
JPS63302562A (ja) Ｍｏｓ型半導体装置の製造方法
JPH0630390B2 (ja) Ｃｍｏｓ型半導体装置の製造方法
JP3344162B2 (ja) 電界効果型半導体装置の製造方法
JP3309529B2 (ja) 半導体装置の製造方法
KR930008900B1 (ko) Boe를 이용한 시모스 제조방법
JP3064445B2 (ja) 相補型半導体装置の製造方法
JP2940471B2 (ja) 堀込みゲートｍｏｓトランジスタの製造方法。
JPH06196642A (ja) 半導体装置及びその製造方法
JPH04113633A (ja) 半導体装置の製造方法
JPH10247730A (ja) Ｍｉｓ型半導体装置の製造方法とｍｉｓ型半導体装置
JPH0964361A (ja) 半導体装置の製造方法
JPS6410952B2 (ja)
JPS6286752A (ja) 半導体集積回路の製造方法
JPS63307724A (ja) 半導体集積回路の製造方法
JPH02174236A (ja) 半導体装置の製造方法
JPH0410547A (ja) 半導体装置の製造方法
JPH03222480A (ja) 半導体装置およびその製造方法