JPS58107663A - 近接して設けられるド−パントイオン注入盆状区域の製造方法 - Google Patents

近接して設けられるド−パントイオン注入盆状区域の製造方法

Info

Publication number
JPS58107663A
JPS58107663A JP57216789A JP21678982A JPS58107663A JP S58107663 A JPS58107663 A JP S58107663A JP 57216789 A JP57216789 A JP 57216789A JP 21678982 A JP21678982 A JP 21678982A JP S58107663 A JPS58107663 A JP S58107663A
Authority
JP
Japan
Prior art keywords
layer
ion implantation
silicon nitride
thickness
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57216789A
Other languages
English (en)
Other versions
JPH0576190B2 (ja
Inventor
ウルリツヒ・シユワ−ペ
エルウイン・ヤコプス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Schuckertwerke AG
Siemens AG
Original Assignee
Siemens Schuckertwerke AG
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Schuckertwerke AG, Siemens AG filed Critical Siemens Schuckertwerke AG
Publication of JPS58107663A publication Critical patent/JPS58107663A/ja
Publication of JPH0576190B2 publication Critical patent/JPH0576190B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は相補型ＭＯ８電界効果トランジスタの高密度
集積回路の製作に際して、基板上のエピタキシャル成長
層内にｎチャネルトランジスタとｎチャネルトランジス
タを収容するだめのｐ型ドープ盆状区域とｎ型ドープ盆
状区域を互に近接して形成させる方法に関する。これら
の盆状区域にはトランジスタのしきい値電圧を種々の値
に調　　　　　　　　　　１節するため適当なドーパン
トが多重イオン注入によって打ち込まれ、各イオン注入
の際のマスクとして感光樹脂構造と酸化シリコン又は窒
化シリコン構潰の双方又は一方が使用される。
この発明の基本的な目的は所望の回路の製作に必要な工
程段数ができるだけ少く、しかも作られた回路素子の機
能が阻害されることのないＣＭＯＳ過程による製造方法
を提供することである。特にｎ型ドープ盆状区域とｐ型
ドープ盆状区域の空間的の重なり合いとイオン注入領域
の縁端においての電荷の打ち消し合いが起らないように
することが重視される。
従来のＣＭＯ８高密度集積回路の製造工程においては、
回路内のトランジスタのしきい値電圧を種々の値に調整
するため各種の技術による多重イオン注入過程が採用さ
れているがこれらは著しく高度の技術であり高価となる
Ｏ １ノ、Ｃ，Ｐａｒｉｌｌｏその他による論文（”　Ｔｗ
ｉ　ｎ　ＴｈｂＣＭＯ８−Ａ　　’ｆ’ｃｃｈｎｏｌｏ
ｇｙ　ｆｏｒ　ＶＬＳＩ　　Ｃ１ｒｃｕｉｔｓ’ｌ。
、Ｔｅｃｈｎ、Ｉ）ｉｇ、　ＩＥＩ）Ｍ　１９８０　、
２９，１　、　、　ｐ、７５２−７５５）により１１ド
一プ盆状区域とρドープ盆状区域を自を使用するＣＭＯ
８過程によって形成させることが公知である。この場合
両全状区域の自己整合式イオン注入では注入区域縁端部
においての侵入深さＸが通常の値５μｍであるときとの
縁端部で広い重な抄合いとｎおよびｐドーピングの打ち
消し合いを生ずる。これによるネガティブ効果はフィー
ルド酸化膜トランジスタのしきい値電圧が低下し２、ｎ
ｐｎ型およびｐｎｐ型の寄生バイポーラトランジスタの
電流増幅度が上昇してラッチ・アップ現象即ち寄生サイ
リスタの点火確率の増大が起ることである。このような
厚膜酸化物層のしきい値電圧の著しい低下は回路構成素
子の破壊を招く。
両全状区域の外チャネルイオン注入およびフィールドイ
オン注入をも別々のマスクを使用して実施する方法はＹ
、５ａｋａｉ其他による論文（”ＩｌｉｇｈＰａｃｋｉ
ｎｇ　１）ｃｎｓｉｔｙ、　Ｔｈｉｇｈ　５ｐｅｅｄ　
ＣｌＯ２（Ｉｌｉ　−０ＭＯ８）Ｄｅｖｉｃｅ　　Ｔｅ
ｃｈｎｏｌｏｇｙ”　　、Ｊａｐ、Ｊ、Ａｐｐ！。
Ｐｈｙ９．ｉｓ、　５ｕｐｐ、Ｉ、　１８−１．　ｐ、
７３−７８）に記献さ程が必要であるため元来製作歩留
りの点で問題（多いＣＭ（ＪＳＩＩＪ作工程に更に大き
な負担ががか２ことである。
上記の欠点の総てはこの発明による次の製造二程を採用
することにより避けることができる：（ａ）　　ｎ＋ド
ープ基板上に設けられ、酸化物層で覆すれたｎドープ・
エピタキシャル成長層の不必捕部分を窒化シリコンマス
クで覆った後ホウ素イオンを注入してｐドープ盆状区域
を作る、ｆｂ）　　酸化物層を溶解除去しその際窒化シ
リコン庫の下に回り込みエツチングが行われるようにづ
る、 ｆｃ）　　局部的酸化処理を実施し、ホウ素イオンをエ
ピタキシャル層の厚さに近い深さＸ　まで鉱化ｐ 侵入させろ、 ｌｄ）　　窒化シリコン・マスクを溶解除去する、（ｅ
）　　！Ｊン又はヒ素のイオン注入とそれに続く拡散に
よりｎ型盆状区域においての侵入深さＸｊ、よりも著し
く浅い侵入深さｘ（ｘ・≧４ｘ・　）にＩｎ　　　Ｊｐ
　　　　　Ｊｎ 〕　　　　調節することによりｎドープ盆状区域を作る
。
Ｓ　　　　　Ｐａ口１１ｏの方法と異りこの発明の方法
ではｎ型盆状区域より先にｎ型盆状区域にドーパントイ
オンが注入され深さｘ７ｐまで拡散する。エピタキシャ
ル成長層の厚さがこの侵入深さＸｊ、に等しいかそれよ
り僅か大きい程度に選ばれていることがこの発明の一つ
の要点である。Ｐａｒ　ｉ　ｌ　ｔｏ法に対して別の大
きな差異はｎ型盆状区域の侵入深さＸ　Ｊ　ｎがｎ型盆
状区域の侵入深さＸｊ、の１／４以下：　　　になって
いることで、一つの実施例ではｘｊｐがＱｐｍであるの
に対してＸ　Ｊ　ｎは１乃至１．５μｍである０Ｐ３１
１ｉ１ｏ法では同時に拡散侵入し実質上等しい侵入深さ
くＸｊｐ　Ｌ：Ｘｊ。）となっているため、ｎ型盆状区
域とｎ型盆状区域の間でドーパントの打ち消し合いが生
ずるが、この発明の方法では両者の侵入深さに大きな差
があるためこの欠点が避けられる。
この発明による両全状区域の別の分離手段は酸化物層の
溶解除去の窒化物マスクの下に回ね込みエツチングを行
なうととである。これによって続くマスク酸化処理によ
る縁端が１〜２μｍだけ外に押し出されｎ型盆状区域の
イオン注入部分はｎ型盆状区域のイオン注入部分からこ
の長さだけ離される。
別の分離手段としては窒化シリコン層の下に回り込みエ
ツチングをする代りにあるいはこの回り込みエツチング
に追加して局部酸化処理において長いくちばし形を作り
、リン・イオン注入に際してマスク作用を行なわせるこ
とである。このくちばし形の形成は低い温度（７００℃
）において高圧（１〜２Ｘ１０Ｐａ）酸化処理を行なう
ことによって可能となる。
ｎ型盆状区域はｎ型盆状区域に対して自己整合式にリン
又はヒ素イオン注入によって作ることができる。注入イ
オン面密度が９　Ｘ　ｌ　Ｏ”ｃｍ　”であり著しく高
いためフィードイオン注入は不必要となりそのマスクを
省略することができる。従ってｎ型盆状区域、ｎ型盆状
区域およびフィールド区域（ｐチャネル）の形状の決定
には単一のマスクで足りる。
次に図面を参照し実施例についてこの発明を更に詳細に
説明する。第１図乃至第７図に各工程段において作られ
た構造の断面を示す〇 第１図：　工程の最初にｎ型盆状区域（５）を作る。ｎ
ドープされたエピタキシャル層２（比抵抗１０乃至５０
ΩｃＩｎ）を備えたｎ＋ドープンリコン結晶基板１　（
（１００１面、比抵抗０．０１〕Ｊ至０．１ΩＩＭ）を
出発材料としてその上に酸化物層３（厚さ５　Ｑ　ｎ　
ｍ　）と窒化シリコン層４（厚さｌ　ＯＯｎｍｌを設け
、窒化シリコン層に写真食刻技術により構造を作る。ｎ
型盆状区域を作るだめのホウ素イオン注入６は面密度１
．５　Ｘ　１０１２ｃｍ−２、イオンエネルギー１６０
ｋｅＶで実施する。
第２図二酸化物層３を溶解除去し、その際窒化シリコン
層４の下に回り込みエツチングが行われるようにする（
この状態は後で第８図に示す。）。
続いて酸化処理を実施し厚さ４００ｎｍの酸化層７を形
成させる。続く拡散過程においてホウ素イオンをエピタ
キシャル層２内に深さＸ　Ｊ　ｐ　＝６μｍ１で拡散侵
入させる。エピタキシャル層２の厚さは７μｍである。
第３図：　窒化シリコン層４を除去し、全面的のリン又
はヒ素のイオン注入（面密度９Ｘ１０”ｒｒｎ−２，エ
ネルギー１６０ｋｅＶ）とそれに続く拡散処理（侵入深
さＸ　Ｊ　ｎは１乃至１．５μｍ）によってｎ型、盆状
区域８を形成させる。イオン注入の面密度が高いからｐ
チャネル厚酸化膜トランジスタのしきい値電圧を調整す
るフィールドイオン注入が省略され、そのだめのマスク
を節約することができる。
第４図：　ｎ型領域８のドーパント注入が終った後酸化
物層を腐食除去し、層７ａ（厚さ５Ｑｎｍ）を酸化し、
窒化シリコン層１１を厚さ１２０！１ｍに析出させ、こ
の窒化シリコン層に構造を作る（マスクＬＯＣＯ８法）
。ｐ領域５に対するホウ素イオンのフイｉルドイわ粧入
はｎ領域８およびｐ領域へ５内のｎチャネル・トランジ
スタの全区域を窒化シリコン層１１でマスクした後に実
施する。ｐ領域５の外側の全区域はホウ素イオン注入１
０が行われる量感光樹脂構造１２によって覆われている
〇ホウ素イオン注入１０のイオン量とエネルギーはｌＸ
１０１３ｃｎ１−２．２５ｋｅＶとする。第４図に矢印
１３で指示した表面縁端部は以下の図面では除かれる。
第５図：　感光樹脂構造１２の除去後窒化シリコン層１
１をマスクとして局部酸化によりフィールド酸化膜区域
１４を厚さ１１０００ｎに形成させる０窒化シリコン層
１１を溶解除去した後全表面を熱酸化し、ゲート酸化膜
１５を４Ｑｎｍの厚さくこｔは通常の０ＭＯ８過程の場
合よりも薄い）に形成する。続いて全面的のホウ素イオ
ン注入１６によってｎチャネルとｎチャネルをドープす
る。
このイオン注入量は他のイオン注入に合わせてｎチャネ
ルトランジスタとｎチャネルトランジスタができるだけ
対称的なしきい値電圧を示すようにする。一つの実施例
ではホウ素イオン注入の注入量とイオンエネルギーが６
Ｘ１０”ｍ２と２５ｋｅＶに選ばれる。このときのしき
い値電圧ＵＴは０．８■となる。このイオン注入は全面
的に行なわれるから通常のＣｕＯ２法と異りマスクを必
要としない。
第６図：　ここでは厚さ５００１ｍのポリシリコン層が
析出し、それに構造が作られゲート１７を形成する。全
表面を熱酸化し露出している酸化物層部分を厚い洩れ酸
化層１４ａにする５と共にポリシリコン層１７の上に約
１１００ｎ厚さの酸化層１８を作る。この熱酸化はｐ型
金状区域５内のｎチャネル−トランジスタのソース・ド
レン領域上節する。これらの酸化層１４−ａ、１８は窒
化シリコン層１９の下地となるもので、この窒化シリコ
ン層の厚さがｎ型盆状区域８内のｐ′ｆヤネル・トラン
ジスタを形成する際のヒ素イオン注入に対してマスク作
用を行なうように選ばれる。感光樹脂構造２０によって
窒化シリコン層１９に構造が作られ、ｎ型盆状区域８内
のｎチャネル・トランジスタ区域が窒化シリコン層によ
って覆われる◎ここでヒ素イオン注入を面積密度６　Ｘ
　１０　”　５ｔＭ−２、エネルーギ−Ｂ□ｋｅｙで実
施しｎｙ−ヤネルトランジスタのソース・ドレン領域２
２を作る。Ｍｏｉａｍｅｄｉその他ニヨる論文（’　Ｄ
ｅｓｉｇｎ　ａｎｄ　Ｅｖａｌｕａｔｉｏｎｏｆ　Ｉｏ
ｎ　Ｉｍｐｌａｎｔｅｄ　ＣｕＯ８５ｔｒｕｃｔｕｒｅ
ｓ”　。
ＩＥＥＥＴｒａｎｓａｃｔ＋Ｅｌｅｃｔｒ、　Ｄｅｖｉ
ｃｅｓ、　ＥＤ　−２７、Ｉ：３）、　ｐ、ｓ７ｓ〜５
８３）による方法ではれ＋イオン注入とｐ＋イオン注入
にそれぞれ固有のマスクが使用され歩留りの低下を招く
が、この発明の方法ではソースとドレンのイオン注入に
マスクが一つだけ使用され、又前記のＰａｒｉｌｌｏの
方法のようにソース・ドレン領域に対して二重イオン注
入を行なうことがないから歩留りの低下の惧はない。
第７図：　ヒ素イオン注入の後で行なわれる熱酸化にお
いてｎ＋領域２２の酸化物層がｎチャネルトランジスタ
を作るだめのホウ素イオン注入２３に７１１．て充分な
マスク作用を行なう厚さに成長する。この厚さは例えば
２５０ｎｍである。この酸化処理は窒化層１９呪猶残存
しているから実質上第二のＬＯＣＯ８過程である。窒化
層１９を除去した後ｎ型区域８内のｐチャネル・トラン
ジスタのソース・ドレン領域形成用の全面的ホウ素イオ
ン注入を実施する。このイオン注入は注入イオン面密度
４×１０１５ｃｒｎ−２、イオンエネルギー２５ｋｅＶ
とする。打込まれたイオンを更に拡散させることにより
ｐチャネル・トランジスタのソース参ドレ゛ン領域２４
が形成される。
絶縁分離層、接触孔および金属導体路構成の形成は公知
のＣＭＯ８技術の製造工程に従って行なわれる。
第８図および第９図：　ｎ型区域８を作るだめのホウ素
イオン注入６の終了後酸化層３を溶解除去する際窒化シ
リコン・マスク４の下に深い回り込み腐食部分２５を作
ることによね後に続くマスク酸化処理に際して縁端部が
外に向って移動するようになる。ｎ型区域８のイオン注
入部はこの移動距離（１〜２μｍ）だけｎ型区域５のイ
オン注入部の縁端から離れている。
【図面の簡単な説明】
第１図から第７図まではこの発明の製造工程の種々の段
階においてのデバイスの断面図を示し、第８図と第９図
はこの発明の方法によって作られたデバイスの隣り合っ
た盆状区域が互に分離されている状態を示す断面図であ
る。 ｌ：基板、　２：エピタキシャル層、　ｓａｐ型盆型置
状区域８：ｎ型盆状区域、　３：酸化物層・　４：窒化
シリコン層。 ＩＧ　Ｓ

Claims (1)

  1. 【特許請求の範囲】 ｌ）次の工程： （ａ）　　ｎ＋ドープ基板上に設けられ酸化物層で覆わ
    れたエピタキシャル層に窒化シリコンマスク層を通して
    ホウ素イオンを注入してｎ型盆状区域を作る、 （ｂ）　　酸化物層を溶解除去し、その際窒化シリコン
    マスク層の下に回り込みエツチングが行われるようにす
    る、 （Ｃ）　　局部酸化処理を実施しホウ素イオンをエピタ
    キシャル層の厚さに近い侵入深さｘｊ。 まで拡散侵入させる、 （ｄ）　　窒化シリコンマスク層を溶解除去する、（ｅ
    ）　　ＸＩン又はヒ素をイオン注入し続いてｎ型盆状区
    域にお眸る侵入深さｘ７．の１／４以下の浅い侵入深さ
    ＸＩ−で拡散させる仁とによりｎ型盆状区域を作る、 に従って行なわれることを特徴とする高度集積ＣＭＯ８
    回路の製作に際してｎチャネルトランジスタとｎチャネ
    ルトランジスタを収容するだめのｐドープ盆状区域とロ
    ドーブ盆状区域を基板上に成長したエピタキシャル層内
    に形成させる近接して設けられるドーパントイオン注入
    盆状区域の製造方法。 ２）工程段（ｂ）においてエピタキシャル層上の酸化物
    層の溶解除去に際して窒化シリコン層の下に回り込みエ
    ツチングを行なう代りにあるいはそれに追加して、工程
    段（Ｃ）における酸化処理を圧力１乃至２　Ｘ　１０’
    Ｐａ　％温度約７００℃で実施することを特徴とする特
    許請求の範囲第１項記載の方法。 面結晶板を使用することを特徴とする特許請求の範囲第
    １項または第２項記載の方法。 ４）一基板上のｎドープエピタキシャル成長層の比抵抗
    を１０乃至５０Ω・ｍに設定することを特徴とする第１
    項乃至第３項のいずれかに記載の方法。 ５）　　ｎ型盆状区域をリン又はヒ素のイオン注入によ
    って作る際イオンエネルギーが１６０ｋｅＶのとき注入
    イオンの面密度を８乃至１２Ｘ１０”備　とすることを
    特徴とする特許請求の範囲第１項乃至第４項のいずれか
    に記載の方法。 ６）　　ｐ聖霊状区域の深さｘｊｐを５ｐｍ以下（Ｘ、
    。 ≦６μｍ）にすることを特徴とする特許請求の範囲第１
    項乃至第５項のいずれかに記載の方法。 ７）　　ｎ型盆状区域の深さＸ　Ｊ　ｎを１．５μｍ以
    下（ｘ、ｒ。 ≦１．５μｍ）にすることを特徴とする特許請求の範囲
    第１項乃至第６項のいずれかに記載の方法。 ８）ＣＭＯ８回路の製作に際してソース・ドレイン領域
    およびゲート領域の形成ならびに中間絶縁層と絶縁酸化
    物層および導体路層の形成が特許請求の範囲第１項の工
    程段（ａ）乃至ｆｅ）に続いて次の工程段： （ｆｌ　　ｎ型盆状区域を窒化シリコン層と感光樹脂層
    で覆い、ｐ聖霊状区域内のｎチャネルトランジスタ用の
    全区域を窒化シリコン層でマスクしだ後ｐ型金状区域内
    のｎｙ−ヤネルｅトランジスタに対するフィールド・イ
    オン注入を実施する、 （ｇ）　　窒化シリコン層をマスクとして局部酸化によ
    りフィールド酸化物区域を作る、 （ｈ）　　窒化シリコンマスク層を溶解除去した後表面
    全体を熱酸化してゲート酸化膜の厚さを調整する、 （ｉ）　　ｎチャネルおよ１びｎチャネルのドーピング
    として全面的のホウ素イオン注入を実施し、その際イオ
    ン注入量を他のイオン注入処理に適合させてｎｙ−ヤネ
    ルトランジスタとｎチャネルトランジスタができるだけ
    対称的なしきい値電圧を持つように選定する、（ｊ）ゲ
    ート領域形成のためポリシリコン層を析出させこれに構
    造を作る、 （ｋｌ　　ｎチャネルΦトランジスタのソース・ドレイ
    ン領域上の酸化膜が後で行なわるソース・ドレン拳イオ
    ン注入に対してマスクとして作用しない厚さとなるよう
    に全表面を酸化する、 （１）ｎチャネル・トランジスタのソース・ドレン領域
    をマスクする窒化シリコン層を続くソース・ドレン壷イ
    オン注入のときのイオンエネルギーに適合した厚さに全
    面的に析出させる、 ６旬　窒化シリコン層に構造を作りｎチャネル・トラン
    ジスタの区域が窒化シリコン層で覆われないようにする
    、 （ｎｌ　　ｎチャネル・トランジスタのソース・ドレン
    領域を作るだめのヒ素イオン注入を実施する、 （０）ｎチャネル・トランジスタのソース・ドレン領域
    上の酸化膜が続くｐチャネル・トランジスタのソース・
    ドレン領域を作るだめのイオン注入に対してマスクとし
    て作用する充分な厚さとなるまで表面を熱酸化する、（
    ｐ）　　窒化シリコン構造を除去する、（ｑ）　　ｎチ
    ャネル・トランジスタのソース・ドレン領域を作るため
    全面的のホウ素イオン注入を実施する、 （ｒ）　　絶縁分離層、接触孔および金属導体路構造を
    公知方法によって作る、 に従って行なわれることを特徴とする特許請求の範囲第
    １項乃至第７項のいずれかに記載の方法。 ９）ゲート酸化物層の厚さが工程段（ｈ）の終了後にお
    いて最大４Ｑｎｍであるように調整されることを特徴と
    する特許請求の範囲第１項乃至第８項のいずれかに記載
    の方法。 １０）酸化物層の厚さが酸化処理時間の選定により工程
    段ｆｋ）の終了後において５Ｑｎｍがら２００ｎｍの間
    におるように調整されることを特徴とする特許請求の範
    囲第１項乃至第９項のいずれかに記載の方法。 １１）窒化ンリコン層の厚さが工程段（１）の終了後に
    おいて５Ｑｎｍから１５０ｎｍの間にあるように調整さ
    れることを特徴とする特許請求の範囲第１項乃至第１０
    項のいずれかに記載の方法。 １２）工程段（ｎ）においてのｎチャネル・トランジス
    タのソース−ドレン領域に対するヒ素イオン注入の注入
    イオン面密度とエネルギーが３〜６　Ｘ　］　０”’ｃ
    ｍ−２，８０ｋｅＶに選定さレルことを特徴とする特許
    請求の範囲第１項乃至５ｇ１１項のいずれかに記載の方
    法。 １３）　　酸化物層の厚さが工程段（０）の終了後にお
    いて】００乃至３００ｎｍの範囲内にあるように酸化処
    理時間の選定によって調整されることを特徴とする特許
    請求の範囲第１項乃至第１２項のいずれかに記載の方法
    。 １４）　　工程段（ｑ）においてのｎチャネル・トラン
    ジスタのソース・ドレン領域に対するホウ素イオン注入
    の注入イオン面密度とエネルギーが２〜５×１０１５ｃ
    ｒｎ−２および２５ｋｅＶに選ばれていることを特徴と
    する特許請求の範囲第１項乃至第１３項のいずれかに記
    載の方法。
JP57216789A 1981-12-11 1982-12-09 近接して設けられるド−パントイオン注入盆状区域の製造方法 Granted JPS58107663A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19813149185 DE3149185A1 (de) 1981-12-11 1981-12-11 Verfahren zur herstellung benachbarter mit dotierstoffionen implantierter wannen bei der herstellung von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
DE31491855 1981-12-11

Publications (2)

Publication Number Publication Date
JPS58107663A true JPS58107663A (ja) 1983-06-27
JPH0576190B2 JPH0576190B2 (ja) 1993-10-22

Family

ID=6148526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57216789A Granted JPS58107663A (ja) 1981-12-11 1982-12-09 近接して設けられるド−パントイオン注入盆状区域の製造方法

Country Status (4)

Country Link
US (1) US4434543A (ja)
EP (1) EP0081804B1 (ja)
JP (1) JPS58107663A (ja)
DE (2) DE3149185A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60116165A (ja) * 1983-11-09 1985-06-22 シーメンス、アクチエンゲゼルシヤフト 超高密度集積回路のｍｏｓトランジスタの製造方法
JPS62286268A (ja) * 1986-06-04 1987-12-12 Sharp Corp 半導体集積回路装置
JPH0397261A (ja) * 1989-09-11 1991-04-23 Toshiba Corp 半導体装置の製造方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4574465A (en) * 1982-04-13 1986-03-11 Texas Instruments Incorporated Differing field oxide thicknesses in dynamic memory device
US4507847A (en) * 1982-06-22 1985-04-02 Ncr Corporation Method of making CMOS by twin-tub process integrated with a vertical bipolar transistor
JPS5955054A (ja) * 1982-09-24 1984-03-29 Hitachi Ltd 半導体装置の製造方法
JPS5994861A (ja) * 1982-11-24 1984-05-31 Hitachi Ltd 半導体集積回路装置及びその製造方法
DE3304588A1 (de) * 1983-02-10 1984-08-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von mos-transistoren mit flachen source/drain-gebieten, kurzen kanallaengen und einer selbstjustierten, aus einem metallsilizid bestehenden kontaktierungsebene
DE3314450A1 (de) * 1983-04-21 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
DE3330851A1 (de) * 1983-08-26 1985-03-14 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
US4509991A (en) * 1983-10-06 1985-04-09 International Business Machines Corporation Single mask process for fabricating CMOS structure
US4596068A (en) * 1983-12-28 1986-06-24 Harris Corporation Process for minimizing boron depletion in N-channel FET at the silicon-silicon oxide interface
US4554726A (en) * 1984-04-17 1985-11-26 At&T Bell Laboratories CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well
US4599789A (en) * 1984-06-15 1986-07-15 Harris Corporation Process of making twin well VLSI CMOS
US4621412A (en) * 1984-09-17 1986-11-11 Sony Corporation Manufacturing a complementary MOSFET
US4677739A (en) * 1984-11-29 1987-07-07 Texas Instruments Incorporated High density CMOS integrated circuit manufacturing process
US4929565A (en) * 1986-03-04 1990-05-29 Motorola, Inc. High/low doping profile for twin well process
US4889825A (en) * 1986-03-04 1989-12-26 Motorola, Inc. High/low doping profile for twin well process
US4760033A (en) * 1986-04-08 1988-07-26 Siemens Aktiengesellschaft Method for the manufacture of complementary MOS field effect transistors in VLSI technology
EP0250722A3 (de) * 1986-07-04 1988-08-03 Siemens Aktiengesellschaft Verfahren zur Herstellung benachbarter, mit Dotierstoffionen unterschiedlichen Leitungstyps implantierter Wannen für hochintegrierte CMOS-Bauelemente
JPS6410644A (en) * 1987-07-02 1989-01-13 Mitsubishi Electric Corp Manufacture of semiconductor device
US4925806A (en) * 1988-03-17 1990-05-15 Northern Telecom Limited Method for making a doped well in a semiconductor substrate
JPH0727974B2 (ja) * 1988-04-26 1995-03-29 三菱電機株式会社 半導体記憶装置の製造方法
SE461428B (sv) * 1988-06-16 1990-02-12 Ericsson Telefon Ab L M Foerfarande foer att paa ett underlag av halvledarmaterial framstaella en bipolaer transistor eller en bipolaer transistor och en faelteffekttransistor eller en bipolaer transistor och en faelteffekttransistor med en komplementaer faelteffekttransistor och anordningar framstaellda enligt foerfarandena
EP0452720A3 (en) * 1990-04-02 1994-10-26 Nat Semiconductor Corp A semiconductor structure and method of its manufacture
US5132241A (en) * 1991-04-15 1992-07-21 Industrial Technology Research Institute Method of manufacturing minimum counterdoping in twin well process
JP3000739B2 (ja) * 1991-08-22 2000-01-17 日本電気株式会社 縦型ｍｏｓ電界効果トランジスタおよびその製造方法
KR950005464B1 (ko) * 1992-02-25 1995-05-24 삼성전자주식회사 반도체장치의 제조방법
US5292681A (en) * 1993-09-16 1994-03-08 Micron Semiconductor, Inc. Method of processing a semiconductor wafer to form an array of nonvolatile memory devices employing floating gate transistors and peripheral area having CMOS transistors
KR0146080B1 (ko) * 1995-07-26 1998-08-01 문정환 반도체 소자의 트윈 웰 형성방법
TW336349B (en) * 1997-11-14 1998-07-11 United Microelectronics Corp Process for producing IC well construction
US6391700B1 (en) * 2000-10-17 2002-05-21 United Microelectronics Corp. Method for forming twin-well regions of semiconductor devices
US6348371B1 (en) 2001-03-19 2002-02-19 Taiwan Semiconductor Manufacturing Company Method of forming self-aligned twin wells
DE102005004355B4 (de) * 2005-01-31 2008-12-18 Infineon Technologies Ag Halbleitereinrichtung und Verfahren zu deren Herstellung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4934086A (ja) * 1972-07-30 1974-03-29
JPS4979189A (ja) * 1972-11-01 1974-07-31
JPS5125230A (ja) * 1974-08-26 1976-03-01 Nissan Motor
JPS539488A (en) * 1976-07-15 1978-01-27 Hitachi Ltd Production of semiconductor device
JPS5643756A (en) * 1979-09-18 1981-04-22 Seiko Epson Corp Manufacture of semiconductor device
JPS57162363A (en) * 1981-03-13 1982-10-06 Western Electric Co Semiconductor device and method of producing same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5413779A (en) * 1977-07-04 1979-02-01 Toshiba Corp Semiconductor integrated circuit device
NL186662C (nl) * 1980-04-29 1992-03-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4934086A (ja) * 1972-07-30 1974-03-29
JPS4979189A (ja) * 1972-11-01 1974-07-31
JPS5125230A (ja) * 1974-08-26 1976-03-01 Nissan Motor
JPS539488A (en) * 1976-07-15 1978-01-27 Hitachi Ltd Production of semiconductor device
JPS5643756A (en) * 1979-09-18 1981-04-22 Seiko Epson Corp Manufacture of semiconductor device
JPS57162363A (en) * 1981-03-13 1982-10-06 Western Electric Co Semiconductor device and method of producing same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60116165A (ja) * 1983-11-09 1985-06-22 シーメンス、アクチエンゲゼルシヤフト 超高密度集積回路のｍｏｓトランジスタの製造方法
JPS62286268A (ja) * 1986-06-04 1987-12-12 Sharp Corp 半導体集積回路装置
JPH0397261A (ja) * 1989-09-11 1991-04-23 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
DE3273862D1 (en) 1986-11-20
EP0081804A3 (en) 1984-07-25
EP0081804B1 (de) 1986-10-15
US4434543A (en) 1984-03-06
EP0081804A2 (de) 1983-06-22
DE3149185A1 (de) 1983-06-23
JPH0576190B2 (ja) 1993-10-22

Similar Documents

Publication Publication Date Title
JPS58107663A (ja) 近接して設けられるド−パントイオン注入盆状区域の製造方法
US4760033A (en) Method for the manufacture of complementary MOS field effect transistors in VLSI technology
JP2540453B2 (ja) 電界効果トランジスタ回路の製造方法
US4435895A (en) Process for forming complementary integrated circuit devices
US5856003A (en) Method for forming pseudo buried layer for sub-micron bipolar or BiCMOS device
US5424572A (en) Spacer formation in a semiconductor structure
JP5089529B2 (ja) ＢｉＣＭＯＳ集積回路
JP3077630B2 (ja) 半導体装置およびその製造方法
JPH01101662A (ja) Ｃｍｏｓ集積回路デバイスの製造方法
JP2625602B2 (ja) 集積回路デバイスの製造プロセス
JPH0691201B2 (ja) Ｃｍｏｓ半導体装置の製造方法
KR100227621B1 (ko) 반도체 소자의 트랜지스터 제조방법
US4745083A (en) Method of making a fast IGFET
JP3354145B2 (ja) バイポーラ・トランジスタとその製法
US5071777A (en) Method of fabricating implanted wells and islands of cmos circuits
US4157268A (en) Localized oxidation enhancement for an integrated injection logic circuit
JPH04221835A (ja) バイポーラ・トランジスタとその製法
KR920007200A (ko) BiCMOS형 전계효과 트랜지스터 및 그의 제조방법
US4481705A (en) Process for doping field isolation regions in CMOS integrated circuits
JPH0148661B2 (ja)
US5824560A (en) Method of manufacturing a semiconductor device with BICMOS circuit
JPH09172062A (ja) 半導体装置及びその製造方法
JPS63302562A (ja) Ｍｏｓ型半導体装置の製造方法
JP3084732B2 (ja) Ｂｉ―ＣＭＯＳ集積回路の製造方法
US6737311B2 (en) Semiconductor device having a buried layer for reducing latchup and a method of manufacture therefor