CN106981515B - 一种场效应晶体管及制作方法 - Google Patents
一种场效应晶体管及制作方法 Download PDFInfo
- Publication number
- CN106981515B CN106981515B CN201610035664.0A CN201610035664A CN106981515B CN 106981515 B CN106981515 B CN 106981515B CN 201610035664 A CN201610035664 A CN 201610035664A CN 106981515 B CN106981515 B CN 106981515B
- Authority
- CN
- China
- Prior art keywords
- well region
- substrate
- ion
- oxide layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000002353 field-effect transistor method Methods 0.000 title description 5
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 51
- 229920005591 polysilicon Polymers 0.000 claims abstract description 47
- 230000005669 field effect Effects 0.000 claims abstract description 14
- 150000002500 ions Chemical class 0.000 claims description 38
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- -1 phosphonium ion Chemical class 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229940090044 injection Drugs 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 2
- 238000012360 testing method Methods 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 22
- 238000001259 photo etching Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种场效应晶体管，包括第一结构，所述第一结构包括衬底，在所述衬底上形成有间隔分布的多个场区氧化层，所述多个场区氧化层的间隔区域形成有栅极氧化层，所述栅极氧化层靠近衬底方向形成有源漏区，所述场区氧化层的部分区域覆盖有多晶硅层，在所述衬底上还形成有间隔分布的阱区；其中，所述阱区与所述场区氧化层部分接触，所述源漏区位于所述阱区内部，所述阱区与所述多晶硅层的部分区域相对设置。本发明还提供了一种场效应晶体管的制作方法。本发明通过多晶硅层部分覆盖场区氧化层，并在源漏区外围制作出与所述多晶硅层部分相对设置的阱区，从而使得在测试场管的阈值电压时，不会造成栅极氧化层的击穿，从而使得测试结果准确可靠。
Description
技术领域
本发明涉及半导体芯片制造领域，尤其涉及一种场效应晶体管及制作方法。
背景技术
在芯片的测试结构中，场管的结构比较特殊，其采用厚的场氧化层作为栅极氧化层，所以它的阈值电压就会比较高，而芯片中常规MOS管的栅极氧化层比较薄，在场氧化层与MOS管栅极氧化层交界处，当测试场管的阈值电压时，容易造成MOS栅极氧化层的击穿，使得测试结果不准确。
常规的场管结构以及制作工艺如图1(a)～图1(h)。如图1(a)所示，薄氧化层和氮化硅层的生长；如图1(b)所示，氮化硅层的刻蚀；如图1(c)所示，场区氧化层的生长；如图1(d)所示，氮化硅层和薄氧化层的去除；如图1(e)所示，栅极氧化层的生长；如图1(f)所示，多晶硅层的生长；如图1(g)所示，多晶硅栅极的光刻与刻蚀；如图1(h)所示，N+源漏区的制作。
对于图1(h)，因为多晶硅层要跨越场区氧化层和薄的栅极氧化层，而这两者的厚度会差异很大，场区氧化层厚度约为0.5～2.0um，薄的栅极氧化层厚度约为0.01～0.20um，厚度越薄，其击穿电压越低，当测试该场管的阈值电压时，多晶硅上所加的电压，极容易造成薄栅极氧化层处的击穿，从而使得测试结果不准确。
为了避免图1(h)中存在问题，当在做多晶硅栅极的光刻与刻蚀时，也可以采用如图1(g′)的结构。对于这种结构，在后续制作完成N+源漏区后，结构如图1(h′)所示，在进行N+区注入时，由于场区氧化层的阻挡，造成了N+区不能完全紧贴着多晶硅侧壁注入进去，这就造成了该场管无法正常工作。如图1(g′)所示，多晶硅栅极的光刻与刻蚀；如图1(h′)所示，N+源漏区的制作。
发明内容
针对现有技术中的缺陷，本发明提供了一种场效应晶体管及制作方法，用于解决当测试该场管的阈值电压时，多晶硅上所加的电压，极容易造成薄栅极氧化层处的击穿，从而使得测试结果不准确的问题。
第一方面，一种场效应晶体管，包括第一结构，所述第一结构包括衬底，在所述衬底上形成有间隔分布的多个场区氧化层，所述多个场区氧化层的间隔区域形成有栅极氧化层，所述栅极氧化层靠近衬底方向形成有源漏区，所述场区氧化层的部分区域覆盖有多晶硅层，在所述衬底上还形成有间隔分布的阱区；其中，所述阱区与所述场区氧化层部分接触，所述源漏区位于所述阱区内部，所述阱区与所述多晶硅层的部分区域相对设置。
优选地，当所述衬底为P型硅衬底时，所述阱区内的离子和所述源漏区内的离子为磷离子或砷离子。
优选地，当所述衬底为N型硅衬底时，所述阱区内的离子和所述源漏区内的离子为硼离子。
优选地，所述阱区内的离子的能量范围为40KEV-150KEV，剂量范围为1.0E12-1.0E14个/每平方厘米；所述源漏区内的离子的能量范围为40KEV-150KEV，剂量范围为1.0E14-1.0E16个/每平方厘米。
优选地，所述场区氧化层的厚度范围为0.1-2.0um，所述栅极氧化层的厚度范围为0.01-0.50um，所述多晶硅层的厚度范围为0.05-1.0um。
第二方面，一种场效应晶体管的制作方法，所述方法包括：
在衬底上注入以及驱入离子，形成带有阱区的衬底；
在所述带有阱区的衬底上依次形成场区氧化层、栅极氧化层及多晶硅层；
在所述阱区注入离子，形成源漏区；
其中，所述阱区与所述场区氧化层部分接触，所述源漏区位于所述阱区内部，所述阱区与所述多晶硅层的部分区域相对设置。
优选地，所述在所述带有阱区的衬底上依次形成场区氧化层、栅极氧化层及多晶硅层，包括：
在所述带有阱区的衬底上依次形成薄氧化层和氮化硅层；
将所述氮化硅层的预设区域刻蚀；
形成场区氧化层；
将所述氮化硅层和所述薄氧化层去除；
形成栅极氧化层；
形成多晶硅层。
优选地，所述在衬底上注入以及驱入离子，形成带有阱区的衬底，包括：
所述在衬底上注入离子的能量范围为40KEV-150KEV，剂量范围为1.0E12-1.0E14个/每平方厘米，所述在衬底上驱入离子的温度范围为1100-1150℃，时间为50-500分钟。
优选地，所述在所述阱区注入离子，形成源漏区，包括：
所述在所述阱区注入离子的能量范围为40KEV-150KEV，剂量范围为1.0E14-1.0E16个/每平方厘米。
优选地，所述场区氧化层的厚度范围为0.1-2.0um，所述栅极氧化层的厚度范围为0.01-0.50um，所述多晶硅层的厚度范围为0.05-1.0um。
由上述技术方案可知，本发明提供了一种场效应晶体管及制作方法，通过多晶硅层部分覆盖场区氧化层，并在源漏区外围制作出与所述多晶硅层部分相对设置的阱区，从而使得在测试场管的阈值电压时，不会造成栅极氧化层的击穿，从而使得测试结果准确可靠。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些图获得其他的附图。
图1(a)为现有技术一实施例提供的形成薄氧化层和氮化硅层的示意图；
图1(b)为现有技术一实施例提供的刻蚀氮化硅层的示意图；
图1(c)为现有技术一实施例提供的形成场区氧化层的示意图；
图1(d)为现有技术一实施例提供的去除氮化硅层和薄氧化层的示意图；
图1(e)为现有技术一实施例提供的形成栅极氧化层的示意图；
图1(f)为现有技术一实施例提供的形成多晶硅层的示意图；
图1(g)为现有技术一实施例提供的光刻与刻蚀多晶硅层的示意图；
图1(h)为现有技术一实施例提供的形成源漏区的示意图；
图1(g′)为现有技术另一实施例提供的光刻与刻蚀多晶硅层的示意图；
图1(h′)为现有技术另一实施例提供的形成源漏区的示意图；
图2(a)为本发明一实施例提供的形成阱区的示意图；
图2(b)为本发明一实施例提供的形成薄氧化层和氮化硅层的示意图；
图2(c)为本发明一实施例提供的刻蚀氮化硅层的示意图；
图2(d)为本发明一实施例提供的形成场区氧化层的示意图；
图2(e)为本发明一实施例提供的去除氮化硅层和薄氧化层的示意图；
图2(f)为本发明一实施例提供的形成栅极氧化层的示意图；
图2(g)为本发明一实施例提供的形成多晶硅层的示意图；
图2(h)为本发明一实施例提供的光刻与刻蚀多晶硅层的示意图；
图2(i)为本发明一实施例提供的形成源漏区的示意图；
图3为本发明一实施例提供的一种场效应晶体管的制作方法的流程示意图；
图1(a)-图1(h)、图1(g′)-图1(h′)、图2(a)-图2(i)中：0-阱区；1-衬底；2-薄氧化层；3-氮化硅层；4-场区氧化层；5-栅极氧化层；6-多晶硅层；7-源漏区；8-测试结构。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图2(i)示出了本发明一实施例提供的一种场效应晶体管的结构示意图，如图2(i)所示，该场效应晶体管包括第一结构和阱区0。
所述第一结构包括衬底1，在所述衬底1上形成有间隔分布的多个场区氧化层4，所述多个场区氧化层4的间隔区域形成有栅极氧化层5，所述栅极氧化层5靠近衬底1方向形成有源漏区7，所述场区氧化层4的部分区域覆盖有多晶硅层6。
其中，所述阱区0与所述场区氧化层4部分接触，所述源漏区7位于所述阱区0内部，所述阱区0与所述多晶硅层6的部分区域相对设置。
上述场效应晶体管中，多晶硅层6没有覆盖在场区氧化层4的边缘区域，只部分覆盖较厚的场区氧化层4，因此，当测试场管的阈值电压时，在多晶硅层6上施加电压不会造成其下方的氧化层以及栅极氧化层被击穿。同时，由于阱区0的存在，即使源漏区7的离子没法注入到场区氧化层4的下方，同样可以保证形成能够正常工作的场管。
在本实施例中，所述衬底1可以为P型硅衬底或N型硅衬底。
优选地，当所述衬底1为P型硅衬底时，所述阱区0内的离子和所述源漏区7内的离子为磷离子或砷离子。
优选地，当所述衬底1为N型硅衬底时，所述阱区0内的离子和所述源漏区7内的离子为硼离子。
在本实施例中，所述阱区0内的离子的能量范围为40KEV-150KEV，剂量范围为1.0E12-1.0E14个/每平方厘米；所述源漏区7内的离子的能量范围为40KEV-150KEV，剂量范围为1.0E14-1.0E16个/每平方厘米。
在本实施例中，所述场区氧化层的厚度范围为0.1-2.0um，所述栅极氧化层的厚度范围为0.01-0.50um，所述多晶硅层的厚度范围为0.05-1.0um。
本实施例通过多晶硅层部分覆盖场区氧化层，并在源漏区外围制作出与所述多晶硅层部分相对设置的阱区，从而使得在测试场管的阈值电压时，不会造成栅极氧化层的击穿，从而使得测试结果准确可靠。
图3示出了本发明一实施例提供的一种场效应晶体管的制作方法的流程示意图，如图3所示，该方法包括如下步骤：
S1、在衬底上注入以及驱入离子，形成带有阱区的衬底。
如图2(a)所示，所述衬底1可以为P型硅衬底或N型硅衬底。
优选地，当所述衬底1为P型硅衬底时，所述阱区0内注入的离子为磷离子或砷离子。
优选地，当所述衬底1为N型硅衬底时，所述阱区0内注入的离子为硼离子。
其中，所述阱区0内的离子的能量范围为40KEV-150KEV，剂量范围为1.0E12-1.0E14个/每平方厘米；驱入温度为1000-1200℃，时间为50-500分钟。
S2、在所述带有阱区的衬底上依次形成场区氧化层、栅极氧化层及多晶硅层。
需要说明的是，步骤S2包含如下步骤：
S21、在所述带有阱区的衬底上依次形成薄氧化层和氮化硅层。
如图2(b)所示，在所述带有阱区0的衬底0上依次形成薄氧化层2和氮化硅层3。
其中，薄氧化层2的生长温度为900-1200℃，厚度为0.05-0.50um；氮化硅层3的生长温度为600-900℃，厚度为0.10-0.50um。
S22、将所述氮化硅层的预设区域刻蚀。
如图2(c)所示，将所述氮化硅层3的预设区域刻蚀。其中，所述氮化硅层3的保留区域与所述阱区0的全部区域相对设置。
S23、形成场区氧化层。
如图2(d)所示，形成场区氧化层4。其中，场区氧化层4的生长温度为900-1200℃，厚度为0.1-2.0um。
S24、将所述氮化硅层和所述薄氧化层去除。
如图2(e)所示，将所述氮化硅层3和所述薄氧化层2去除。其中，在热的磷酸中腐蚀掉氮化硅层3，在氢氟酸中腐蚀掉薄氧化层2。
S25、形成栅极氧化层。
如图2(f)所示，形成栅极氧化层5。其中，栅极氧化层5的生长温度为900-1200℃，厚度为0.01-0.50um。
S26、形成多晶硅层。
如图2(g)所示，形成多晶硅层6。其中，多晶硅层6的生长温度为500-800℃，厚度为0.05-1.0um。
如图2(h)所示，对多晶硅层6进行光刻与刻蚀，使得保留的多晶硅层6没有覆盖在场区氧化层4的边缘区域，只部分覆盖较厚的场区氧化层4。
S3、在所述阱区注入离子，形成源漏区。
如图2(i)所示，所述衬底1可以为P型硅衬底或N型硅衬底。
优选地，当所述衬底1为P型硅衬底时，所述源漏区7内注入的离子为磷离子或砷离子。
优选地，当所述衬底1为N型硅衬底时，所述源漏区7内注入的离子为硼离子。
其中，所述源漏区7内的离子的能量范围为40KEV-150KEV，剂量范围为1.0E14-1.0E16个/每平方厘米。
在本实施例中，多晶硅层6没有覆盖在场区氧化层4的边缘区域，只部分覆盖较厚的场区氧化层4，因此，当测试场管的阈值电压时，在多晶硅层6上施加电压不会造成其下方的氧化层以及栅极氧化层被击穿。同时，由于阱区0的存在，即使源漏区7的离子没法注入到场区氧化层4的下方，同样可以保证形成能够正常工作的场管。
在本发明的描述中需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
Claims (10)
1.一种场效应晶体管，包括第一结构，所述第一结构包括衬底，在所述衬底上形成有间隔分布的多个场区氧化层，所述多个场区氧化层的间隔区域形成有栅极氧化层，所述栅极氧化层靠近衬底方向形成有源漏区，所述场区氧化层的部分区域覆盖有多晶硅层，其特征在于，在所述衬底上还形成有间隔分布的阱区；其中，所述阱区与所述场区氧化层部分接触，所述源漏区位于所述阱区内部，所述阱区与所述多晶硅层的部分区域相对设置；其中，与所述多晶硅层的部分区域相对设置的所述阱区具有2个。
2.根据权利要求1所述的场效应晶体管，其特征在于，当所述衬底为P型硅衬底时，所述阱区内的离子和所述源漏区内的离子为磷离子或砷离子。
3.根据权利要求1所述的场效应晶体管，其特征在于，当所述衬底为N型硅衬底时，所述阱区内的离子和所述源漏区内的离子为硼离子。
4.根据权利要求2或3所述的场效应晶体管，其特征在于，所述阱区内的离子的能量范围为40KeV-150KeV，剂量范围为1.0E12-1.0E14个/平方厘米；所述源漏区内的离子的能量范围为40KeV-150KeV，剂量范围为1.0E14-1.0E16个/平方厘米。
5.根据权利要求1所述的场效应晶体管，其特征在于，所述场区氧化层的厚度范围为0.1-2.0μm，所述栅极氧化层的厚度范围为0.01-0.50μm，所述多晶硅层的厚度范围为0.05-1.0μm。
6.一种场效应晶体管的制作方法，其特征在于，所述方法包括：
在衬底上注入以及驱入离子，形成带有阱区的衬底；
在所述带有阱区的衬底上依次形成场区氧化层、栅极氧化层及多晶硅层；保留的所述多晶硅层没有覆盖在所述场区氧化层的边缘区域，只部分覆盖较厚的所述场区氧化层；
在所述阱区注入离子，形成源漏区；
其中，所述阱区与所述场区氧化层部分接触，所述源漏区位于所述阱区内部，所述阱区与所述多晶硅层的部分区域相对设置；其中，所述阱区在所述衬底上间隔分布，与所述多晶硅层的部分区域相对设置的所述阱区具有2个。
7.根据权利要求6所述的方法，其特征在于，所述在所述带有阱区的衬底上依次形成场区氧化层、栅极氧化层及多晶硅层，包括：
在所述带有阱区的衬底上依次形成薄氧化层和氮化硅层；
将所述氮化硅层的预设区域刻蚀；
形成场区氧化层；
将所述氮化硅层和所述薄氧化层去除；
形成栅极氧化层；
形成多晶硅层。
8.根据权利要求6所述的方法，其特征在于，所述在衬底上注入以及驱入离子，形成带有阱区的衬底，包括：
所述在衬底上注入离子的能量范围为40KeV-150KeV，剂量范围为1.0E12-1.0E14个/平方厘米，所述在衬底上驱入离子的温度范围为1100-1150℃，时间为50-500分钟。
9.根据权利要求6所述的方法，其特征在于，所述在所述阱区注入离子，形成源漏区，包括：
所述在所述阱区注入离子的能量范围为40KeV-150KeV，剂量范围为1.0E14-1.0E16个/平方厘米。
10.根据权利要求6-9任一项所述的方法，其特征在于，所述场区氧化层的厚度范围为0.1-2.0μm，所述栅极氧化层的厚度范围为0.01-0.50μm，所述多晶硅层的厚度范围为0.05-1.0μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610035664.0A CN106981515B (zh) | 2016-01-19 | 2016-01-19 | 一种场效应晶体管及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610035664.0A CN106981515B (zh) | 2016-01-19 | 2016-01-19 | 一种场效应晶体管及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106981515A CN106981515A (zh) | 2017-07-25 |
| CN106981515B true CN106981515B (zh) | 2019-11-08 |
Family
ID=59341274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610035664.0A Active CN106981515B (zh) | 2016-01-19 | 2016-01-19 | 一种场效应晶体管及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106981515B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109216462A (zh) * | 2018-09-04 | 2019-01-15 | 深圳市福来过科技有限公司 | 半导体器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0148342A1 (de) * | 1983-11-09 | 1985-07-17 | Siemens Aktiengesellschaft | Verfahren zum gleichzeitigen Herstellen von schnellen Kurzkanal- und spannungsfesten MOS-Transistoren in VLSI-Schaltungen |
| CN1190257A (zh) * | 1997-12-08 | 1998-08-12 | 中国科学院上海冶金研究所 | 双层多晶cmos数模混合集成电路及其制造方法 |
| CN1819137A (zh) * | 2005-02-04 | 2006-08-16 | 雅马哈株式会社 | 具有场氧化物膜的半导体器件的制造方法 |
-
2016
- 2016-01-19 CN CN201610035664.0A patent/CN106981515B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0148342A1 (de) * | 1983-11-09 | 1985-07-17 | Siemens Aktiengesellschaft | Verfahren zum gleichzeitigen Herstellen von schnellen Kurzkanal- und spannungsfesten MOS-Transistoren in VLSI-Schaltungen |
| CN1190257A (zh) * | 1997-12-08 | 1998-08-12 | 中国科学院上海冶金研究所 | 双层多晶cmos数模混合集成电路及其制造方法 |
| CN1819137A (zh) * | 2005-02-04 | 2006-08-16 | 雅马哈株式会社 | 具有场氧化物膜的半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106981515A (zh) | 2017-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9123802B2 (en) | Vertical trench MOSFET device in integrated power technologies | |
| CN102916042A (zh) | 逆导igbt器件结构及制造方法 | |
| CN106981515B (zh) | 一种场效应晶体管及制作方法 | |
| CN103745988B (zh) | 一种高压驱动电路的隔离结构 | |
| CN101752429B (zh) | 高稳定性齐纳二极管及其制造方法 | |
| JP6555552B2 (ja) | 横型絶縁ゲートバイポーラトランジスタの製造方法 | |
| CN102522335A (zh) | 一种功率器件终端环的制造方法及其结构 | |
| US20130134562A1 (en) | Semiconductor device and method for fabricating semiconductor buried layer | |
| CN100358155C (zh) | 等离子体平板显示器寻址驱动芯片制备方法 | |
| CN106024635B (zh) | 功率半导体器件有源区的制造方法 | |
| CN102280495A (zh) | 一种齐纳二极管及其制造方法 | |
| CN101556967A (zh) | 功率半导体器件及其制造方法 | |
| CN106981421B (zh) | 三极管基区的制作方法 | |
| CN102522333B (zh) | 一种平面型双向触发二极管芯片制造方法 | |
| CN203055910U (zh) | 一种基于键合技术的三维集成功率半导体 | |
| CN103578959B (zh) | 一种fs-igbt器件阳极的制造方法 | |
| CN104425246B (zh) | 绝缘栅双极型晶体管及其制备方法 | |
| CN207529938U (zh) | 场效应晶体管及集成电路 | |
| CN105551944A (zh) | 功率晶体管的制造方法 | |
| CN103094271B (zh) | 一种静电放电保护电路 | |
| US20140187051A1 (en) | Poly Removal for replacement gate with an APM mixture | |
| CN107742642A (zh) | 绝缘栅双极晶体管及其终端结构的制作方法、ipm模块以及空调器 | |
| CN104882382A (zh) | Mosfet终端结构及其制造方法 | |
| CN102543999B (zh) | 一种提高维持电压的方法 | |
| CN103035643A (zh) | 一种基于键合技术的三维集成功率半导体及其制作工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220727 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, fangzheng building, 298 Fu Cheng Road, Beijing, Haidian District Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |