CN101752429B - 高稳定性齐纳二极管及其制造方法 - Google Patents
高稳定性齐纳二极管及其制造方法 Download PDFInfo
- Publication number
- CN101752429B CN101752429B CN2008100440716A CN200810044071A CN101752429B CN 101752429 B CN101752429 B CN 101752429B CN 2008100440716 A CN2008100440716 A CN 2008100440716A CN 200810044071 A CN200810044071 A CN 200810044071A CN 101752429 B CN101752429 B CN 101752429B
- Authority
- CN
- China
- Prior art keywords
- doped region
- heavily doped
- type heavily
- zener diode
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 43
- 239000010703 silicon Substances 0.000 claims abstract description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 238000005516 engineering process Methods 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 230000007935 neutral effect Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 230000012010 growth Effects 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 5
- 230000002411 adverse Effects 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 238000005070 sampling Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66098—Breakdown diodes
- H01L29/66106—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种高稳定性齐纳二极管，包括：硅衬底；氧化硅，在硅衬底的上表面；P阱，在硅衬底之中；相邻的P型重掺杂区和N型重掺杂区，在P阱之中；二金属电极，在硅衬底的上表面，且分别接触P型重掺杂区和N型重掺杂区；所述齐纳二极管还包括：多晶硅，在N型重掺杂区上方的氧化硅上表面，所述多晶硅接零电位或低电位。本发明还公开了一种上述齐纳二极管的制造方法。本发明的创新之处在于，在N型重掺杂区上方的二氧化硅上淀积多晶硅，多晶硅接零电位。这样，N型重掺杂区表面的电场垂直地指向硅表面，将使得表面电流变成体电流，减小了硅与氧化硅界面处各种不利的因素对齐纳二极管稳定性的影响，从而有效地提高了齐纳二极管的稳定性。
Description
技术领域
本发明涉及一种齐纳二极管及其制造方法。
背景技术
齐纳二极管(zener diode)又称稳压二极管，是一种主要工作在反向导通状态的PN结二极管。普通的横向齐纳二极管的结构请参阅图1，硅衬底10表面生长有一层氧化硅11，硅衬底10上有P阱12，P阱12上有相邻的P型重掺杂区13和N型重掺杂区14，两个金属电极15分别接触P型重掺杂区13和N型重掺杂区14。
上述齐纳二极管的制造方法，包括如下步骤：
第1步，在硅片10表面生长一层氧化硅11；
第2步，采用离子注入工艺向硅衬底10注入P型杂质，形成P阱12；常用的P型杂质为硼；
第3步，采用离子注入工艺向P阱12注入N型杂质，形成N型重掺杂区14；常用的N型杂质为磷、砷、锑；
第4步，采用离子注入工艺向P阱注入P型杂质，形成P型重掺杂区13，P型重掺杂区13紧邻N型重掺杂区14；
第5步，在N型重掺杂区14和P型重掺杂区13上方形成分别与之接触的两个金属电极15。
上述结构的齐纳二极管工作时，PN结处于反偏状态，空穴从P型重掺杂区13流向N型重掺杂区14，电子从N型重掺杂区14流向P型重掺杂区13。电流在横向流动的过程中有集边效应，越靠近表面(越靠近氧化硅11)，电流密度越大。硅靠近氧化硅的界面处的点缺陷、位错、层错以及悬挂键都将致使齐纳二极管的稳定性变差，硅靠近氧化硅的界面的表面散射也会致使齐纳二极管的稳定性变差。因此，如何有效抑制上述因素对载流子的干扰是提高齐纳二极管稳定性的关键。
发明内容
本发明所要解决的技术问题是提供一种齐纳二极管，具有较高的稳定性。为此，本发明还要提供一种所述齐纳二极管的制造方法。
为解决上述技术问题，本发明高稳定性齐纳二极管包括：
硅衬底；
氧化硅，在硅衬底的上表面；
P阱，在硅衬底之中；
相邻的P型重掺杂区和N型重掺杂区，在P阱之中；
二金属电极，在硅衬底的上表面，且分别接触P型重掺杂区和N型重掺杂区；
所述齐纳二极管还包括：
多晶硅，仅在N型重掺杂区上方的氧化硅上表面，所述多晶硅接零电位或低电位。
上述高稳定性齐纳二极管的制造方法，包括如下步骤：
第1步，在硅片表面生长一层氧化硅；
第2步，采用离子注入工艺向硅衬底注入P型杂质，形成P阱；
第3步，采用离子注入工艺向P阱注入N型杂质，形成N型重掺杂区；
第4步，采用离子注入工艺向P阱注入P型杂质，形成P型重掺杂区，所述P型重掺杂区紧邻所述N型重掺杂区；
第5步，在N型重掺杂区和P型重掺杂区上方形成分别与之接触的两个金属电极；
在第3步之后、或第4步之后增加一步：在硅片表面淀积一层多晶硅，再刻蚀该层多晶硅，仅在N型重掺杂区上方的氧化硅上表面留有部分多晶硅残留，所述多晶硅残留接零电位或低电位。
本发明高稳定性齐纳二极管可以大大提高齐纳二极管的稳定性。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明：
图1是现有的横向齐纳二极管的硅片剖面示意图；
图2是本发明高稳定性齐纳二极管的硅片剖面示意图；
图3是齐纳二极管的电流密度和硅片深度的示意图；
图4是齐纳二极管的伏安特性曲线图。
图中附图标记为：10-硅衬底；11-氧化硅；12-P阱；13-P型重掺杂区；14-N型重掺杂区；15-金属电极；16-多晶硅。
具体实施方式
请参阅图2，本发明高稳定性齐纳二极管包括：
硅衬底10；
氧化硅11，在硅衬底10的上表面；
P阱12，在硅衬底10之中；
相邻的P型重掺杂区13和N型重掺杂区14，在P阱12之中；
二金属电极15，在硅衬底10的上表面，且分别接触P型重掺杂区13和N型重掺杂区14；
多晶硅16，在N型重掺杂区14上方的氧化硅11上表面，所述多晶硅16接零电位或低电位。
本发明高稳定性齐纳二极管的创新之处在于，在N型重掺杂区14上方的二氧化硅11上淀积多晶硅16，多晶硅16接零电位或者低电位。这样，N型重掺杂区14表面的电场垂直地指向硅表面，将使得表面电流变成体电流，减小了硅与氧化硅界面处各种不利的因素对齐纳二极管稳定性的影响，从而有效地提高了齐纳二极管的稳定性。
请参阅图3，这是齐纳二极管的电流密度和硅片深度的示意图。其中实线和三角取样点为现有的齐纳二极管，虚线和圆取样点为本发明的齐纳二极管。显然，本发明的齐纳二极管的硅表面电流密度小于现有的齐纳二极管的硅表面电流密度。
请参阅图4，这是齐纳二极管的伏安特性曲线图。其中实线和三角取样点为现有的齐纳二极管，虚线和圆取样点为本发明的齐纳二极管。显然，本发明的齐纳二极管的击穿突变更为迅速。
本发明高稳定性齐纳二极管的制造方法，包括如下步骤：
第1步，在硅片表面生长一层氧化硅11；
第2步，采用离子注入工艺向硅衬底10注入P型杂质，形成P阱12；
第3步，采用离子注入工艺向P阱注入N型杂质，形成N型重掺杂区14；
第4步，采用离子注入工艺向P阱12注入P型杂质，形成P型重掺杂区13，P型重掺杂区13紧邻N型重掺杂区14；
第5步，在N型重掺杂区14和P型重掺杂区13上方形成分别与之接触的两个金属电极15。
在第3步之后、或第4步之后增加一步：在硅片表面淀积一层多晶硅，再刻蚀该层多晶硅，仅在N型重掺杂区上方的氧化硅上表面留有部分多晶硅残留，所述多晶硅残留接零电位或低电位。
淀积可以采用低压化学气相淀积(LPCVD)工艺，刻蚀可以采用干法等离子体刻蚀工艺；所述多晶硅残留16接零电位或低电位。
通常在一整片硅片上有许多器件，而晶体管又是最常见的半导体器件。上述方法可以自然融合到晶体管的制造工艺之中。例如，上述方法第1步、第2步同样适用于晶体管制造工艺；第3步为额外增加，可称为齐纳离子注入；第4步可以采用晶体管的源漏离子注入工艺；第5步可以采用晶体管的金属接触工艺；增加的多晶硅淀积、刻蚀可以在第3步之后进行，采用晶体管的多晶硅栅工艺；增加的多晶硅淀积、刻蚀也可以在第4步之后进行，那就不能融合到晶体管的制造工艺之中，而需要额外增加。
Claims (2)
1.一种高稳定性齐纳二极管，包括：
硅衬底；
氧化硅，在硅衬底的上表面；
P阱，在硅衬底之中；
相邻的P型重掺杂区和N型重掺杂区，在P阱之中；
二金属电极，在硅衬底的上表面，且分别接触P型重掺杂区和N型重掺杂区；
其特征是：所述齐纳二极管还包括：
多晶硅，仅在N型重掺杂区上方的氧化硅上表面，所述多晶硅接零电位或低电位。
2.一种如权利要求1所述的高稳定性齐纳二极管的制造方法，包括如下步骤：
第1步，在硅片表面生长一层氧化硅；
第2步，采用离子注入工艺向硅衬底注入P型杂质，形成P阱；
第3步，采用离子注入工艺向P阱注入N型杂质，形成N型重掺杂区；
第4步，采用离子注入工艺向P阱注入P型杂质，形成P型重掺杂区，所述P型重掺杂区紧邻所述N型重掺杂区；
第5步，在N型重掺杂区和P型重掺杂区上方形成分别与之接触的两个金属电极；
其特征是：所述方法还包括：
在第3步之后、或第4步之后增加一步：在硅片表面淀积一层多晶硅，再刻蚀该层多晶硅，仅在N型重掺杂区上方的氧化硅上表面留有部分多晶硅残留，所述多晶硅残留接零电位或低电位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100440716A CN101752429B (zh) | 2008-12-09 | 2008-12-09 | 高稳定性齐纳二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100440716A CN101752429B (zh) | 2008-12-09 | 2008-12-09 | 高稳定性齐纳二极管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101752429A CN101752429A (zh) | 2010-06-23 |
| CN101752429B true CN101752429B (zh) | 2011-08-24 |
Family
ID=42479101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100440716A Active CN101752429B (zh) | 2008-12-09 | 2008-12-09 | 高稳定性齐纳二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101752429B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165659A (zh) * | 2011-12-09 | 2013-06-19 | 上海华虹Nec电子有限公司 | 齐纳二极管及其制造方法 |
| JP6259399B2 (ja) * | 2012-09-27 | 2018-01-10 | ローム株式会社 | チップダイオードおよびその製造方法 |
| FR3033938B1 (fr) * | 2015-03-19 | 2018-04-27 | Stmicroelectronics (Rousset) Sas | Diode zener a tension de claquage ajustable |
| CN106169423B (zh) * | 2015-05-28 | 2019-04-05 | 北大方正集团有限公司 | 齐纳二极管的制备方法和齐纳二极管 |
| CN106711235A (zh) * | 2016-08-31 | 2017-05-24 | 佛山芯光半导体有限公司 | 一种新型多晶硅薄膜齐纳二极管及制作方法 |
| CN112908850A (zh) * | 2021-03-09 | 2021-06-04 | 上海华虹宏力半导体制造有限公司 | 稳压二极管的制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4473941A (en) * | 1982-12-22 | 1984-10-02 | Ncr Corporation | Method of fabricating zener diodes |
| CN1885565A (zh) * | 2005-06-20 | 2006-12-27 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
-
2008
- 2008-12-09 CN CN2008100440716A patent/CN101752429B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4473941A (en) * | 1982-12-22 | 1984-10-02 | Ncr Corporation | Method of fabricating zener diodes |
| CN1885565A (zh) * | 2005-06-20 | 2006-12-27 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101752429A (zh) | 2010-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101752429B (zh) | 高稳定性齐纳二极管及其制造方法 | |
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN107768428A (zh) | 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法 | |
| CN104637821A (zh) | 超级结器件的制造方法 | |
| CN104253153B (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
| CN109037206B (zh) | 一种功率器件保护芯片及其制作方法 | |
| CN106449744B (zh) | 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法 | |
| CN104518006A (zh) | 一种耗尽型沟道超势垒整流器及其制造方法 | |
| CN102184945A (zh) | 一种槽栅型mosfet器件 | |
| CN103022123B (zh) | 超级结半导体器件及其制造方法 | |
| CN109950299A (zh) | 一种功率集成二极管芯片结构及其制作方法 | |
| CN107919355B (zh) | 超低残压低容瞬态电压抑制器及其制造方法 | |
| CN102280495B (zh) | 一种齐纳二极管及其制造方法 | |
| CN103489928A (zh) | 一种电容器结构及其制造方法 | |
| KR20100103077A (ko) | Ｔｖｓ급 제너 다이오드 및 그 제조 방법 | |
| CN109065634B (zh) | 一种电流保护芯片及其制作方法 | |
| JP2021536127A (ja) | 過渡電圧抑制デバイス及びその製造方法 | |
| CN103021936B (zh) | 一种双极电路的制造方法 | |
| CN106098781B (zh) | 一种沟槽结构的vdmos | |
| CN205282480U (zh) | 一种具有双缓冲层的fs型igbt器件 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN106816463A (zh) | 一种终端结构、半导体器件及其制备方法 | |
| CN103579365A (zh) | 一种新型二极管器件 | |
| CN102867848B (zh) | 沟槽式功率半导体元件及其制造方法 | |
| CN207529938U (zh) | 场效应晶体管及集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER NAME: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI |
|
| CP03 | Change of name, title or address |
Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |