CN106711235A - 一种新型多晶硅薄膜齐纳二极管及制作方法 - Google Patents

一种新型多晶硅薄膜齐纳二极管及制作方法 Download PDF

Info

Publication number
CN106711235A
CN106711235A CN201610800023.XA CN201610800023A CN106711235A CN 106711235 A CN106711235 A CN 106711235A CN 201610800023 A CN201610800023 A CN 201610800023A CN 106711235 A CN106711235 A CN 106711235A
Authority
CN
China
Prior art keywords
preparation
type doping
passivation layer
region
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610800023.XA
Other languages
English (en)
Inventor
何志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foshan Core Photosemiconductor Co Ltd
Original Assignee
Foshan Core Photosemiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foshan Core Photosemiconductor Co Ltd filed Critical Foshan Core Photosemiconductor Co Ltd
Priority to CN201610800023.XA priority Critical patent/CN106711235A/zh
Priority to PCT/CN2017/079845 priority patent/WO2018040563A1/zh
Publication of CN106711235A publication Critical patent/CN106711235A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种新型多晶硅薄膜齐纳二极管及制作方法，包括：衬底以及在衬底上依次生长钝化层A和多晶硅薄膜；在多晶硅薄膜部分区形成的N型掺杂区；在多晶硅薄膜另一部分进行的P型掺杂区；钝化层B，该钝化层位于多晶硅薄膜的上表面区域；N型掺杂区上的电极，该电极位于N型掺杂区的上方以及部分钝化层的上方；P型掺杂区上的电极，该电极位于P型掺杂区的上方以及部分钝化层的上方，在利用激光退火对N型掺杂剂与P型掺杂剂进行激活，改善了传统的高温炉激活工艺问题，时间短，灵活性高。

Description

一种新型多晶硅薄膜齐纳二极管及制作方法
技术领域
本发明涉及半导体器件的制作领域，具体涉及一种新型多晶硅薄膜齐纳二极管及制作方法。
背景技术
齐纳二极管由于其稳压作用，在稳压电源中作为基准电压源或用在过电压保护电路中作为保护二极管。
传统的齐纳二极管掺杂后，多采用在真空环境中，高温炉中退火处理得到N型与P型掺杂区。结合器件的制备工艺、生产成本以及与GaN等功率器件等集成问题，传统高温炉退火齐纳二极管存在以下几个缺点：
(1)高温炉加热退火，晶格损伤修复率低，电激活率低，而且杂质也会因为热扩散而发生改变。
(2)高温炉加热退火，需要在真空环境高温炉长时间退火，环境相对复杂，耗时也比较长，在生产方面，不利于产量的提高。
(3)高温炉处理，容易引起硅片变形，增加后面工艺加工的难度。
(4)若与GaN等功率器件片内集成实现稳压作用时，高温退火工艺只能在GaN等功率器件金属化前进行，限制了集成工艺。
发明内容
针对以上问题，本发明提供了一种新型多晶硅薄膜齐纳二极管及制作方法，其主要特征是在利用激光退火对N型掺杂剂与P型掺杂剂进行激活，改善了传统的高温炉激活工艺问题，时间短，灵活性高，可以有效解决背景技术中的问题。
为了实现上述目的，本发明采用的技术方案如下：一种新型多晶硅薄膜齐纳二极管及制作方法，包括：
衬底以及在衬底上依次生长钝化层A和多晶硅薄膜；在多晶硅薄膜部分区形成的N型掺杂区；在多晶硅薄膜另一部分进行的P型掺杂区；
钝化层B，该钝化层位于多晶硅薄膜的上表面区域；
N型掺杂区上的N区电极，该电极位于N型掺杂区的上方以及部分钝化层A的上方；
P型掺杂区上的电极，该电极位于P型掺杂区的上方以及部分钝化层B的上方。
优选的，所述衬底的材料为Si材料；所述钝化层A的材料为SiO2、Si3N4、AlN、Al2O3、MgO、Sc2O3、TiO2、HfO2、BCB、ZrO2、Ta2O5和La2O3；所述多晶硅薄膜为原位掺杂或者本征多晶硅薄膜；PN结的对数为1，或者大1的任何整数。
优选的，所述N区电极的材料为Si、Ti、Al、Ni、Mo、Pt、Pd、Au、W、TiW、TiN及它们之间的任意组合；所述P区电极的材料为Si、Ti、Al、Ni、Mo、Pt、Pd、Au、W、TiW、TiN及它们之间的任意组合。
另外本发明还设计了一种新型多晶硅薄膜齐纳二极管及制作方法的制作方法，包括以下步骤：
S1、在衬底上生长钝化层A，在钝化层A上形成多晶硅薄膜；
S2、在多晶硅薄膜的部分区形成N型掺杂区；
S3、在多晶硅薄膜区的另一部分区域形成P型掺杂区；
S4、在多晶硅薄膜区上方形成钝化层B；
S5、在N型掺杂区形成N区N区电极；
S6、在P型掺杂区形成P区电极。
优选的，所述衬底的材料为Si、金刚石或SiC材料；所述多晶硅薄膜生长方式为高温CVD方式；所述多晶硅薄膜厚度为10nm～1um；所述N型掺杂区的掺杂剂浓度为1017-1022/cm-3；所述N型掺杂区的掺杂剂的激活工艺为激光退火；所述P型掺杂区的掺杂剂浓度为1017-1022/cm-3。
优选的，所述多晶硅薄膜上方钝化层B的材料为的材料为SiO2、Si3N4、AlN、Al2O3、MgO、Sc2O3、TiO2、HfO2、BCB、ZrO2、Ta2O5和La2O3。
优选的，所述N型掺杂区电极、P型掺杂区电极的制备方法为溅射或蒸发；所述N型掺杂区通过原位掺杂或者注入的方式进行掺杂；所述N型掺杂区的掺杂剂为磷、砷等杂质；所述N型掺杂区的掺杂剂通过原位掺杂或者注入的方式进行掺杂。
优选的，还包括在同一晶片上通过刻蚀形成台面与其他新型多晶硅薄膜齐纳二极管隔离的步骤。
优选的，所述P型掺杂区的掺杂剂的激活方式为激光退火激活；所述P型掺杂区通过原位掺杂或者注入掺杂的方式进行掺杂。
优选的，所述P型掺杂区的掺杂剂为硼或者其他杂质源。
本发明的有益效果：
(1)利用激光退火工艺，改善传统工艺中损伤修复率与电激活率；
(2)利用激光退火工艺，退火时间短，速度快，效率高，有利于器件制备成本的降低；
(3)采用激光退火工艺，在退火过程中无需真空环境，可以在大气中进行，条件简化；
(4)省略高温炉处理，避免硅片变形，同时可以使该齐纳二极管的制备与GaN等功率器件的制备工艺兼容，实现片内集成，具有广泛的应用前景。
附图说明
为使本发明的目的、内容、优点更加清楚明白，下面将参照附图结合优选实施例进行详细说明，其中：
图1为本发明施例的新型多晶硅薄膜齐纳二极管结构的示意图；
图2-图12为依据实施方案制备工艺流程图(以注入掺杂为例，且PN结对数大于1)。
图中的标号为：
100-衬底；200-钝化层A；300-多晶硅薄膜；400-钝化层B；
500-N区电极；600-P区电极；301-N型掺杂区；302-P型掺杂区；
401-部分钝化层A；402-部分钝化层B；
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施方案：
如图2所示，在衬底100上淀积钝化层A200。钝化层A200为SiO2、Si3N4、AlN、Al2O3、MgO、Sc2O3、TiO2、HfO2、BCB、ZrO2、Ta2O5和La2O3。淀积钝化层A200的方式为溅射或者是化学气相沉积等。钝化层A200的厚度为20nm-1μm；
如图2所示，在钝化层A200上淀积多晶硅薄膜300，淀积的方式为CVD等工艺。多晶硅薄膜300的20nm-1μm；
如图3所示，在多晶硅薄膜层300上淀积牺牲层305，牺牲层305为SiO2、Si3N4、AlN、Al2O3、MgO、Sc2O3、TiO2、HfO2、BCB、ZrO2、Ta2O5和La2O3。淀积钝化层B400的方式为溅射或者是化学气相沉积等。牺牲层305的厚度为5nm-100nm
如图4所示，进行N掺杂注入，注入的杂质源为磷或者砷，注入的剂量为E13～E18/cm3，注入能量为20～400千电子伏；
如图5所示，利用刻蚀腐蚀工艺去除牺牲层，并利用激光退火工艺进行激活。
如图6所示，利用光刻、等离子体干法刻蚀技术或者湿法腐蚀技术，刻蚀部分多晶硅薄膜区，形成台面304，实现器件之间的隔离。
如图7所示，在多晶硅薄膜300区淀积P型注入牺牲层305，牺牲层305为SiO2、Si3N4、AlN、Al2O3、MgO、Sc2O3、TiO2、HfO2、BCB、ZrO2、Ta2O5和La2O3等。淀积牺牲层305的方式为溅射或者是化学气相沉积等。牺牲层305的厚度为20nm-1μm。
如图8所示，利用光刻、干法刻蚀或者湿发腐蚀等工艺，为P型注入开窗口306。
如图9所示，进行N掺杂注入，注入的杂质源为硼或者镓等，注入的剂量为E13～E18/cm3，注入能量为20～400kev；
如图10所示，利用刻蚀腐蚀工艺去除牺牲层，并利用激光退火工艺进行激活。
如图11所示，淀积钝化性400。钝化层B400为SiO2、Si3N4、AlN、Al2O3、MgO、Sc2O3、TiO2、HfO2、BCB、ZrO2、Ta2O5和La2O3。淀积钝化层B400的方式为溅射或者是化学气相沉积等。钝化层B400的厚度为20nm-1μm；
如图12所示，利用光刻，等离子体干法刻蚀技术或者湿法腐蚀技术，在钝化层B400上制备图形401与402。
如图13所示，利用光刻，电子束蒸发或者溅射技术，在图形401和402中分别制备金属电极500和600。金属电极500和600的金属为Ti、Al、Ni、Mo、Pt、Pd、Au、W、TiW、TiN及它们之间的任意组合。金属电极500和600分别与N型掺杂区301与P型掺杂区302形成欧姆。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种新型多晶硅薄膜齐纳二极管及制作方法，其特征在于，包括：
衬底(100)以及在衬底(100)上依次生长钝化层A(200)和多晶硅薄膜(300)；在多晶硅薄膜部分区形成的N型掺杂区(301)；在多晶硅薄膜另一部分进行的P型掺杂区(302)；
钝化层B(400)，该钝化层位于多晶硅薄膜(300)的上表面区域；
N型掺杂区(301)上的N区电极(500)，该电极位于N型掺杂区(301)的上方以及部分钝化层A(401)的上方；
P型掺杂区(302)上的电极，该电极位于P型掺杂区(302)的上方以及部分钝化层B(402)的上方。
2.根据权利要求1所述的一种新型多晶硅薄膜齐纳二极管及制作方法，其特征在于，所述衬底(100)的材料为Si材料；所述钝化层A(200)的材料为SiO2、Si3N4、AlN、Al2O3、MgO、Sc2O3、TiO2、HfO2、BCB、ZrO2、Ta2O5和La2O3；所述多晶硅薄膜(300)为原位掺杂或者本征多晶硅薄膜；PN结的对数为1，或者大1的任何整数。
3.根据权利要求1所述的一种新型多晶硅薄膜齐纳二极管及制作方法，其特征在于，所述N区电极(500)的材料为Si、Ti、Al、Ni、Mo、Pt、Pd、Au、W、TiW、TiN及它们之间的任意组合；所述P区电极(600)的材料为Si、Ti、Al、Ni、Mo、Pt、Pd、Au、W、TiW、TiN及它们之间的任意组合。
4.一种新型多晶硅薄膜齐纳二极管及制作方法的制作方法，其特征在于，包括以下步骤：
S1、在衬底(100)上生长钝化层A(200)，在钝化层A(200)上形成多晶硅薄膜(300)；
S2、在多晶硅薄膜(300)的部分区形成N型掺杂区(301)；
S3、在多晶硅薄膜区(300)的另一部分区域形成P型掺杂区(302)；
S4、在多晶硅薄膜区(300)上方形成钝化层B(400)；
S5、在N型掺杂区(301)形成N区N区电极(500)；
S6、在P型掺杂区(302)形成P区电极(600)。
5.根据权利要求4所述的一种新型多晶硅薄膜齐纳二极管及制作方法的制作方法，其特征在于，所述衬底(100)的材料为Si、金刚石或SiC材料；所述多晶硅薄膜(300)生长方式为高温CVD方式；所述多晶硅薄(300)膜厚度为10nm～1um；所述N型掺杂区(301)的掺杂剂浓度为1017-1022/cm-3；所述N型掺杂区(301)的掺杂剂的激活工艺为激光退火；所述P型掺杂区(302)的掺杂剂浓度为1017-1022/cm-3。
6.根据权利要求4所述的一种新型多晶硅薄膜齐纳二极管及制作方法的制作方法，其特征在于，所述多晶硅薄膜上方钝化层B(400)的材料为的材料为SiO2、Si3N4、AlN、Al2O3、MgO、Sc2O3、TiO2、HfO2、BCB、ZrO2、Ta2O5和La2O3。
7.根据权利要求4所述的一种新型多晶硅薄膜齐纳二极管及制作方法的制作方法，其特征在于，所述N型掺杂区电极(601)、P型掺杂区电极(602)的制备方法为溅射或蒸发；所述N型掺杂区(301)通过原位掺杂或者注入的方式进行掺杂；所述N型掺杂区(301)的掺杂剂为磷、砷等杂质；所述N型掺杂区(301)的掺杂剂通过原位掺杂或者注入的方式进行掺杂。
8.根据权利要求4所述的一种新型多晶硅薄膜齐纳二极管及制作方法的制作方法，其特征在于，还包括在同一晶片上通过刻蚀形成台面(304)与其他新型多晶硅薄膜齐纳二极管隔离的步骤。
9.根据权利要求4所述的一种新型多晶硅薄膜齐纳二极管及制作方法，其特征在于，所述P型掺杂区(302)的掺杂剂的激活方式为激光退火激活；所述P型掺杂区(302)通过原位掺杂或者注入掺杂的方式进行掺杂。
10.根据权利要求4所述的一种新型多晶硅薄膜齐纳二极管及制作方法，其特征在于，所述P型掺杂区(302)的掺杂剂为硼或者其他杂质源。
CN201610800023.XA 2016-08-31 2016-08-31 一种新型多晶硅薄膜齐纳二极管及制作方法 Pending CN106711235A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610800023.XA CN106711235A (zh) 2016-08-31 2016-08-31 一种新型多晶硅薄膜齐纳二极管及制作方法
PCT/CN2017/079845 WO2018040563A1 (zh) 2016-08-31 2017-04-10 一种新型多晶硅薄膜齐纳二极管及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610800023.XA CN106711235A (zh) 2016-08-31 2016-08-31 一种新型多晶硅薄膜齐纳二极管及制作方法

Publications (1)

Publication Number Publication Date
CN106711235A true CN106711235A (zh) 2017-05-24

Family

ID=58940255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610800023.XA Pending CN106711235A (zh) 2016-08-31 2016-08-31 一种新型多晶硅薄膜齐纳二极管及制作方法

Country Status (2)

Country Link
CN (1) CN106711235A (zh)
WO (1) WO2018040563A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103368A (zh) * 2019-05-31 2020-12-18 天合光能股份有限公司 一种用于多晶硅薄膜的激光掺杂方法
CN113161426A (zh) * 2021-04-27 2021-07-23 上海华虹宏力半导体制造有限公司 二极管及其制造方法
CN114551237A (zh) * 2022-04-28 2022-05-27 广州粤芯半导体技术有限公司 集成在半导体结构中的烧录器的制作方法及其版图结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110060934B (zh) * 2019-04-30 2024-02-09 苏州固锝电子股份有限公司 一种四颗二极管集成芯片的制造工艺

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381984A (ja) * 1986-09-26 1988-04-12 Nippon Denso Co Ltd 多結晶半導体ダイオ−ド
JPH09260654A (ja) * 1996-03-22 1997-10-03 Toshiba Corp 保護素子を有するパワー半導体装置およびその製造方法
US6621138B1 (en) * 2002-10-21 2003-09-16 Micrel, Inc. Zener-like trim device in polysilicon
CN1947263A (zh) * 2004-10-05 2007-04-11 英飞凌科技股份公司 栅层二极管方法和装置
US20110049683A1 (en) * 2009-09-03 2011-03-03 International Business Machines Corporation Structures, methods and applications for electrical pulse anneal processes
CN102412248A (zh) * 2010-12-09 2012-04-11 江苏东光微电子股份有限公司 Esd保护的功率mosfet或igbt及制备方法
CN202534648U (zh) * 2010-12-09 2012-11-14 江苏东光微电子股份有限公司 Esd保护的功率mosfet和igbt
CN205159322U (zh) * 2015-11-26 2016-04-13 南京晟芯半导体有限公司 一种mosfet器件
CN206225366U (zh) * 2016-08-31 2017-06-06 佛山芯光半导体有限公司 一种新型多晶硅薄膜齐纳二极管

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752429B (zh) * 2008-12-09 2011-08-24 上海华虹Nec电子有限公司 高稳定性齐纳二极管及其制造方法
CN102088037B (zh) * 2009-12-04 2013-04-17 无锡华润上华半导体有限公司 齐纳二极管及其制造方法
CN105762113B (zh) * 2014-12-17 2019-06-14 北大方正集团有限公司 Mos电路制造方法及mos电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381984A (ja) * 1986-09-26 1988-04-12 Nippon Denso Co Ltd 多結晶半導体ダイオ−ド
JPH09260654A (ja) * 1996-03-22 1997-10-03 Toshiba Corp 保護素子を有するパワー半導体装置およびその製造方法
US6621138B1 (en) * 2002-10-21 2003-09-16 Micrel, Inc. Zener-like trim device in polysilicon
CN1947263A (zh) * 2004-10-05 2007-04-11 英飞凌科技股份公司 栅层二极管方法和装置
US20110049683A1 (en) * 2009-09-03 2011-03-03 International Business Machines Corporation Structures, methods and applications for electrical pulse anneal processes
CN102412248A (zh) * 2010-12-09 2012-04-11 江苏东光微电子股份有限公司 Esd保护的功率mosfet或igbt及制备方法
CN202534648U (zh) * 2010-12-09 2012-11-14 江苏东光微电子股份有限公司 Esd保护的功率mosfet和igbt
CN205159322U (zh) * 2015-11-26 2016-04-13 南京晟芯半导体有限公司 一种mosfet器件
CN206225366U (zh) * 2016-08-31 2017-06-06 佛山芯光半导体有限公司 一种新型多晶硅薄膜齐纳二极管

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103368A (zh) * 2019-05-31 2020-12-18 天合光能股份有限公司 一种用于多晶硅薄膜的激光掺杂方法
CN113161426A (zh) * 2021-04-27 2021-07-23 上海华虹宏力半导体制造有限公司 二极管及其制造方法
CN113161426B (zh) * 2021-04-27 2023-08-22 上海华虹宏力半导体制造有限公司 二极管及其制造方法
CN114551237A (zh) * 2022-04-28 2022-05-27 广州粤芯半导体技术有限公司 集成在半导体结构中的烧录器的制作方法及其版图结构

Also Published As

Publication number Publication date
WO2018040563A1 (zh) 2018-03-08

Similar Documents

Publication Publication Date Title
CN106711235A (zh) 一种新型多晶硅薄膜齐纳二极管及制作方法
JP4128777B2 (ja) 絶縁ゲートバイポーラトランジスタ（ｉｇｂｔ）及びその製造方法
CN108682695A (zh) 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法
CN107978642A (zh) 一种GaN基异质结二极管及其制备方法
CN110896098B (zh) 一种基于碳化硅基的反向开关晶体管及其制备方法
CN110534559A (zh) 一种碳化硅半导体器件终端及其制造方法
CN104393045B (zh) 一种新型GaN基增强型HEMT器件及其制备方法
CN109004023A (zh) 一种低成本碳化硅肖特基二极管芯片及其制备方法
US7507608B2 (en) IGBT with amorphous silicon transparent collector
CN206225366U (zh) 一种新型多晶硅薄膜齐纳二极管
CN208478345U (zh) 一种大电流低正向压降碳化硅肖特基二极管芯片
CN208706656U (zh) 一种低成本碳化硅肖特基二极管芯片
CN114566550B (zh) 一种垂直氮化镓肖特基二极管及其制备方法
CN113555360A (zh) 一种智能型超结mos器件及其制造方法
CN113921617A (zh) 一种Ga2O3金属氧化物半导体场效应管及制备方法
CN113964210A (zh) 一种低开启电压氧化镓功率二极管及其制备方法
TWI469352B (zh) 碳化矽半導體裝置及其製造方法
CN111863951A (zh) 增强型复合栅晶体管及其制作方法
CN109887995A (zh) 一种双层基区SiC NPN集成晶体管及其制作方法
CN108155097B (zh) 多晶硅肖特基二极管的制作方法
CN104064605B (zh) 一种双向触发二极管芯片及其制作方法
CN107248541B (zh) 基于GeSn材料的LED
CN115732564B (zh) 具有栅保护功能的SiC MOSFET及制备方法
US11605741B2 (en) Methods of forming doped silicide power devices
JP5329606B2 (ja) 窒化物半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170524