JP4128777B2 - 絶縁ゲートバイポーラトランジスタ(igbt)及びその製造方法 - Google Patents
絶縁ゲートバイポーラトランジスタ(igbt)及びその製造方法 Download PDFInfo
- Publication number
- JP4128777B2 JP4128777B2 JP2001582831A JP2001582831A JP4128777B2 JP 4128777 B2 JP4128777 B2 JP 4128777B2 JP 2001582831 A JP2001582831 A JP 2001582831A JP 2001582831 A JP2001582831 A JP 2001582831A JP 4128777 B2 JP4128777 B2 JP 4128777B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- igbt
- contact
- hydrogen
- implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000000872 buffer Substances 0.000 claims description 35
- 238000002513 implantation Methods 0.000 claims description 32
- 229910052739 hydrogen Inorganic materials 0.000 claims description 28
- 239000001257 hydrogen Substances 0.000 claims description 28
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 22
- 238000000137 annealing Methods 0.000 claims description 21
- 239000007943 implant Substances 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 239000010936 titanium Substances 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 4
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 6
- 230000007423 decrease Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 61
- 230000015556 catabolic process Effects 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000006263 metalation reaction Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
Description
(関連出願)
本出願は、以下の出願、IR-1462(IGBT WITH AMORPHOUS SILICON TRANSPARENT COLLECTOR-Richard Francis)、米国特許出願第09/566,219号、2000年5月5日に出願;IR-1673(DIODE WITH WEAK ANODE-Richard Francis, Chiu NgおよびFabrizio Rue Redda)、米国特許出願第09/565,148号、2000年5月5日に出願;IR-1706(ANNEAL-FREE PROCESS FOR FORMING WEAK COLLECTOR-Richard FrancisおよびChiu Ng)、米国特許出願第09/565,928号、200年5月5日に出願;およびIR-1707(PROCESS FOR FORMING SPACED ACTIVATED WEAK COLLECTORS ON THIN IGBT SEMICONDUCTOR WAFERS-Richard FrancisおよびChiu Ng)、米国特許出願第09/565,973号、2000年5月5日に出願に関する。
【0002】
(発明の分野)
本発明は、絶縁ゲートバイポーラトランジスタ(IGBT)に関し、より詳細には、フロートゾーン(ノンエピタキシャル)シリコン内のパンチスルー型IGBTの新しい構造及びその製造プロセスに関する。
【0003】
(発明の背景)
現在、IGBTは、エピタキシャル堆積されたシリコンウェハの最上部にDMOS型構造が形成された「パンチスルー」デバイスとして製造されるのが普通である。エピタキシャル堆積層は、同じ濃度型でより高濃度のバッファ層の上に形成され、バッファ層は反対の濃度型の基板上に形成されて少数キャリアの注入源として作用する。このような「パンチスルー」デバイスでは、逆バイアス下においてシリコンを横断する電界は、シリコンの最上面から、空乏層「ストップ」として作用するバッファ層まで達する。
【0004】
パンチスルー型IGBT中のN+バッファ層は、デバイス動作において重要な役割を果たす。すなわちN+層の厚さおよび濃度は、デバイスのスイッチングおよびブレークダウン電圧特性に大きく影響する。前述したように、バッファ層はデバイスが逆バイアス下にあるときに空乏層ストップとして作用し、またN+バッファ層は、寿命が短く、IGBTを構成する等価なバイポーラトランジスタのうちの1つの注入効率を制御する。N+バッファを用いるときは、より薄いN-エピタキシャル層(より抵抗率が高い)を用いて、特定のブレークダウン要求を実現することができる。一般に、所定の技術を用いれば、パンチスルー型IGBTは、「ノンパンチスルー」IGBTデバイスよりも順電圧降下Vceonが小さく、スイッチングのトレードオフが良好である。
【0005】
パンチスルーデバイスで使用されるウェハは、比較的厚いため、大量生産用の既存のウェハ注入装置及び他のウェハ製造装置を用いて、過度に破損することなく容易に処理できる。しかし、エピタキシャル形成層を有するウェハ(「エピウェハ」)は高価である。そのためパンチスルーIGBTの従来の製造方法では、エピウェハとして、通常、最初にN+層をボロンドープされた基板上に成長させ、その後にN+層の最上部へN-シリコンをエピタキシャル堆積させることで作製したものを使用する。IGBT特性を低電圧用に最適化するために、N-およびN+層の厚さ及び抵抗率は容易に調整できる。しかし、高電圧(例えば、約600Vを超える)用のデバイスで必要とされる厚くて抵抗率が高いN-エピタキシャルシリコン用のプロセスを調整または制御することは、非常に難しい。
【0006】
「ノンパンチスルー」IGBTをフロートゾーン(ノンエピタキシャル)材料内に直接形成して、コストを下げることが可能である。このようなデバイスは、IEEE発行0-7803-3106-0/96、題名「NPT-IGBT-Optimizing for Manufacturability」(Darryl Burnsら)に記載されている。これらのデバイスでは、フロートゾーンウェハの最上部にD−MOS接合パターンを用いている。フロートゾーンウェハを、最終的なデバイスでの所望するブレークダウン電圧と速度とに依存する値まで薄くし、次に、「希薄な(weak)」または「透明な(transparent)」コレクタとして知られる比較的効率の悪いインジェクタ(injector)である比較的低濃度にドープされた浅い接合のコレクタを設ける(用語コレクタおよびアノードは、しばしば入れ代わる)。この技術によって、重金属または電子ビームによる寿命キリング(lifetime killing)を必要とすることなく高速デバイスが作製される。
【0007】
ノンパンチスルーデバイスにはバッファ層が全くなく、シリコンを横断する電界は希薄なコレクタに到達しない。そのためこれらのデバイスでは安価なフロートゾーン材料を使用するが、パンチスルーモードでは動作しない。
【0008】
ノンパンチスルーIGBTウェハの厚さは、デバイスブロッキング(device blocking)電圧によって決定され、600Vのデバイスの場合の約80μmから、1700Vでブレークダウンするデバイスの場合の約250μmまで及び得る。一般に、ブレークダウン電圧が低いほど、ウェハはより薄くなければならない。これらの超薄ウェハは、製造プロセスで取り扱うときに過度の破損を受けるので、ウェハの取り扱いは最小限に抑えなければならない。現在、大量生産用に使用される殆どの製造装置において、コスト高な変更を行わずにこれらのウェハを取り扱うことはできない。
【0009】
またパンチスルーIGBTを安価なフロートゾーン材料内に作製できることも知られている。すなわち、勾配が良く制御された高濃度バッファゾーンをウェハの底面(希薄なアノードの前)に注入することによって、N+バッファ層をフロートゾーンデバイスに付加することができる。パンチスルーIGBTをフロートゾーンウェハ内に作製することによって、ノンパンチスルーIGBTの低コストウェハの利益と、パンチスルーIGBTの良好なVceonおよびスイッチングトレードオフとを受けることができる。N+バッファ層をフロートゾーン材料内に形成する従来の方法は、ウェハを正確な厚さに薄くし、N型ドーパント(リンまたはヒ素など)をシリコンの底面に注入し(薄くした後に)、その後、高温アニール(約600℃を上回る)によってドーパントを活性化することによる。次に、浅いP型領域を底面に形成する。しかし、このアプローチには、いくつかの問題がある。
【0010】
1.フロートゾーンウェハが非常に薄いため(60−150μmの厚さ)、注入およびアニール段階で破損を受けやすい。
【0011】
2.バッファ層N+ドーパントにリンまたはアンチモンの何れかを用いる場合、所望する注入深さを実現するためには、600KeV−2MeVの注入エネルギーが必要である。このような高エネルギー注入装置は、非常に高価であり、またウェハ製造工場で大きなスペースを取る。
【0012】
3.ウェハの破損を減らすために、N+バッファ層の形成を、前面のメタライジング及びパターニングが済んだ後、背面の金属堆積の前に行うことができる。しかし、前面の金属がすでに設けられているため、N+注入のアニールは、最上面のパッシベーション層の堆積温度(350℃−425℃)を下回る温度に制限される。その結果、注入ドーパントのほんの一部のみがアニールされ、アニーリングの度合いが非常に小さな温度範囲で大きく変化する。
【0013】
(発明の簡単な説明)
本発明によれば、バッファ層とコレクタの両方がウェハの背面に属する新しいプロセスによって、パンチスルーIGBTをフロートゾーンのノンエピタキシャル材料内に形成する。ウェハを薄くした後、N+バッファ層を、100KeV−500KeVのエネルギー範囲で1E12−1E16/cm2の注入量の水素原子注入によって形成する。この後、浅い(約0.1μm−0.5μm)P型領域の注入を、例えばボロン原子を用いて行うことによって、希薄なアノードを形成する。次にウェハを、30−60分間、300−400℃でアニールして、デバイスの最上面の構造(金属およびパッシベーション)に損傷を与えることなく水素注入を活性化する。この次に、バックコンタクト、例えばAl/Ti/NiV/Agを背面に堆積する。
【0014】
背面への金属堆積の前に、スパッタリングツール内のウェハを真空下で加熱することによって、アニールプロセスを背面への金属堆積プロセスの中に組み込めることに注意されたい。
【0015】
注入された水素は、注入ダメージがアニールによって消えた後に、N+ドーパントとして振舞うことが知られている。典型的なアニーリング温度は、250℃−400℃の範囲であり、好ましくは350℃−400℃である。水素注入の活性化は、かなり安定していて、温度変動に対して鈍感であることが見出されている。
【0016】
本発明のさらなる特徴によれば、希薄なアノードを有するフロートゾーンIGBT内でのN+バッファ層の濃度勾配は、希薄なコレクタ近傍における良く制御された注入量の少なくとも1回の注入を用いてN+バッファ層を形成することで、非常に正確に制御される。この注入は、1E12−1E16原子/cm2の注入量で100KeV−500KeVのエネルギーの水素注入であり得る。
【0017】
次第に浅くかつ次第にトータル注入量が高くなる水素の多重注入を用いて、非常に良く制御された最大注入量を希薄なコレクタの近傍に形成することもできる。そのため、これによってパンチスルーノンエピタキシャルウェハデバイスのブレークダウン電圧、速度、及びVce特性がさらに正確に規定される。
【0018】
上述した本発明の多重注入の特徴を行う際には、所望するどんな回数の連続注入も利用できる。典型的には、薄くしたウェハの底部に水素の3回連続注入を、1E13/cm2、1E14/cm2、及び1E15/cm2で、200KeV、150KeV、及び100KeVのエネルギーで、それぞれ行うことができる。その他のN型ドーパントを用いることもできる。例えばリンの連続注入を、1E14/cm2で、600KeV及び再び450KeVで、それぞれ行うことができる。ただし、リン注入は、アニーリング条件に対してより敏感である。
【0019】
新しい水素注入を完了した後に、注入をアニールし、コレクタコンタクトを堆積する前にP型コレクタ注入を行う。コレクタコンタクトは、アルミニウム、チタン、ニッケルバナジウム、及び銀の連続層からなる。
【0020】
本発明のプロセスをIGBTの場合について説明するが、本発明は他のデバイス、例えばパワーMOSFETの製造にも使用できる。例えば本発明を用いて、水素を5−100KeVの範囲、1E15原子/cm2−1E16原子/cm2の注入量でN−ウェハの背面に注入することによって、改善されたオーミックコンタクトをウェハの背面に設けることができる。次にウェハを30−60分間、300−400℃でアニールし、その後にTi/NiV/Agのコンタクト層をN+注入されたウェハの背面上にスパッタリングする。
【0021】
(図面の詳細な説明)
最初に図1には、同時に形成された複数の同じダイを含むウェハ内に形成されたIGBTダイの小部分が示されている。本明細書においては、用語ダイ及びウェハは、しばしば入れ代わって使用される。デバイス及びその製造方法は良く知られており、米国特許第5,661,314号明細書及び第5,795,793号明細書に、典型的なデバイスおよび製造方法が記載されている。一般に、デバイスは以下のような単結晶シリコンウェハ10内に形成される。すなわち、単結晶シリコンウェハ10は、従来のフロートゾーン材料のP+本体11を有し、P+本体11上には、N+エピタキシャル堆積層12が設けられ、さらにN-エピタキシャル堆積層13(接合が形成される)が設けられている。従来のDMOS接合パターンが、エピタキシャル層13の最上面に形成されている。このDMOS接合パターンは、間隔を置いて配置された複数のP型ベースまたはチャネル領域14からなり、各領域14には環状のソース15が含まれている。このベース15にはどんな形状(topology)(ストライプ、トレンチなどが含まれる)も使用できることに注意されたい。
【0022】
次に導電性ポリシリコンゲート格子16が、従来のゲート酸化物とソース領域14の外側の間の反転可能なチャネル領域との上を覆っている。次にエミッタ電極17が、ウェハ10の最上面に形成され、ゲート格子16から絶縁されているが、ベース及びソース領域14及び15と接触している。コレクタ電極18が領域11の底部と接触している。
【0023】
前述したように、N+バッファ層12の厚さ及び濃度は、デバイスの所望するスイッチング及びブレークダウン特性を得るためのものである。N+バッファ12によって、バイポーラトランジスタ11/12/13の注入効率が制御される。P+基板11を有するウェハの厚さによって、ウェハ破損の危険を伴わずに製造することができる。しかし、エピタキシャルウェハ10は高価である。
【0024】
エピタキシャル堆積層を有するウェハの高コストを避けるために、図1のDMOSパターンを、図2に示すように安価なフロートゾーン材料の表面に形成できることが知られている。図2のデバイスにおいて、DMOS最上部パターン、ならびに最上部の金属及びパッシベーションを、破損することなく処理できる比較的厚いN-フロートゾーン(FZ)ウェハ20に形成する。次に底面を研磨しエッチングして、本体厚さ27を、所望のブレークダウン電圧に依存する値まで小さくする。次に希薄なP-コレクタ領域21を形成して、コレクタ電極18で覆う。コレクタ電極18は、アルミニウム層23が、順に、チタン層24、ニッケル−バナジウム層25、及び銀層26で覆われたものからなる。その他の金属も使用できる。ウェハ20の本体27はN-フロートゾーンシリコンであり、本体27の最上面に図1のDMOS接合パターンが設けられている。
【0025】
希薄なP-アノード21は、注入しても良いし、アモルファスシリコン層であっても良い。このようなデバイスは、以下の同時係属中の出願に記載されている。IR-1462(IGBT WITH AMORPHOUS SILICON TRANSPARENT COLLECTOR-Richard Francis)、米国特許出願第09/566,219号、2000年5月5日に出願;IR-1673(DIODE WITH WEAK ANODE-Richard Francis, Chiu NgおよびFabrizio Rue Redda)、米国特許出願第09/565,148号、2000年5月5日に出願;IR-1706(ANNEAL-FREE PROCESS FOR FORMING WEAK COLLECTOR-Richard FrancisおよびChiu Ng)、米国特許出願第09/565,928号、200年5月5日に出願;およびIR-1707(PROCESS FOR FORMING SPACED ACTIVATED WEAK COLLECTORS ON THIN IGBT SEMICONDUCTOR WAFERS-Richard FrancisおよびChiu Ng)、米国特許出願第09/565,973号、2000年5月5日に出願。
【0026】
図2のデバイスは、ノンパンチスルーモードのオペレーションで動作する。すなわちシリコンを横断する電界は、ウェハまたはダイの底部に到達する前に、ゼロに達する。図3に、図2のデバイスに対する濃度プロファイルを示す。順バイアス下においてウェハを横断する電界が、このパターンに重ねられている。ベース拡散14のP型濃度は、N−本体27(典型的に600Vデバイスの場合に25Ωcm)との接合部で低減し、またP−の希薄なアノードは非常に狭く、例えば、0.1−0.5μmである。本体27の厚さは、ブレークダウン電圧に大きく依存する。すなわち本体27は、600Vデバイスの場合に約80μmであり、1700Vブレークダウンに対して約250μmである。デバイスを横断する電界を点線で示すが、コレクタ電極18に到達する前に、ゼロまで下がる。したがって電界は突き抜けない。
【0027】
図2及び図3に示したデバイスは、図4に示すようにバッファゾーンN+注入30を加えることによって、パンチスルーデバイス(図1のデバイスと同様な)として機能するように作製することができる。図4のコンポーネントは、図3のものと同様であり、同じ識別数字を有する。図5に、図4のデバイスに対する濃度プロファイルを示す。本体27を横断する電界は、高導電性バッファ30に到達するため、逆バイアスにおいてウェハを横断して突き抜ける。
【0028】
N+バッファ30を形成する従来の方法は、薄くする作業の後にリンまたはヒ素原子をウェハの背面へ注入し、その後、活性化アニールしてドーパントを活性化することによる。これらの注入は、所望するN+領域深さに到達するために600KeV−2MeVの注入エネルギーを必要とする。これには高価な高エネルギー注入装置と壊れやすいウェハの取り扱いの追加とが必要である。またアニール温度は、最上面のパッシベーション層の堆積温度(350℃−450℃)未満に維持されなければならない。しかし、リンまたはヒ素の好ましいアニール温度は約700℃を上回る。より低い温度を用いなければならないため、N+注入ドーパント30のほんの一部だけがアニールされ、アニール量は小さい温度範囲で大きく変化する。
【0029】
本発明の1つの特徴によれば、図4に示したN+領域30を、水素注入によって形成する。水素注入は、より低い注入エネルギーで、またデバイス最上面のパッシベーションに損傷を与える温度よりもはるかに低い低減された活性化温度で行うことができる。
【0030】
すなわち水素イオンを、100−500KeVのエネルギー範囲、1E12/cm2−1E16/cm2の注入量範囲で注入することができる。良好な結果が、170KeVのエネルギー、5E13/cm2−5E14/cm2の特定の注入量の水素イオンを用いて得られている。
【0031】
次にウェハを、フォーミングガス中で、30−60分間、300℃−400℃でアニールし、その後、P-イオン注入を行うか、またはPドープされたアモルファスシリコン層をPECVDもしくはスパッタリングで堆積する。次にコンタクトを、以下のような金属をスパッタリングすることによって形成する。すなわち順に、純アルミニウム(1000Å)、チタン(1000Å)、ニッケル−バナジウム(7%V)(4000Å)、銀(6000Å)である。アルミニウム堆積の前にその場アニーリングプロセスを行うことで、わずかな残留水分もウェハ表面から追い出されて、アルミニウムとシリコンとの間の良好なコンタクトが保証される。
【0032】
パンチスルーIGBTを、拡散させたウェハを用いて作製することもできる。すなわち図5のN+バッファ30を、ウェハを完全に薄くする前に拡散させても良い。このようにする理由は、ウェハを完全に薄くすると、拡散プロセスの際に破損なしで扱うことができないからである。拡散後にウェハの背面を、約400−500μmから、約150μm未満(1700Vデバイスの場合)まで、より低い電圧のデバイスの場合にはさらに小さい値(600Vデバイスの場合に60μm)まで、薄くする(そしてエッチングして応力緩和する)。次に浅いP領域を底面に形成し、その後に背面をメタライゼーションする。N+バッファの厚さ及び濃度勾配は、順電圧降下Vce及びデバイス速度に強く影響する。またP領域は、N+勾配曲線と、Vce及びデバイス速度を定める正確な濃度レベルで交差しなければならない。現在の装置を使用した場合、この交差は目標とする厚さの±5μmで変動する。この変動は、Vceおよびデバイス速度を正確に制御するには大きすぎる。しかし、ウェハ厚さを、現在の装置を用いてより高い精度で制御することは、不可能でないにしても難しい。したがって、図4及び図5で前述したプロセスを用いて定められたVce及びデバイス速度は、非常に変わりやすく制御されていない。
【0033】
薄くしたウェハの底部への水素注入を用いる前述の新しいプロセスによって、ウェハ底面におけるN+バッファ30の濃度が良好に制御される。
【0034】
図6は、本発明の第2の実施形態から得られるドーパント濃度を示す図である。第2の実施形態で製造されるデバイスでは、図4のN+バッファ層の勾配をより高精度で制御できるため、P-層21との交点およびウェハ底部におけるバッファ層濃度を非常に正確に制御できる。すなわち図6のバッファ層50は、次第に深さが浅くなるが濃度が増加する好ましくは水素の複数の連続注入51、52、及び53によってN+バッファゾーン50(図4のゾーン30)を作ることで形成される。
【0035】
好ましくは、注入51、52、及び53は、1E13/cm2、1E14/cm2、1E15/cm2で、及び200KeV、150KeV、及び100KeVでそれぞれ行う水素注入である。
【0036】
他の種類も注入に使用できることに注意されたい。例えば連続する2回のリン注入を、両方とも1E14/cm2で、かつ450KeV及び600KeVでそれぞれ行う。
【0037】
本発明をIGBTの製造について説明してきたが、本発明は、MOSFETなどの何れかのデバイスのシリコン表面に対するオーミックコンタクトを形成するために用いることもできる。例えばオーミックコンタクトを垂直伝導性MOSFETの背面に形成するために、水素イオンを、5−100KeVのエネルギー範囲で、かつ1E14/cm2−1E16/cm2の注入量で、ウェハの背面またはドレイン側へ注入する。次にウェハを、30−60分間、300−400℃で(最上面の完全性を保護しながら)アニールして、その後、バックコンタクト、例えばTi/NiV/Agをスパッタリングする。背面の高濃度ドープされたN+シリコンによって、金属に対する非常に良好なコンタクトが可能になる。
【0038】
本発明を、特定の実施形態について説明してきたが、他の多くの変形及び変更ならびに他の用途が当業者には明らかとなる。したがって、本発明を、本明細書における具体的な開示によってではなく、特許請求の範囲のみによって限定することが好ましい。
【図面の簡単な説明】
【図1】 従来技術の典型的なパンチスルーIGBTにおける数セルを示す断面図である。
【図2】 従来技術の典型的な超薄ウェハを有するノンパンチスルーIGBTにおける数セルを示す断面図である。
【図3】 図2のデバイスに対するドーピングプロファイルを示す図である。
【図4】 超薄ウェハ内に形成され、パンチスルー型デバイスを規定するバッファ層を有するIGBTの数セルを示す断面図である。
【図5】 図4のデバイスに対するドーピングプロファイルを示す図である。
【図6】 本発明の好ましい実施形態による図4および5のバッファ層のドーピングプロファイルを示す図である。
Claims (14)
- N型導電性のフロートゾーンシリコンウェハ内にパンチスルー型IGBTを製造するためのIGBTの製造方法であって、
複数のベース領域とソース領域とゲート格子とエミッタ電極とを含んだ最上部構造を前記ウェハの最上面に形成するステップと、
前記ウェハの底面からフロートゾーンシリコンを除去して、該ウェハの厚さを所定の値まで低減するステップと、
前記ウェハの底面に前記底面内への所定の深さ及び濃度まで水素注入して、N+バッファ層を形成するステップと、
前記N+バッファ層の底部にP−型コレクタ領域を形成するステップと、
前記P−型コレクタ領域上に背面コンタクトを形成するステップと、
前記水素注入の後に、前記ウェハを前記最上部構造に損傷を与えない温度まで上げることによってアニーリングを行なうステップとを有し、
前記水素を、注入量が次第に減少しエネルギーが次第に増加する連続した複数の別個のステップで注入することを特徴とするIGBTの製造方法。 - 前記水素注入は、注入量が1E12/cm2−1E16/cm2で、注入エネルギーが100KeV−500KeVの範囲であり、300℃−400℃の温度で30分−60分の間アニールされることを特徴とする請求項1に記載のIGBTの製造方法。
- 前記背面コンタクトは、Al/Ti/NiV/Agの連続した金属層であることを特徴とする請求項1に記載のIGBTの製造方法。
- 前記アニーリングを、前記P−型コレクタ領域及び前記背面コンタクトの形成の前に行うことを特徴とする請求項3に記載のIGBTの製造方法。
- 前記アニーリングを、前記背面コンタクトの形成中に行うことを特徴とする請求項3に記載のIGBTの製造方法。
- 前記P−型コレクタ領域を、P型アモルファスシリコン層によって形成することを特徴とする請求項5に記載のIGBTの製造方法。
- 前記注入量は1E13/cm2から1E15/cm2に減少し、前記エネルギーは100KeVから200KeVに増加することを特徴とする請求項1に記載のIGBTの製造方法。
- N型導電性のフロートゾーンシリコンウェハ内に形成されたパンチスルー型IGBTであって、
厚さが250μm未満の前記ウェハと、
前記ウェハの最上面に形成された、ベース領域とソース領域とゲート格子とエミッタ電極とを含んだ最上部構造と、
前記ウェハの底面近傍に形成され、水素注入によって形成されるN+バッファ層と、
前記N+バッファ層上に形成され、前記ウェハの底部まで延びるP−型コレクタ領域と、
該P−型コレクタ領域に全体に渡って接続された背面金属コンタクトとを備え、
前記水素注入の後に、前記ウェハを前記最上部構造に損傷を与えない温度まで上げることによってアニーリングを行い、前記水素を、注入量が次第に減少しエネルギーが次第に増加する連続した複数の別個のステップで注入することによって構成されたことを特徴とするIGBT。 - 最上面に、ベース領域とソース領域とゲート格子とエミッタ電極とを含んだ最上部構造を有するN型シリコン半導体ウェハの底面にコンタクトを形成するコンタクト形成方法であって、
前記ウェハの底面に水素注入して、前記ウェハのN型濃度を増加させ、前記水素注入された表面領域に背面金属コンタクトを設けるステップと、
前記水素注入の後に、前記ウェハの温度を前記最上部構造に損傷を与えない温度まで上げることによってアニーリングを行なうステップとを有し、
前記水素を、注入量が次第に減少しエネルギーが次第に増加する連続した複数の別個のステップで注入することを特徴とするコンタクト形成方法。 - 前記アニーリングを、前記背面金属コンタクトの形成前に行うことを特徴とする請求項9に記載のコンタクト形成方法。
- 前記アニーリングを、前記背面金属コンタクトの形成中に行うことを特徴とする請求項9に記載のコンタクト形成方法。
- 前記水素注入は、注入量が1E14/cm2−1E16/cm2で、注入エネルギーが5KeV−100KeVの範囲であり、300℃−400℃の温度で30分−60分の間アニールされることを特徴とする請求項9に記載のコンタクト形成方法。
- 前記背面金属コンタクトは、チタン、ニッケル−バナジウム、および銀の連続したコンタクト層であることを特徴とする請求項9に記載の方法。
- 前記注入量は1E14/cm2から1E16/cm2に減少し、前記エネルギーは5KeVから100KeVに増加することを特徴とする請求項9に記載のコンタクト形成方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/565,922 US6482681B1 (en) | 2000-05-05 | 2000-05-05 | Hydrogen implant for buffer zone of punch-through non epi IGBT |
US09/565,922 | 2000-05-05 | ||
PCT/US2001/013322 WO2001086712A1 (en) | 2000-05-05 | 2001-04-25 | Hydrogen implant for buffer zone of punch-through non epi igbt |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003533047A JP2003533047A (ja) | 2003-11-05 |
JP4128777B2 true JP4128777B2 (ja) | 2008-07-30 |
Family
ID=24260648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001582831A Expired - Lifetime JP4128777B2 (ja) | 2000-05-05 | 2001-04-25 | 絶縁ゲートバイポーラトランジスタ(igbt)及びその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US6482681B1 (ja) |
EP (1) | EP1297567A4 (ja) |
JP (1) | JP4128777B2 (ja) |
CN (1) | CN1201378C (ja) |
AU (1) | AU2001257251A1 (ja) |
WO (1) | WO2001086712A1 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015095559A (ja) * | 2013-11-12 | 2015-05-18 | 株式会社デンソー | 絶縁ゲートバイポーラトランジスタおよびその製造方法 |
WO2016147264A1 (ja) * | 2015-03-13 | 2016-09-22 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US9484445B2 (en) | 2012-08-22 | 2016-11-01 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
US9673308B2 (en) | 2013-12-13 | 2017-06-06 | Mitsubishi Electric Corporation | Semiconductor device manufacturing method |
US9773873B1 (en) | 2016-03-18 | 2017-09-26 | Mitsubishi Electric Corporation | Semiconductor device |
JP2019009148A (ja) * | 2017-06-20 | 2019-01-17 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2019071503A (ja) * | 2019-02-25 | 2019-05-09 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US10418441B2 (en) | 2013-12-16 | 2019-09-17 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
Families Citing this family (85)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3727827B2 (ja) * | 2000-05-15 | 2005-12-21 | 株式会社東芝 | 半導体装置 |
CN1138307C (zh) * | 2000-12-21 | 2004-02-11 | 北京工业大学 | 低功耗半导体功率开关器件及其制造方法 |
JP2003069019A (ja) * | 2001-08-29 | 2003-03-07 | Toshiba Corp | 半導体装置およびその製造方法 |
US6831329B2 (en) * | 2001-10-26 | 2004-12-14 | Fairchild Semiconductor Corporation | Quick punch through IGBT having gate-controllable DI/DT and reduced EMI during inductive turn off |
JP3546037B2 (ja) * | 2001-12-03 | 2004-07-21 | 松下電器産業株式会社 | 半導体装置の製造方法 |
DE10240861B4 (de) * | 2002-09-04 | 2007-08-30 | Infineon Technologies Ag | Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung |
JP2005303218A (ja) * | 2004-04-16 | 2005-10-27 | Renesas Technology Corp | 半導体装置およびその製造方法 |
DE102004039209B4 (de) | 2004-08-12 | 2009-04-23 | Infineon Technologies Austria Ag | Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone |
DE102005040624A1 (de) * | 2004-09-02 | 2006-03-09 | Fuji Electric Holdings Co., Ltd., Kawasaki | Halbleiterbauteil und Verfahren zu seiner Herstellung |
DE102005039564B4 (de) * | 2004-09-02 | 2011-03-31 | Fuji Electric Systems Co., Ltd. | Verfahren zum Herstellen eines Halbleiterbauteils |
DE102004047749B4 (de) * | 2004-09-30 | 2008-12-04 | Infineon Technologies Austria Ag | Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren |
DE102005007599B3 (de) * | 2005-02-18 | 2006-05-11 | Infineon Technologies Austria Ag | Verfahren zur Herstellung einer Feldstoppzone |
US7534666B2 (en) * | 2005-07-27 | 2009-05-19 | International Rectifier Corporation | High voltage non punch through IGBT for switch mode power supplies |
US20070034941A1 (en) | 2005-08-15 | 2007-02-15 | International Rectifier Corp. | Deep N diffusion for trench IGBT |
US7956419B2 (en) * | 2005-11-02 | 2011-06-07 | International Rectifier Corporation | Trench IGBT with depletion stop layer |
US7645659B2 (en) * | 2005-11-30 | 2010-01-12 | Fairchild Korea Semiconductor, Ltd. | Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same |
US20070210340A1 (en) * | 2006-03-10 | 2007-09-13 | Zampardi Peter J | GaAs power transistor |
US7538412B2 (en) * | 2006-06-30 | 2009-05-26 | Infineon Technologies Austria Ag | Semiconductor device with a field stop zone |
EP2052414B1 (en) * | 2006-08-17 | 2016-03-30 | Cree, Inc. | High power insulated gate bipolar transistors |
US20080083611A1 (en) * | 2006-10-06 | 2008-04-10 | Tegal Corporation | High-adhesive backside metallization |
CN100477270C (zh) * | 2007-02-14 | 2009-04-08 | 上海富华微电子有限公司 | 采用psg掺杂技术的vdmos、igbt功率器件及其制造工艺 |
DE102007017788A1 (de) | 2007-04-16 | 2008-10-30 | Infineon Technologies Ag | Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper sowie damit hergestelltes Halbleiterbauelement |
DE102007063786B3 (de) | 2007-04-16 | 2022-09-15 | Infineon Technologies Ag | Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper |
JP2007243212A (ja) * | 2007-04-27 | 2007-09-20 | Hitachi Ltd | 半導体装置およびそれを用いた電力変換装置 |
EP2045844A1 (en) * | 2007-10-03 | 2009-04-08 | ABB Technology AG | Semiconductor Module |
JP5150953B2 (ja) | 2008-01-23 | 2013-02-27 | 三菱電機株式会社 | 半導体装置 |
JP5365009B2 (ja) * | 2008-01-23 | 2013-12-11 | 富士電機株式会社 | 半導体装置およびその製造方法 |
US20090246385A1 (en) * | 2008-03-25 | 2009-10-01 | Tegal Corporation | Control of crystal orientation and stress in sputter deposited thin films |
US8808513B2 (en) * | 2008-03-25 | 2014-08-19 | Oem Group, Inc | Stress adjustment in reactive sputtering |
US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8304829B2 (en) | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8227855B2 (en) | 2009-02-09 | 2012-07-24 | Fairchild Semiconductor Corporation | Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same |
US8148749B2 (en) | 2009-02-19 | 2012-04-03 | Fairchild Semiconductor Corporation | Trench-shielded semiconductor device |
US8482375B2 (en) * | 2009-05-24 | 2013-07-09 | Oem Group, Inc. | Sputter deposition of cermet resistor films with low temperature coefficient of resistance |
US8049276B2 (en) | 2009-06-12 | 2011-11-01 | Fairchild Semiconductor Corporation | Reduced process sensitivity of electrode-semiconductor rectifiers |
KR101794182B1 (ko) * | 2009-11-02 | 2017-11-06 | 후지 덴키 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
KR101779224B1 (ko) * | 2009-11-10 | 2017-09-18 | 에이비비 슈바이쯔 아게 | 펀치스루 반도체 디바이스 및 그의 제조 방법 |
JP2011187916A (ja) * | 2010-02-12 | 2011-09-22 | Fuji Electric Co Ltd | 逆阻止型絶縁ゲートバイポーラトランジスタの製造方法 |
CN101976683B (zh) * | 2010-09-25 | 2011-12-21 | 浙江大学 | 一种绝缘栅双极型晶体管及其制造方法 |
CN102446966B (zh) * | 2010-09-30 | 2014-08-13 | 比亚迪股份有限公司 | 一种集成反并联二极管的igbt结构及其制造方法 |
CN102810562B (zh) * | 2011-05-31 | 2015-07-22 | 比亚迪股份有限公司 | 一种半导体器件及其制造方法 |
WO2013073623A1 (ja) | 2011-11-15 | 2013-05-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP5817686B2 (ja) | 2011-11-30 | 2015-11-18 | 株式会社デンソー | 半導体装置 |
JP5741712B2 (ja) | 2011-12-15 | 2015-07-01 | 富士電機株式会社 | 半導体装置の製造方法 |
WO2013100155A1 (ja) * | 2011-12-28 | 2013-07-04 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
EP2637210A1 (en) | 2012-03-05 | 2013-09-11 | ABB Technology AG | Power semiconductor device and method for manufacturing thereof |
CN104054159B (zh) | 2012-03-19 | 2017-06-30 | 富士电机株式会社 | 半导体装置的制造方法 |
JP5754545B2 (ja) | 2012-03-23 | 2015-07-29 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
CN104145326B (zh) | 2012-03-30 | 2017-11-17 | 富士电机株式会社 | 半导体装置的制造方法 |
US9466689B2 (en) * | 2012-03-30 | 2016-10-11 | Fuji Electric Co., Ltd. | Method for manufacturing a semiconductor device and semiconductor device manufactured thereby |
US20130277793A1 (en) | 2012-04-24 | 2013-10-24 | Fairchild Korea Semiconductor, Ltd. | Power device and fabricating method thereof |
US9685335B2 (en) | 2012-04-24 | 2017-06-20 | Fairchild Korea Semiconductor Ltd. | Power device including a field stop layer |
US10181513B2 (en) | 2012-04-24 | 2019-01-15 | Semiconductor Components Industries, Llc | Power device configured to reduce electromagnetic interference (EMI) noise |
CN102832239A (zh) * | 2012-07-27 | 2012-12-19 | 无锡凤凰半导体科技有限公司 | 耐高压绝缘栅双极型晶体管 |
CN102916042B (zh) * | 2012-09-28 | 2015-02-11 | 江苏物联网研究发展中心 | 逆导igbt器件结构及制造方法 |
WO2014065080A1 (ja) * | 2012-10-23 | 2014-05-01 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP6143440B2 (ja) * | 2012-11-22 | 2017-06-07 | 住重試験検査株式会社 | 半導体装置の製造方法及び基板処理システム |
CN103151268B (zh) * | 2013-03-21 | 2016-02-03 | 矽力杰半导体技术(杭州)有限公司 | 一种垂直双扩散场效应管及其制造工艺 |
GB201310471D0 (en) * | 2013-06-12 | 2013-07-24 | Dynex Semiconductor Ltd | Method of fabricating diodes |
JP2015018951A (ja) * | 2013-07-11 | 2015-01-29 | 株式会社東芝 | 半導体装置 |
CN104425245B (zh) * | 2013-08-23 | 2017-11-07 | 无锡华润上华科技有限公司 | 反向导通绝缘栅双极型晶体管制造方法 |
CN103489775A (zh) * | 2013-09-18 | 2014-01-01 | 中国东方电气集团有限公司 | 一种新型场截止型绝缘栅双极型晶体管的制造方法 |
JPWO2015087507A1 (ja) | 2013-12-10 | 2017-03-16 | 株式会社アルバック | 絶縁ゲートバイポーラトランジスタおよびその製造方法 |
US10211325B2 (en) | 2014-01-28 | 2019-02-19 | Infineon Technologies Ag | Semiconductor device including undulated profile of net doping in a drift zone |
CN103915489B (zh) * | 2014-04-01 | 2017-01-04 | 绍兴文理学院 | 绝缘栅双极型晶体管 |
WO2016051970A1 (ja) * | 2014-09-30 | 2016-04-07 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
DE112015000206T5 (de) | 2014-10-03 | 2016-08-25 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
KR101970087B1 (ko) * | 2015-01-27 | 2019-04-17 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
DE112015006631T5 (de) | 2015-06-16 | 2018-03-01 | Mitsubishi Electric Corporation | Verfahren zur Herstellung einer Halbleitervorrichtung |
CN112490281A (zh) | 2015-06-17 | 2021-03-12 | 富士电机株式会社 | 半导体装置 |
US9768285B1 (en) * | 2016-03-16 | 2017-09-19 | Semiconductor Components Industries, Llc | Semiconductor device and method of manufacture |
EP3240040A1 (en) * | 2016-04-26 | 2017-11-01 | ABB Schweiz AG | Insulated gate bipolar transistor and method for manufacturing such an insulated gate bipolar transistor |
JP6846119B2 (ja) * | 2016-05-02 | 2021-03-24 | 株式会社 日立パワーデバイス | ダイオード、およびそれを用いた電力変換装置 |
JP6820738B2 (ja) | 2016-12-27 | 2021-01-27 | 三菱電機株式会社 | 半導体装置、電力変換装置および半導体装置の製造方法 |
CN109417093B (zh) | 2017-01-17 | 2021-08-31 | 富士电机株式会社 | 半导体装置 |
JP6824135B2 (ja) | 2017-09-29 | 2021-02-03 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
CN109065451A (zh) * | 2018-07-19 | 2018-12-21 | 厦门芯代集成电路有限公司 | 一种穿通型igbt的制造方法 |
JP6964566B2 (ja) | 2018-08-17 | 2021-11-10 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
WO2020080295A1 (ja) | 2018-10-18 | 2020-04-23 | 富士電機株式会社 | 半導体装置および製造方法 |
DE112019001741B4 (de) | 2018-11-16 | 2024-10-10 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und herstellungsverfahren |
CN112204710B (zh) | 2018-12-28 | 2024-07-09 | 富士电机株式会社 | 半导体装置及制造方法 |
CN112582469A (zh) * | 2019-09-29 | 2021-03-30 | 比亚迪半导体股份有限公司 | 衬底、半导体器件及其制备方法 |
WO2021125140A1 (ja) | 2019-12-17 | 2021-06-24 | 富士電機株式会社 | 半導体装置 |
JP2022073497A (ja) | 2020-11-02 | 2022-05-17 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2022112689A (ja) | 2021-01-22 | 2022-08-03 | 株式会社 日立パワーデバイス | 半導体装置の製造方法、半導体装置、半導体モジュールおよび電力変換装置 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5528058A (en) | 1986-03-21 | 1996-06-18 | Advanced Power Technology, Inc. | IGBT device with platinum lifetime control and reduced gaw |
US6100575A (en) * | 1987-08-19 | 2000-08-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor switching device having different carrier lifetimes between a first portion serving as a main current path and the remaining portion of the device |
EP0416805B1 (en) | 1989-08-30 | 1996-11-20 | Siliconix, Inc. | Transistor with voltage clamp |
US5234851A (en) | 1989-09-05 | 1993-08-10 | General Electric Company | Small cell, low contact assistance rugged power field effect devices and method of fabrication |
US5182626A (en) * | 1989-09-20 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor and method of manufacturing the same |
JPH03171777A (ja) * | 1989-11-30 | 1991-07-25 | Toshiba Corp | 半導体装置 |
JPH04274368A (ja) * | 1991-03-01 | 1992-09-30 | Fuji Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
JPH05347413A (ja) * | 1992-06-12 | 1993-12-27 | Toshiba Corp | 半導体装置の製造方法 |
JPH0661495A (ja) * | 1992-08-07 | 1994-03-04 | Hitachi Ltd | 半導体装置及びその製法 |
JPH06318706A (ja) | 1993-03-08 | 1994-11-15 | Fuji Electric Co Ltd | 半導体装置 |
US6162665A (en) * | 1993-10-15 | 2000-12-19 | Ixys Corporation | High voltage transistors and thyristors |
JP3113156B2 (ja) * | 1994-08-31 | 2000-11-27 | 信越半導体株式会社 | 半導体基板の製造方法 |
DE19534388B4 (de) | 1994-09-19 | 2009-03-19 | International Rectifier Corp., El Segundo | IGBT-Transistorbauteil |
JPH09121052A (ja) | 1995-08-21 | 1997-05-06 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
US5631484A (en) | 1995-12-26 | 1997-05-20 | Motorola, Inc. | Method of manufacturing a semiconductor device and termination structure |
JP3141769B2 (ja) * | 1996-02-13 | 2001-03-05 | 富士電機株式会社 | 絶縁ゲート型サイリスタ及びその製造方法 |
JP3427609B2 (ja) * | 1996-02-27 | 2003-07-22 | 富士電機株式会社 | 半導体装置の製造方法 |
DE19710487A1 (de) | 1996-03-13 | 1997-09-18 | Toshiba Kawasaki Kk | Halbleitervorrichtung |
JP3352592B2 (ja) * | 1996-05-16 | 2002-12-03 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US6043126A (en) | 1996-10-25 | 2000-03-28 | International Rectifier Corporation | Process for manufacture of MOS gated device with self aligned cells |
JP4167313B2 (ja) * | 1997-03-18 | 2008-10-15 | 株式会社東芝 | 高耐圧電力用半導体装置 |
US6274892B1 (en) * | 1998-03-09 | 2001-08-14 | Intersil Americas Inc. | Devices formable by low temperature direct bonding |
JP3684962B2 (ja) * | 1999-12-01 | 2005-08-17 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
-
2000
- 2000-05-05 US US09/565,922 patent/US6482681B1/en not_active Expired - Lifetime
-
2001
- 2001-04-25 AU AU2001257251A patent/AU2001257251A1/en not_active Abandoned
- 2001-04-25 EP EP01930745A patent/EP1297567A4/en not_active Withdrawn
- 2001-04-25 JP JP2001582831A patent/JP4128777B2/ja not_active Expired - Lifetime
- 2001-04-25 CN CNB01811704XA patent/CN1201378C/zh not_active Expired - Fee Related
- 2001-04-25 WO PCT/US2001/013322 patent/WO2001086712A1/en active Application Filing
-
2002
- 2002-08-13 US US10/217,988 patent/US6707111B2/en not_active Expired - Lifetime
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9484445B2 (en) | 2012-08-22 | 2016-11-01 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
JP2015095559A (ja) * | 2013-11-12 | 2015-05-18 | 株式会社デンソー | 絶縁ゲートバイポーラトランジスタおよびその製造方法 |
US9673308B2 (en) | 2013-12-13 | 2017-06-06 | Mitsubishi Electric Corporation | Semiconductor device manufacturing method |
US10418441B2 (en) | 2013-12-16 | 2019-09-17 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
WO2016147264A1 (ja) * | 2015-03-13 | 2016-09-22 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JPWO2016147264A1 (ja) * | 2015-03-13 | 2017-09-07 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US20180019131A1 (en) * | 2015-03-13 | 2018-01-18 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing the same |
US10176994B2 (en) * | 2015-03-13 | 2019-01-08 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing the same |
US9773873B1 (en) | 2016-03-18 | 2017-09-26 | Mitsubishi Electric Corporation | Semiconductor device |
JP2019009148A (ja) * | 2017-06-20 | 2019-01-17 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2019071503A (ja) * | 2019-02-25 | 2019-05-09 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20020190281A1 (en) | 2002-12-19 |
CN1201378C (zh) | 2005-05-11 |
US6482681B1 (en) | 2002-11-19 |
EP1297567A4 (en) | 2008-03-19 |
CN1439172A (zh) | 2003-08-27 |
US6707111B2 (en) | 2004-03-16 |
JP2003533047A (ja) | 2003-11-05 |
WO2001086712A1 (en) | 2001-11-15 |
AU2001257251A1 (en) | 2001-11-20 |
EP1297567A1 (en) | 2003-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4128777B2 (ja) | 絶縁ゲートバイポーラトランジスタ(igbt)及びその製造方法 | |
KR100776786B1 (ko) | 공핍 중지층을 구비한 트렌치 igbt | |
US7282753B2 (en) | Vertical conducting power semiconducting devices made by deep reactive ion etching | |
US11824090B2 (en) | Back side dopant activation in field stop IGBT | |
US6426248B2 (en) | Process for forming power MOSFET device in float zone, non-epitaxial silicon | |
US5541122A (en) | Method of fabricating an insulated-gate bipolar transistor | |
CN109244125B (zh) | 引入外延层场阑区的反向传导igbt及其制备方法 | |
US11749716B2 (en) | Semiconductor device incorporating epitaxial layer field stop zone | |
CN111697078A (zh) | 高雪崩耐量的vdmos器件及制备方法 | |
US7507608B2 (en) | IGBT with amorphous silicon transparent collector | |
US8314002B2 (en) | Semiconductor device having increased switching speed | |
US11916138B2 (en) | Etch stop layer for injecting carriers into drift layer for a vertical power device | |
US6242288B1 (en) | Anneal-free process for forming weak collector | |
US11114552B2 (en) | Insulated gate turn-off device with designated breakdown areas between gate trenches | |
CN114256340A (zh) | 一种绝缘栅双极晶体管 | |
US20090309130A1 (en) | Method of fabricating collector of igbt | |
US20230317797A1 (en) | Wide band gap semiconductor device and manufacturing method | |
CN109166914B (zh) | 场阻型igbt结构及其制作方法 | |
CN104282555A (zh) | 一种绝缘栅双极性晶体管的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070518 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080117 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20080118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080118 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080418 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080515 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4128777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |