KR100776786B1 - 공핍 중지층을 구비한 트렌치 ｉｇｂｔ - Google Patents
공핍 중지층을 구비한 트렌치 ｉｇｂｔ Download PDFInfo
- Publication number
- KR100776786B1 KR100776786B1 KR1020060108006A KR20060108006A KR100776786B1 KR 100776786 B1 KR100776786 B1 KR 100776786B1 KR 1020060108006 A KR1020060108006 A KR 1020060108006A KR 20060108006 A KR20060108006 A KR 20060108006A KR 100776786 B1 KR100776786 B1 KR 100776786B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- type
- igbts
- trench
- buffer zone
- Prior art date
Links
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 33
- 238000000151 deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 241000270730 Alligator mississippiensis Species 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000006263 metalation reaction Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
넌에피택샬 플로트존 실리콘에 형성된 매우 낮은 VCEON 넌펀치 쓰루 트렌치 IGBT는 그 바닥 표면에 부가된 공핍 중지층 구조를 구비한다.
Description
도 1은 넌펀치 쓰루 트렌치 IGBT, 평면 펀치 쓰루 IGBT 및 본 발명의 트렌치 공핍 중지 IGBT에 대한 VCEON 대 스위칭 에너지 EOFF의 값을 도시한다.
도 2는 전형적인 종래 기술의 펀치 쓰루 IGBT의 몇 개의 셀들의 단면도이다.
도 3은 매우 얇은 웨이퍼를 갖는 전형적인 종래 기술의 넌펀치 쓰루 IGBT의 몇 개의 셀들의 단면도이다.
도 4는 미국 특허 6,707,111호에서와 같은 종래의 펀치 쓰루형 디바이스를 정의하도록 버퍼층을 갖고, 매우 얇은 웨이퍼에 형성된 IGBT의 몇 개의 셀들의 단면도이다.
도 5는 넌펀치 쓰루 IGBT 트렌치 다이의 인접한 두 개의 트렌치들의 단면도이다.
도 6은 본 발명의 공핍 중지층을 구비한 도 5의 단면도이다.
본 발명은 절연 게이트 바이폴라 트랜지스터(IGBT: Insulated Gate Bipolar Transistor)에 관한 것이고 특히 공핍 중지층(depletion stop layer)을 갖는 트렌치형 IGBT에 관한 것이다.
현재, 두 개의 주요 유형의 IGBT 디바이스들이 있다, 즉 "펀치 쓰루(punch through)"형 및 "넌펀치 쓰루(non punch through)"형 디바이스들이다. 상기 "펀치 쓰루"형 IGBT는 일반적으로 에피택샬(epitaxial) 웨이퍼상에 제조되고, 그리고 상기 "넌펀치 쓰루"형 IGBT는 플로트존(FZ: float zone) 웨이퍼 상에 제조된다. IGBT 제조에 사용되는 전형적인 에피택샬 웨이퍼들은 하부 기판 상의 두 개의 에피택샬 증착층, 즉 반대 도펀트 유형의 기판상에 보다 높은 농도의 버퍼층 상의 가볍게 도핑된 상부층으로 구성된다.
펀치 쓰루 IGBT 내의 버퍼층은 디바이스의 성능에 중요한 역할을 한다. 상기 버퍼층은 역바이어스(reverse bias) 하에서 공핍 중지층으로서 기능하고 순방향 전도 모드에서 후면 애노드(anode)의 주입 효율을 제어한다. 상기 버퍼층의 두께 및 농도는 상기 디바이스의 항복(breakdown), 순방향 전도 및 스위칭 특성에 영향을 미칠 것이다. 일반적으로, 상기 펀치 쓰루 IGBT는 소정의 기술 또는 제조 공정에서 넌펀치 쓰루 IGBT 디바이스보다 더 나은 전도(VCEON) 및 스위칭 트레이드오프(tradeoff)를 가질 것이다. 그러나, 에피택샬 웨이퍼들은 프로트존 웨이퍼들보다 더 고가이다. 고전압 디바이스들(>600V)에 대해서, 상기 에피택샬층(epi) 저항률 및 두께를 균일하게 제어하는 것은 어렵다.
미국 특허 6,707,111호에 기재된 바와 같이, 펀치 쓰루 IGBT는 N+ 버퍼층을 생성하도록 양성자가 주입된 얇은 FZ 웨이퍼들 내에 형성될 수 있다.
트렌치 토폴로지를 구비한 IGBT가 미국 특허 6,683,331호에 기재된 바와 같이 형성되고, 평면 셀룰러(cellular) 또는 줄무늬(stripe) 토폴로지에 비해 더 낮은 온상태(on-state) 손실을 제공할 것임이 잘 알려져 있다.
IGBT에 대해 잘 알려진 감도지수(FOM: figure of merit)는 소수 캐리어 재결합(꼬리 전류)으로 인한 턴오프 에너지와 전도 손실(VCEON) 사이의 트레이드오프이다. 상기 꼬리 전류는 턴오프 에너지(EOFF)를 증가시킨다. 꼬리 전류 진폭 및 듀레이션(duration)을 줄이기 위한 모든 시도는 IGBT의 순방향 전압 강하(VCEON)를 증가시킨다. 따라서, 트레이드 오프에 의해 서로 다른 애플리케이션 조건들에 대해 IGBT들이 적응된다. 펀치 쓰루 IGBT는 다양한 트레이드 오프에 의해 매우 광범위한 애플리케이션들(속도)에 적합하게 될 수 있다. 넌펀치 쓰루 IGBT는 펀치 쓰루 IGBT에 비해 낮은 EOFF를 갖지만, VCEON이 높은 단점을 가지므로, 10kHz보다 큰 스위칭 주파수를 갖는 애플리케이션에 적합하다.
광범위한 주파수 범위(4kHz 내지 30kHz)에 걸쳐 낮은 손실을 갖고 그리고 펀치 쓰루 및 넌펀치 쓰루 IGBT들에 비해 VCEON과 EOFF가 모두 낮은 IGBT를 제공하는 것이 바람직할 것이다. 또한, 하드 스위칭 방법(낮은 VCEON과 EOFF)과 공명 스위칭 방법(낮은 VCEON)을 갖는 다양한 애플리케이션들에서 개선된 효율을 제공할 수 있는 IGBT를 제공하는 것이 바람직하다.
본 발명은 종래의 IGBT 디바이스들에 비해 VCEON과 EOFF 양자 모두가 더 낮고, 플로트존 웨이퍼들에 제조된 트렌치 토폴로지를 구비한 신규한 공핍 중지 IGBT에 관한 것이다.
구조 및 제조 공정이 전형적인 트렌치 IGBT가 미국 특허 6,683,331호에 개시된 바와 같이 플로트존 웨이퍼에 제조된다. 600V 디바이스에 대해, 22-30 ohm-cm의 저항률이 사용될 수 있고 1200V 디바이스에 대해 50-80 ohm-cm까지의 저항률이 사용될 수 있다. 전면(front side) 구조들이 패턴(pattern)되고 패시베이트(passivate)된 후에, 상기 웨이퍼는 600V 디바이스에 대해 60-70㎛까지 그리고 1200V 디바이스에 대해 100-140㎛까지 얇아진다. 그 다음, 미국 특허 6,707,111호에 개시된 바와 같이, N+ 공핍 중지층이 상기 웨이퍼의 후면(backside) 상에 형성되고, 이어 가볍게 도핑된(weak) 애노드가 상기 웨이퍼의 후면 상에 또한 형성된다.
트렌치 토폴로지와 넌에피 공핍 중지 기술의 결합은 도 1에 도시된 것과 같이 우수한 VCEON 대(vs.) 스위칭 에너지 트레이드오프를 제공한다. 평면 펀치 쓰루 IGBT에 비해, 신규한 공핍 중지 트렌치 IGBT는 매우 개선된 스위칭 에너지 손실을 제공한다. 평면 NPT IGBT에 비해, 상기 신규한 공핍 중지 트렌치 IGBT는 동일한 스위칭 에너지 손실에 대해 매우 낮은 전도 손실을 갖는다.
(a) 종래의
IGBT
도 2는 개시 내용이 본 출원에 참조로서 모두 통합된 미국 특허 6,707,111호에 개시된 종래의 평면 펀치 쓰루 IGBT를 도시한다.
도 2에서, 동시에 형성된 복수의 동일한 다이를 포함하는 웨이퍼에 형성된 IGBT 다이의 작은 부분이 도시된다. 상기 용어 다이 및 웨이퍼는 본 명세서에서 교환가능하도록 사용된다. 상기 디바이스 및 그 제조 공정은 잘 알려져 있으며, 미국 특허들 5,661,314호 및 5,795,793호에서 전형적인 디바이스들과 제조 공정을 개시하고 있다. 일반적으로, 상기 디바이스는 종래의 플로트존 물질 P+ 몸체(11)를 갖는 단결정 실리콘 웨이퍼(10)에 형성되고, 상기 플로트존 물질 P+ 몸체(11)는 그 위에 N+ 에피택샬 증착층(12)과 추가의 N 에피택샬 증착층(13)을 가지며, 상기 추가의 N 에피택샬 증착층에는 접합(junction)들이 형성되어 있다. 종래의 D-MOS 접합 패턴이 상기 에피택샬 증착층(13)의 상부 표면에 형성되고, 각각 환상(annular) 소스(15)를 포함하는 복수의 이격된 P형 베이스들 또는 채널 영역들(14)로 구성된다. 다른 토폴로지들이 상기 베이스들(14)에 대해 사용될 수 있다.
그 다음, 전도성 폴리실리콘 게이트 격자(16)가 베이스 영역들(14)의 외부 사이의 가역 채널 영역과 종래의 게이트 옥사이드 위에 놓인다. 그 다음, 이미터 전극(17)이 웨이퍼(10)의 상부 표면 위에 형성되어, 베이스 및 소스 영역들(14 및 15)과는 컨택하지만 게이트 격자(16)로부터는 절연된다. 콜렉터 전극(18)이 몸체(11)의 바닥과 컨택한다.
상기 N+ 버퍼층(12)은상기 디바이스의 필요한 스위칭 및 항복 특성을 획득하기 위한 두께와 농도를 갖는다. 상기 N+ 버퍼층(12)은 바이폴라 트랜지스터(11/12/13)의 주입 효율을 제어한다. 상기 웨이퍼의 두께는 P+ 기판(11)과 함께 웨이퍼의 손상에 대한 위험 없이 제조를 가능하게 한다. 그러나, 상기 에피 웨이퍼(10)는 고가이다.
에피택셜 증착층들을 구비한 웨이퍼들의 높은 비용을 피하기 위해, 도 1의 DMOS 패턴은 도 3에 도시된 바와 같이 덜 비싼 플로트존 물질의 표면에 형성될 수 있다. 도 3의 디바이스에서, 상기 DMOS 상부 패턴과, 상부 금속 및 패시베이션(passivation)이 손상 없이 처리될 수 있는 비교적 두꺼운 N-플로트존(FZ) 웨이퍼(20)에 형성된다. 그 다음, 바닥 표면을 그라인딩(grinding)하고 식각하여 필요한 항복 전압에 따른 소정 값으로 몸체 두께(27)를 줄인다. 그 다음, 약하게 도핑된 P- 콜렉터 영역(21)이 형성되어 티타늄(titanium) 층(24), 니켈 바나듐(nikel-vanadium) 층(25) 및 은(silver) 층에 의해 덮인 알루미늄 층(23)으로 구성된 콜렉터 전극(18)에 의해 컨택된다. 상기 웨이퍼(20)의 몸체(27)는 N- 플로트존 실리콘으로서 그 상부표면에 도 1의 D-MOS 접합 패턴을 수용한다.
상기 약하게 도핑된 P- 애노드(21)는 주입되거나 비정질(amorphous) 실리콘층일 수 있다. 이러한 디바이스들은 2004년 6월 22일 특허된 미국 특허 6,753,580호 및 2001년 6월 5일 특허된 미국 특허 6,242,288호에 개시되어 있다.
도 3의 디바이스는 넌펀치 쓰루 동작 모드에서 동작한다. 즉, 상기 실리콘에 걸린 전계는 상기 웨이퍼 또는 다이의 바닥에 도달하기 전에 0에 이른다. 상기 베 이스 확산부(14)의 P형 농도는 N- 몸체(27)(전형적으로 600V 디바이스에 대해 25 ohm cm)와의 접합에서 줄어들고 상기 약하게 도핑된 P- 애노드는 예를 들어 0.1 내지 0.5㎛로 매우 얕다. 몸체(27)의 두께는 항복 전압에 매우 의존적이다. 따라서, 몸체(27)는 600V 디바이스에 대해 대략 80㎛이고 1700V 항복 전압에 대해 대략 250㎛이다. 상기 디바이스에 걸린 전계는 콜렉터(22)에 도달하기 전에 0으로 줄어든다. 따라서, 상기 전계는 펀치 쓰루되지 않는다.
도 3의 디바이스는 도 4에 도시된 바와 같이 버퍼존 N+ 주입부(30)를 추가함으로써 펀치 쓰루 디바이스로 기능하도록 만들어질 수 있다. 도 3의 구성요소들과 유사한 도 4의 구성요소들은 동일한 도면부호를 갖는다. 도 4의 디바이스에 대한 농도 프로파일(profile)은, 몸체(27)에 걸린 전계가 고도의 전도성 버퍼(30)에까지 이르러서 역바이어스에서 상기 웨이퍼를 통해 펀치 쓰루하도록 된다.
N+ 버퍼(30)를 형성하는 종래의 방식은 상기 얇게 하는 동작 후에 상기 웨이퍼의 후면에 인(phosphorus) 또는 비소(arsenic) 원자들의 주입과 이에 이은 상기 도펀트를 활성화시키기 위한 활성 어닐링(activation annealing)에 의해 이루어진다. 이들 주입은 필요한 N+ 영역 깊이에 도달하도록 600keV 내지 2MeV의 주입 에너지를 필요로 한다. 이는 매우 비싼 고에너지 주입기를 필요로 하고, 약한 웨이퍼에 추가의 처리가 이루어져야 한다. 또한, 어닐링 온도는 상부표면 패시베이션 층들의 증착 온도 이하로 유지되어야 한다(350℃ 내지 425℃). 그러나, 인 또는 비소의 바람직한 어닐링 온도는 대략 700℃이상이다. 보다 낮은 온도가 사용되어야 하기 때문에, N+ 도펀트 주입부(30)의 작은 부분만이 어닐링될 것이고 작은 온도 변화에도 어닐링 양은 크게 변할 것이다.
도 4의 상기 N+ 주입부(30)는 바람직하게 낮은 주입 에너지로 수행될 수 있는 수소 주입에 의해 형성되며, 이때 상기 수소 주입은 상기 디바이스의 상부측 상의 패시베이션에 손상을 줄 온도보다 상당히 낮은 활성 온도에서 수행된다.
따라서, 수소 이온은 1E12/cm2 내지 1E16/cm2 범위의 도오즈(dose)에서 100 내지 500KeV 범위의 에너지로 주입될 수 있다. 수소 이온의 5E13/cm2 내지 5E14/cm2의 특정 도오즈에서 170KeV의 에너지를 사용함으로써 양호한 결과가 획득되었다.
그 다음, 상기 웨이퍼는 300℃ 내지 400℃에서 30 내지 60분 동안 형성 가스(forming gas)에서 어닐링되고, 뒤이어 P- 이온 주입되거나, 또는 PECVD 또는 스퍼터링에 의해 P 도핑 비정질 실리콘층이 증착된다. 그 다음, 순수한 알루미늄(1000Å); 티타늄(1000Å); 니켈 바나듐(7% V)(4000Å); 은(6000Å)의 금속들이 순서대로 스퍼터링됨으로써 컨택이 형성된다. 알루미늄 증착 전에 인사이츄(in-situ) 어닐링 공정이 웨이퍼 표면으로부터 모든 잔존하는 습기를 제거하여 알루미늄과 실리콘 사이에 양질의 컨택을 보장한다.
전술한 바와 같이, 트렌치형 IGBT가 또한 잘 알려져 있으며, 이러한 디바이스들은 미국 특허 6,683,331호에 개시되어 있고, 상기 특허의 개시사항은 본 명세서에 참조로서 모두 통합되어 있다.
도 5는 본 발명에 따라 형성된 디바이스의 활성 영역 내의 한 쌍의 인접한 "셀들"(연장된 줄무니들 또는 이격된 다각형 소자들)을 도시한다. 상기 셀들은 단일 다이 내의 수천 개까지 중의 두 개이고, 웨이퍼 스테이지에서 다이에 형성된다.
도 5의 구조는 플로트존 물질의 공통 시작 웨이퍼(125)에 형성된다. 그러나, 에피택샬 웨이퍼들이 또한 사용될 수 있다. 상기 웨이퍼(125)는 인접한 깊은 트렌치들(131 및 132)을 수용하는 N- 몸체를 구비하며, 상기 각각의 트렌치들(131 및 132)은 얇은(예를 들어 1000Å) 실리콘 다이옥사이드 게이트 절연층들(133 및 134)로 테두리가 쳐있고 전도성 폴리실리콘 게이트들(135 및 136)에 의해 채워져 있으며, 상기 전도성 폴리실리콘 게이트들(135 및 136)은 상호접속되고(미도시) 그리고 외부 게이터 단자(G)(개략적으로 도시됨)를 구비한다. 트렌치들(131 및 132)은 대략 1.5㎛ 폭으로, 대략 5 내지 10㎛ 만큼 이격되어(spaced) 있고, 그리고 4 내지 9㎛의 깊이 바람직하게는 6.5㎛를 갖는다. 이들 트렌치들은, 8㎛ 깊이의 트렌치에 대해서, 상기 트렌치 영역에서 대략 5㎛ 깊이(상기 실리콘의 상부표면으로부터 측정됨)인 P- 베이스 확산부(137)를 통해 연장된다.
트렌치들(131 및 132)은 매우 깊고(2 내지 4㎛) 매우 짧은 측면 너비(예를 들어 1.5 내지 3㎛)를 갖는 N+ 이미터 영역들(140 및 141)을 통해 각각 연장된다. 이미터 영역들(140 및 141)은 각각 얕은 선반 컨택 영역들(142 및 143)을 가짐을 주목해야 하며, 상기 얕은 선반 컨택 영역들은 대략 0.2 내지 0.5㎛의 측면 확장부를 갖는다.
P+ 컨택 영역(150)은 P- 베이스(137)으로 그리고 상기 이미터 영역들(140 및 141) 사이로 연장된다. 상기 폴리실리콘 게이트들(135 및 136)은 적당한 절연 옥사이드(151)에 의해 덮이고 상기 디바이스의 상부 표면은 알루미늄 또는 다른 적당한 이미터 컨택(152)을 수용한다. 상기 디바이스의 후면은 콜렉터 컨택(153)을 수용하는 P+ 확산부(154)를 갖는다.
매우 깊은 트렌치(6.5㎛) 및 매우 깊은 P- 베이스(37)(7㎛)의 사용은 매우 깊은, 그렇지만 폭이 좁은 이미터 영역들(140 및 141)의 사용을 허용하면서, 여전히 이미터 영역들(예를 들어, 2㎛) 아래에 충분히 긴 가역 채널을 남김으로써 P 영역들(137)이 적당한 전압을 지원하여 N- 몸체(126)가 최적화될 수 있도록 한다. 또한, 상기 디바이스가 아발란체(avalanche)에서 동작할 때, 정공(hole) 전류가 P+ 영역(154)으로부터 매우 폭이 좁은 이미터 영역들(140 및 141) 아래의 유효 저항(RB)을 통해 상기 이미터들(140 및 141) 위 및 아래로 흐른다. 예를 들어 상기 NPN 트랜지스터(140, 137, 126)의 턴온을 피하고 그리고 IGBT 구조의 래칭(latching)을 피하기 위해 상기 저항은 매우 낮다.
(b) 본 발명의
트렌치
IGBT
도 6은 본 발명에 따라 구성된 IGBT의 단면을 도시한다. 도2 내지 도 5의 도면부호와 동일한 도 6의 도면부호는 동일한 구성요소를 나타낸다.
본 발명에 따르면, 도 5의 N- 영역(126)은 예를 들어 도 4에 도시된 바와 같이 150㎛보다 작은 두께로 에치백(etch back)되고, 상기 N형 버퍼(30) 및 P- 애노드 영역 그리고 관련 콜렉터 컨택이 그라인딩된 후면층(ground-back layer)에 추가된다. 이에 의해 넌에피택샬 공핍 중지 구조를 구비한 신규한 트렌치형 디바이스가 형성된다. 결과 디바이스의 특성들이 도 1에 도시되며, 상기 결과 디바이스는 도 2, 3, 4 및 5의 공지된 NPT IGBT와 평면 PT IGBT에 비해 상당히 개선된 VCEON 대 EOFF의 특성을 나타낸다. 따라서, 본 발명의 트렌치 IGBT는 하드 스위칭(낮은 VCEON 및 낮은 EOOF)을 갖는 매우 다양한 애플리케이션에 개선된 효율을 제공하고 상기 낮은 VCEON 때문에 공명 스위칭 회로들에도 적용가능하다.
본 발명이 비록 특정 실시예들에 관해서 설명되었지만, 많은 다른 변경 및 수정들 그리고 사용이 당해 기술분야의 당업자에게 명백할 것이다. 따라서, 본 발명은 본 명세서의 특정 개시사항에 의해 제한되지 않는 것이 바람직하다.
본 발명은 광범위한 주파수 범위(4kHz 내지 30kHz)에 걸쳐 낮은 손실을 갖고 그리고 펀치 쓰루 및 넌펀치 쓰루 IGBT들에 비해 VCEON과 EOFF가 모두 낮은 IGBT를 제공한다. 또한, 하드 스위칭 방법(낮은 VCEON과 EOFF)과 공명 스위칭 방법(낮은 VCEON)을 갖는 다양한 애플리케이션들에서 개선된 효율을 제공할 수 있는 IGBT를 제공한다.
Claims (6)
- 트렌치형 IGBT로서:250㎛보다 작은 두께를 갖는 플로트존 실리콘의 N형 웨이퍼와;상기 웨이퍼의 상부표면상에 형성된 MOS게이트 접합 패턴 및 금속과;상기 웨이퍼의 바닥 표면에 인접하여 형성된 공핍 중지 N+ 버퍼존과;상기 N+ 버퍼존 상에 형성되어 상기 웨이퍼의 상기 바닥 표면에까지 연장되는 약하게 도핑된 P형 애노드와; 그리고상기 약하게 도핑된 P형 애노드에 접속되고 상기 약하게 도핑된 P형 애노드와 교차하는 후면 금속 컨택을 포함하는 것을 특징으로 하는 트렌치형 IGBT.
- 트렌치형 IGBT로서:플로트존 실리콘의 N형 웨이퍼와, 여기서 상기 N형 웨이퍼는 상부 표면 및 바닥 표면을 구비하며;상기 N형 웨이퍼의 상기 상부 표면상에 형성된 MOS 게이트 접합 패턴과;상기 N형 웨이퍼의 상기 상부 표면상에 배치되는 적어도 하나의 금속층과;상부 표면과 바닥 표면을 갖는 공핍 중지 N+ 버퍼존과, 여기서 상기 N+ 버퍼존은 상기 N형 웨이퍼의 상기 바닥 표면에 인접하게 배치되며;상기 N+ 버퍼존의 상기 바닥 표면에 인접하게 배치되는 약하게 도핑된 P형 애노드와; 그리고상기 약하게 도핑된 P형 애노드에 접속된 후면 금속 컨택을 포함하는 것을 특징으로 하는 트렌치형 IGBT.
- 제 2항에 있어서, 상기 후면 금속 컨택은 알루미늄층과, 상기 알루미늄층에 인접하여 배치된 티타늄층과, 상기 티타늄층에 인접하여 배치된 니켈-바나듐층과, 그리고 상기 니켈-바나듐층에 인접하게 배치된 은층으로 구성되는 것을 특징으로 하는 트렌치형 IGBT.
- 제 2항에 있어서, 상기 플로트존 실리콘의 N형 웨이퍼의 두께는 250㎛보다 작은 것을 특징으로 하는 트렌치형 IGBT.
- 제 1항에 있어서, 상기 N+ 버퍼존에는 수소가 주입되어 있는 것을 특징으로 하는 트렌치형 IGBT.
- 제 2항에 있어서, 상기 N+ 버퍼존에는 수소가 주입되어 있는 것을 특징으로 하는 트렌치형 IGBT.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/265,489 | 2005-11-02 | ||
| US11/265,489 US7956419B2 (en) | 2005-11-02 | 2005-11-02 | Trench IGBT with depletion stop layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070047726A KR20070047726A (ko) | 2007-05-07 |
| KR100776786B1 true KR100776786B1 (ko) | 2007-11-19 |
Family
ID=37969739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060108006A KR100776786B1 (ko) | 2005-11-02 | 2006-11-02 | 공핍 중지층을 구비한 트렌치 ｉｇｂｔ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7956419B2 (ko) |
| EP (1) | EP1801885A3 (ko) |
| JP (1) | JP2007129231A (ko) |
| KR (1) | KR100776786B1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5596278B2 (ja) * | 2007-07-10 | 2014-09-24 | 富士電機株式会社 | トレンチ型絶縁ゲートｍｏｓ半導体装置 |
| EP2499672A2 (en) | 2009-11-10 | 2012-09-19 | ABB Technology AG | Punch-through semiconductor device and method for producing same |
| JP5880691B2 (ja) | 2012-03-30 | 2016-03-09 | 富士電機株式会社 | 半導体装置の製造方法 |
| US9023715B2 (en) | 2012-04-24 | 2015-05-05 | Globalfoundries Inc. | Methods of forming bulk FinFET devices so as to reduce punch through leakage currents |
| US9105579B2 (en) * | 2012-07-18 | 2015-08-11 | Avogy, Inc. | GaN power device with solderable back metal |
| KR101876579B1 (ko) * | 2012-09-13 | 2018-07-10 | 매그나칩 반도체 유한회사 | 전력용 반도체 소자 및 그 소자의 제조 방법 |
| US8937317B2 (en) | 2012-12-28 | 2015-01-20 | Avogy, Inc. | Method and system for co-packaging gallium nitride electronics |
| US9324645B2 (en) | 2013-05-23 | 2016-04-26 | Avogy, Inc. | Method and system for co-packaging vertical gallium nitride power devices |
| CN104253151B (zh) * | 2013-06-27 | 2017-06-27 | 无锡华润上华半导体有限公司 | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 |
| US9324809B2 (en) | 2013-11-18 | 2016-04-26 | Avogy, Inc. | Method and system for interleaved boost converter with co-packaged gallium nitride power devices |
| CN106062960B (zh) * | 2014-09-30 | 2019-12-10 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN106991221B (zh) * | 2017-03-24 | 2020-04-24 | 清华大学 | 一种基于igbt器件瞬态物理过程的分段折线建模方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679966A (en) | 1995-10-05 | 1997-10-21 | North Carolina State University | Depleted base transistor with high forward voltage blocking capability |
| JPH10294449A (ja) | 1994-11-25 | 1998-11-04 | Fuji Electric Co Ltd | 半導体装置 |
| JP2001044415A (ja) | 1999-05-26 | 2001-02-16 | Toyota Central Res & Dev Lab Inc | サイリスタを有する半導体装置及びその製造方法 |
| KR20050083340A (ko) * | 2004-02-23 | 2005-08-26 | 재단법인서울대학교산학협력재단 | 이중 게이트 트랜지스터 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1247293B (it) | 1990-05-09 | 1994-12-12 | Int Rectifier Corp | Dispositivo transistore di potenza presentante una regione ultra-profonda, a maggior concentrazione |
| DE4313170A1 (de) * | 1993-04-22 | 1994-10-27 | Abb Management Ag | Leistungshalbleiterbauelement |
| US5795793A (en) | 1994-09-01 | 1998-08-18 | International Rectifier Corporation | Process for manufacture of MOS gated device with reduced mask count |
| US6246090B1 (en) * | 2000-03-14 | 2001-06-12 | Intersil Corporation | Power trench transistor device source region formation using silicon spacer |
| US6242288B1 (en) | 2000-05-05 | 2001-06-05 | International Rectifier Corp. | Anneal-free process for forming weak collector |
| US6753580B1 (en) | 2000-05-05 | 2004-06-22 | International Rectifier Corporation | Diode with weak anode |
| US6482681B1 (en) * | 2000-05-05 | 2002-11-19 | International Rectifier Corporation | Hydrogen implant for buffer zone of punch-through non epi IGBT |
| JP3687614B2 (ja) | 2001-02-09 | 2005-08-24 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
| JP4932088B2 (ja) * | 2001-02-19 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 絶縁ゲート型半導体装置の製造方法 |
| US6683331B2 (en) | 2002-04-25 | 2004-01-27 | International Rectifier Corporation | Trench IGBT |
| US6919248B2 (en) * | 2003-03-14 | 2005-07-19 | International Rectifier Corporation | Angled implant for shorter trench emitter |
-
2005
- 2005-11-02 US US11/265,489 patent/US7956419B2/en active Active
-
2006
- 2006-11-02 KR KR1020060108006A patent/KR100776786B1/ko active IP Right Grant
- 2006-11-02 EP EP06022836A patent/EP1801885A3/en not_active Withdrawn
- 2006-11-02 JP JP2006298340A patent/JP2007129231A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10294449A (ja) | 1994-11-25 | 1998-11-04 | Fuji Electric Co Ltd | 半導体装置 |
| US5679966A (en) | 1995-10-05 | 1997-10-21 | North Carolina State University | Depleted base transistor with high forward voltage blocking capability |
| JP2001044415A (ja) | 1999-05-26 | 2001-02-16 | Toyota Central Res & Dev Lab Inc | サイリスタを有する半導体装置及びその製造方法 |
| KR20050083340A (ko) * | 2004-02-23 | 2005-08-26 | 재단법인서울대학교산학협력재단 | 이중 게이트 트랜지스터 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1801885A3 (en) | 2008-09-03 |
| US7956419B2 (en) | 2011-06-07 |
| KR20070047726A (ko) | 2007-05-07 |
| EP1801885A2 (en) | 2007-06-27 |
| JP2007129231A (ja) | 2007-05-24 |
| US20070096167A1 (en) | 2007-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100776786B1 (ko) | 공핍 중지층을 구비한 트렌치 ｉｇｂｔ | |
| JP4128777B2 (ja) | 絶縁ゲートバイポーラトランジスタ（ｉｇｂｔ）及びその製造方法 | |
| JP6356322B2 (ja) | トレンチゲート型絶縁ゲートバイポーラトランジスタ | |
| US5342797A (en) | Method for forming a vertical power MOSFET having doped oxide side wall spacers | |
| US8592894B2 (en) | Method of forming a power semiconductor device and power semiconductor device | |
| US11824090B2 (en) | Back side dopant activation in field stop IGBT | |
| US9941383B2 (en) | Fast switching IGBT with embedded emitter shorting contacts and method for making same | |
| JPH09503626A (ja) | 高いラッチアップ耐性を備えた炭化ケイ素ベースのｍｉｓ構造 | |
| CN110419111B (zh) | 自对准且稳健的绝缘栅双极晶体管器件 | |
| US11916138B2 (en) | Etch stop layer for injecting carriers into drift layer for a vertical power device | |
| US11114552B2 (en) | Insulated gate turn-off device with designated breakdown areas between gate trenches | |
| US20050227461A1 (en) | Semiconductor device having increased switching speed | |
| US20190115423A1 (en) | Insulated gate power devices with reduced carrier injection in termination area | |
| CN114256340A (zh) | 一种绝缘栅双极晶体管 | |
| US11757017B2 (en) | Anti-parallel diode formed using damaged crystal structure in a vertical power device | |
| US20240088226A1 (en) | Insulated gate turn-off device with short channel pmos transistor | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121024 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131024 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141027 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151026 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20161028 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20171027 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20181029 Year of fee payment: 12 |