JP2007243212A - 半導体装置およびそれを用いた電力変換装置 - Google Patents
半導体装置およびそれを用いた電力変換装置 Download PDFInfo
- Publication number
- JP2007243212A JP2007243212A JP2007117928A JP2007117928A JP2007243212A JP 2007243212 A JP2007243212 A JP 2007243212A JP 2007117928 A JP2007117928 A JP 2007117928A JP 2007117928 A JP2007117928 A JP 2007117928A JP 2007243212 A JP2007243212 A JP 2007243212A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- semiconductor
- carrier concentration
- layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
半導体スイッチング素子の低損失化と、それを用いた電力変換装置の短絡耐量の確保とを両立する。
【解決手段】
本発明の半導体スイッチング素子は、エミッタ側に電荷を蓄積し高伝導化を実現できるエミッタ構造をもち、かつコレクタ側に低スイッチング損失を実現する低注入のp層をもつIGBT構造とし、コレクタ側のp層のキャリア濃度の最大値が、そのp層に隣接するn層のキャリア濃度の最大値の10倍から100倍である。
【選択図】図1
Description
図1は、本実施例の断面構造図を示す。図9,図10と同じ構成要素には同一の符号を付けてある。図1の特徴は、エミッタ電極600側はn層150等を有する図9の構造をもち、コレクタ電極500側はキャリア濃度の低いp層100等を有する図10の構造を合わせ持つことである。本願の発明者が図1の構造での短絡時の電界を解析した結果を図2に示す。図1に示す構造とすることによって、図2に示すようにIGBT内部の電界を、コレクタ側,エミッタ側の片方に偏ることなく、分散でき、電力変換装置の短絡耐量を十分確保できる。
図4は本実施例の平面図を示す。本実施例の半導体装置2の構造が図1と異なる点は、コレクタ電極500とエミッタ電極600が同一半導体表面に形成されていることである。n- 層110は半導体基板140と絶縁膜410で電気的に分離されている。このような構造は、表面から電流を出し入れできるため、ほかの回路との電気的接続が容易であり、高電圧LSIなどに適用できる。もちろん、n層150と低注入のp層100,n層111構造を設けることにより、半導体装置の低損失と電力変換装置の短絡耐量の両立ができる。なお、C−D間が単位セルであり、これを反転繰り返すことによりセル数を増やし、高出力化ができる。
図5は本実施例の断面図を示す。本願の発明者が、本発明のコンセプトであるエミッタ側の電界とコレクタ側の短絡時の電界を均一化する構造として、他のエミッタ構造で検討した結果、特開2000−45081号公報や、ISPSD 2001年、Proceedings 、417頁〜420頁に記載されている構造でも有効なことを確認した。図5において、エミッタ電極600は隣り合うトレンチ形MOSゲート(ゲート電極200,ゲート絶縁膜300)間の距離が短い領域のp+ 層121とn+ 層103に電気的に接触している。この断面では、隣り合うトレンチ形ゲート間が広い部分の間にあるp層125は、絶縁膜401,402でエミッタ電極600と絶縁分離され、p層125はフローティング電位となっている。この結果、上記特開2000−45081号公報などでも述べているように、p層100から注入したホールの一部が、一旦p層125に流れ込み、トレンチ形MOSゲートの底に沿うように流れ、p層120,p+ 層121,エミッタ電極600へ流入する。その結果、このホールがバイポーラトランジスタのベース電流のような働きをし、トレンチ形MOSゲートの底部に形成された蓄積層から電子がn- 層110へ注入し、n- 層110の伝導度変調が促進される。これにより半導体装置3が低損失化できる。
図6は、本実施例の平面構造を示す。本実施例は図5の構造を高圧LSIに好適なコレクタ電極500とエミッタ電極600とが、同一表面上に形成された半導体装置4である。コレクタ側に面した領域にフローティングのp層125が形成されており、実施例3で述べた伝導度変調の向上効果が実現でき、高電圧LSIの高集積化ができる。また、本実施例ではp層125を設けることにより、ゲート絶縁膜300に加わる電界、とくにコレクタ側の電界を緩和でき、ゲート絶縁膜300の信頼性も向上する。
図7に本実施例の断面図を示す。図7の半導体装置5は、図5に示す半導体装置3とほぼ同様の構造であるが、隣り合うトレンチ形MOSゲート間の距離が短い領域のp層120とn- 層110の間にn層151を設けた点が異なる。n層151を設けたことにより、先に述べたMOSゲート底部の蓄積層からの電子注入に加え、ホールの蓄積効果が重なり、さらにn- 層110の伝導度変調の向上効果が高まる。
図8に本実施例の断面図を示す。図8の半導体装置6は、図6に示す半導体装置4とほぼ同様の構造であるが、実施例5と同様に、隣り合うトレンチ形MOSゲート間の距離が短い領域のp層120とn- 層110の間にn層151を設けたことにより、MOSゲート底部の蓄積層からの電子注入に加え、ホールの蓄積効果が重なり、さらにn- 層110の伝導度変調の向上効果が高まる。
本実施例では、実施例1から実施例6のIGBTを前記図11に示す電力変換装置のIGBT701〜IGBT706として用いた。図11において、符号701〜706はIGBT、711〜716はダイオード、801〜806はゲート回路、900はP端子、901はN端子、910はU端子、911はV端子、912はW端子、950はモータである。
Claims (10)
- 一対の主表面を有する半導体基体と、該基体内に位置する第1導電形の第1の
半導体領域と、前記第1の半導体領域に隣接し第1の半導体領域のキャリア濃度
より低いキャリア濃度である第2導電形の第2の半導体領域と、前記第2の半導
体領域の上に隣接し第2の半導体領域のキャリア濃度より低いキャリア濃度であ
る第2導電形の第3の半導体領域と、前記第3の半導体領域内に伸び前記第3の
半導体領域のキャリア濃度より高いキャリア濃度である複数個の第2導電形の第
4の半導体領域と、該第4の半導体領域内に位置する第1の導電形の第5の半導
体領域と、該第5の半導体領域内に位置する第2の導電形の第6の半導体領域と
、前記第3,第4,第5及び第6の半導体領域の上に形成されたゲート絶縁膜と
、該絶縁膜の上に形成されたゲート電極と、前記第5の半導体領域と第6の半導
体領域に接したエミッタ電極と、前記第1の半導体領域に接したコレクタ電極と
を備え、前記第1の半導体領域のキャリア濃度の最大値が、前記第2の半導体領
域のキャリア濃度の最大値の10倍から100倍であることを特徴とする半導体
装置。 - 請求項1において、前記第2の半導体領域のキャリア濃度の総和が1×1012
cm-2から1×1013cm-2であることを特徴とする半導体装置。 - 請求項1および請求項2のいずれかにおいて、前記第1の半導体領域の厚さが
3μm以下であることを特徴とする半導体装置。 - 請求項1から請求項3のいずれかにおいて、前記第1の半導体領域に接するコ
レクタ電極がその接触面領域でアルミニウムを含むことを特徴とする半導体装置
。 - 一対の主表面を有する半導体基体と、該基体内に位置する第1導電形の第1の
半導体領域と、前記第1の半導体領域に隣接し第1の半導体領域のキャリア濃度
より低いキャリア濃度である第2導電形の第2の半導体領域と、前記第2の半導
体領域上に隣接し第2の半導体領域のキャリア濃度より低いキャリア濃度である
第2導電形の第3の半導体領域と、前記第3の半導体領域内に伸び少なくとも2
種類の異なる隣り合う間隔で配置した複数個のMOS形トレンチゲートと、該
MOS形トレンチゲート間にあって前記第3の半導体領域のキャリア濃度より高
いキャリア濃度である第1導電形の第4の半導体領域と、隣り合う間隔が狭い
MOS形トレンチゲート間にあって前記第4の半導体領域内に位置するとともに
前記MOS形トレンチゲートに接し第4の半導体領域のキャリア濃度より高いキ
ャリア濃度である第2導電形の第5の半導体領域と、前記第4の半導体領域と第
5の半導体領域に接したエミッタ電極と、前記第1の半導体領域に接したコレク
タ電極とを備え、前記第1の半導体領域のキャリア濃度の最大値が、前記第2の
半導体領域のキャリア濃度の最大値の10倍から100倍であることを特徴とす
る半導体装置。 - 請求項5において、隣り合う間隔が狭いMOS形トレンチゲート間にあって、
前記第3の半導体領域と前記第4の半導体領域内の間に位置するとともに前記
MOS形トレンチゲートに接し、第3の半導体領域のキャリア濃度より高いキャ
リア濃度である第2導電形の第6の半導体領域を備えることを特徴とする半導体
装置。 - 請求項5または請求項6のいずれかにおいて、前記第2の半導体領域のキャリ
ア濃度の総和が1×1012cm-2から1×1013cm-2であることを特徴とする半導
体装置。 - 請求項5から請求項7のいずれかにおいて、前記第1の半導体領域の厚さが3
μm以下であることを特徴とする半導体装置。 - 請求項5から請求項8のいずれかにおいて、前記第1の半導体領域に接するコ
レクタ電極がその接触面領域でアルミニウムを含むことを特徴とする半導体装置
。 - 一対の直流端子と、交流出力の相数と同数の交流端子と、一対の直流端子間に
接続され、それぞれ電力半導体スイッチング素子と逆極性のダイオードの並列回
路とを2個直列接続した構成からなり、並列回路の相互接続点が異なる交流端子
に接続された交流出力の相数と同数のインバータ単位とを具備し、前記電力半導
体スイッチング素子が請求項1から請求項9の何れかに記載の半導体装置である
ことを特徴とする電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007117928A JP2007243212A (ja) | 2007-04-27 | 2007-04-27 | 半導体装置およびそれを用いた電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007117928A JP2007243212A (ja) | 2007-04-27 | 2007-04-27 | 半導体装置およびそれを用いた電力変換装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002158510A Division JP2003347549A (ja) | 2002-05-31 | 2002-05-31 | 半導体装置およびそれを用いた電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007243212A true JP2007243212A (ja) | 2007-09-20 |
Family
ID=38588360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007117928A Pending JP2007243212A (ja) | 2007-04-27 | 2007-04-27 | 半導体装置およびそれを用いた電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007243212A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010232335A (ja) * | 2009-03-26 | 2010-10-14 | Sanyo Electric Co Ltd | 絶縁ゲートバイポーラトランジスタ |
WO2020230456A1 (en) | 2019-05-15 | 2020-11-19 | Denso Corporation | Insulated gate bipolar transistor |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0327573A (ja) * | 1989-06-26 | 1991-02-05 | Hitachi Ltd | 半導体装置 |
JP2000307116A (ja) * | 1999-02-17 | 2000-11-02 | Hitachi Ltd | 半導体装置及び電力変換装置 |
JP2001332729A (ja) * | 2000-03-14 | 2001-11-30 | Toshiba Corp | 半導体装置 |
JP2003533047A (ja) * | 2000-05-05 | 2003-11-05 | インターナショナル・レクチファイヤー・コーポレーション | パンチスルーノンエピタキシャルigbtのバッファ領域への水素注入方法 |
-
2007
- 2007-04-27 JP JP2007117928A patent/JP2007243212A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0327573A (ja) * | 1989-06-26 | 1991-02-05 | Hitachi Ltd | 半導体装置 |
JP2000307116A (ja) * | 1999-02-17 | 2000-11-02 | Hitachi Ltd | 半導体装置及び電力変換装置 |
JP2001332729A (ja) * | 2000-03-14 | 2001-11-30 | Toshiba Corp | 半導体装置 |
JP2003533047A (ja) * | 2000-05-05 | 2003-11-05 | インターナショナル・レクチファイヤー・コーポレーション | パンチスルーノンエピタキシャルigbtのバッファ領域への水素注入方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010232335A (ja) * | 2009-03-26 | 2010-10-14 | Sanyo Electric Co Ltd | 絶縁ゲートバイポーラトランジスタ |
WO2020230456A1 (en) | 2019-05-15 | 2020-11-19 | Denso Corporation | Insulated gate bipolar transistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4644730B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
JP6846119B2 (ja) | ダイオード、およびそれを用いた電力変換装置 | |
US7638839B2 (en) | Power semiconductor device and power conversion device using the same | |
US9799648B2 (en) | Semiconductor device | |
US11063122B2 (en) | Silicon carbide semiconductor device and power conversion device | |
US20120273897A1 (en) | Semiconductor Device and Electric Power Conversion Device Using Same | |
JP5135666B2 (ja) | 電力変換装置 | |
KR101613442B1 (ko) | 절연 게이트형 바이폴라 트랜지스터 | |
JP2005317751A (ja) | 逆導通型半導体素子とその製造方法 | |
US20230106654A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US11973132B2 (en) | Semiconductor device comprising insulated gate bipolar transistor (IGBT), diode, and well region | |
JP5017850B2 (ja) | 電力用半導体装置およびそれを用いた電力変換装置 | |
JP2016012581A (ja) | 半導体装置及びそれを用いた電力変換装置 | |
JP2003347549A (ja) | 半導体装置およびそれを用いた電力変換装置 | |
US9972675B1 (en) | Power semiconductor device and method therefor | |
Rahimo et al. | Realization of higher output power capability with the bi-mode insulated gate transistor (BIGT) | |
JP2007243212A (ja) | 半導体装置およびそれを用いた電力変換装置 | |
JP3695249B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
US11374091B2 (en) | Semiconductor device | |
JP2022141423A (ja) | 半導体装置 | |
JP6038737B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
WO2010142342A1 (en) | Power semiconductor device | |
JP2011103478A (ja) | 半導体装置および電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110803 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110823 |