JP2003533047A - パンチスルーノンエピタキシャルｉｇｂｔのバッファ領域への水素注入方法 - Google Patents

パンチスルーノンエピタキシャルｉｇｂｔのバッファ領域への水素注入方法

Info

Publication number
JP2003533047A
JP2003533047A JP2001582831A JP2001582831A JP2003533047A JP 2003533047 A JP2003533047 A JP 2003533047A JP 2001582831 A JP2001582831 A JP 2001582831A JP 2001582831 A JP2001582831 A JP 2001582831A JP 2003533047 A JP2003533047 A JP 2003533047A
Authority
JP
Japan
Prior art keywords
wafer
hydrogen
kev
type
implant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001582831A
Other languages
English (en)
Other versions
JP4128777B2 (ja
Inventor
フランシス リチャード
ング チウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of JP2003533047A publication Critical patent/JP2003533047A/ja
Application granted granted Critical
Publication of JP4128777B2 publication Critical patent/JP4128777B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 ＩＧＢＴを薄い（２５０μｍ厚さ未満）フロートゾーンシリコンウェハ（２０）内に、水素注入を用いてＮ+バッファ層（３０）をウェハの底部に形成して作製する。希薄なアノード（２１）をウェハの底部に形成する。次第に深さが浅くなり用量が増加する単一の水素注入または複数の水素注入を用いて、拡散させたフロートゾーンウェハ内に注入を形成する。本プロセスは、何れかのタイプのデバイスにおけるシリコンに対する良好なオーミックコンタクトを可能にする目的でＮ+コンタクト領域をシリコン内に形成するために用いても良い。

Description

【発明の詳細な説明】
【０００１】 (関連出願) 本出願は、以下の出願、IR-1462(IGBT WITH AMORPHOUS SILICON TRANSPARENT
COLLECTOR-Richard Francis)、米国特許出願第09/566,219号、2000年5月5日に出
願;IR-1673(DIODE WITH WEAK ANODE-Richard Francis, Chiu NgおよびFabrizio
Rue Redda)、米国特許出願第09/565,148号、2000年5月5日に出願;IR-1706(ANNEA
L-FREE PROCESS FOR FORMING WEAK COLLECTOR-Richard FrancisおよびChiu Ng)
、米国特許出願第09/565,928号、200年5月5日に出願;およびIR-1707(PROCESS FO
R FORMING SPACED ACTIVATED WEAK COLLECTORS ON THIN IGBT SEMICONDUCTOR WA
FERS-Richard FrancisおよびChiu Ng)、米国特許出願第09/565,973号、2000年5
月5日に出願に関する。
【０００２】 （発明の分野） 本発明は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）に関し、より詳細
には、フロートゾーン（ノンエピタキシャル）シリコン内のパンチスルー型ＩＧ
ＢＴの新しい構造及びその製造プロセスに関する。
【０００３】 （発明の背景） 現在、ＩＧＢＴは、エピタキシャル堆積されたシリコンウェハの最上部にＤＭ
ＯＳ型構造が形成された「パンチスルー」デバイスとして製造されるのが普通で
ある。エピタキシャル堆積層は、同じ濃度型でより高濃度のバッファ層の上に形
成され、バッファ層は反対の濃度型の基板上に形成されて少数キャリアの注入源
として作用する。このような「パンチスルー」デバイスでは、逆バイアス下にお
いてシリコンを横断する電界は、シリコンの最上面から、空乏層「ストップ」と
して作用するバッファ層まで達する。
【０００４】 パンチスルー型ＩＧＢＴ中のＮ+バッファ層は、デバイス動作において重要な
役割を果たす。すなわちＮ+層の厚さおよび濃度は、デバイスのスイッチングお
よびブレークダウン電圧特性に大きく影響する。前述したように、バッファ層は
デバイスが逆バイアス下にあるときに空乏層ストップとして作用し、またＮ+バ
ッファ層は、寿命が短く、ＩＧＢＴを構成する等価なバイポーラトランジスタの
うちの１つの注入効率を制御する。Ｎ+バッファを用いるときは、より薄いＮ-エ
ピタキシャル層（より抵抗率が高い）を用いて、特定のブレークダウン要求を実
現することができる。一般に、所定の技術を用いれば、パンチスルー型ＩＧＢＴ
は、「ノンパンチスルー」ＩＧＢＴデバイスよりも順電圧降下Ｖｃｅｏｎが小さ
く、スイッチングのトレードオフが良好である。
【０００５】 パンチスルーデバイスで使用されるウェハは、比較的厚いため、大量生産用の
既存のウェハ注入装置及び他のウェハ製造装置を用いて、過度に破損することな
く容易に処理できる。しかし、エピタキシャル形成層を有するウェハ（「エピウ
ェハ」）は高価である。そのためパンチスルーＩＧＢＴの従来の製造方法では、
エピウェハとして、通常、最初にＮ+層をボロンドープされた基板上に成長させ
、その後にＮ+層の最上部へＮ-シリコンをエピタキシャル堆積させることで作製
したものを使用する。ＩＧＢＴ特性を低電圧用に最適化するために、Ｎ-および
Ｎ+層の厚さ及び抵抗率は容易に調整できる。しかし、高電圧（例えば、約６０
０Ｖを超える）用のデバイスで必要とされる厚くて抵抗率が高いＮ-エピタキシ
ャルシリコン用のプロセスを調整または制御することは、非常に難しい。
【０００６】 「ノンパンチスルー」ＩＧＢＴをフロートゾーン（ノンエピタキシャル）材料
内に直接形成して、コストを下げることが可能である。このようなデバイスは、
IEEE発行0-7803-3106-0/96、題名「NPT-IGBT-Optimizing for Manufacturabilit
y」(Darryl Burnsら)に記載されている。これらのデバイスでは、フロートゾー
ンウェハの最上部にＤ−ＭＯＳ接合パターンを用いている。フロートゾーンウェ
ハを、最終的なデバイスでの所望するブレークダウン電圧と速度とに依存する値
まで薄くし、次に、「希薄な（ｗｅａｋ）」または「透明な（ｔｒａｎｓｐａｒ
ｅｎｔ）」コレクタとして知られる比較的効率の悪いインジェクタ（ｉｎｊｅｃ
ｔｏｒ）である比較的低濃度にドープされた浅い接合のコレクタを設ける（用語
コレクタおよびアノードは、しばしば入れ代わる）。この技術によって、重金属
または電子ビームによる寿命キリング（ｌｉｆｅｔｉｍｅ ｋｉｌｌｉｎｇ）を
必要とすることなく高速デバイスが作製される。
【０００７】 ノンパンチスルーデバイスにはバッファ層が全くなく、シリコンを横断する電
界は希薄なコレクタに到達しない。そのためこれらのデバイスでは安価なフロー
トゾーン材料を使用するが、パンチスルーモードでは動作しない。
【０００８】 ノンパンチスルーＩＧＢＴウェハの厚さは、デバイスブロッキング（ｄｅｖｉ
ｃｅ ｂｌｏｃｋｉｎｇ）電圧によって決定され、６００Ｖのデバイスの場合の
約８０μｍから、１７００Ｖでブレークダウンするデバイスの場合の約２５０μ
ｍまで及び得る。一般に、ブレークダウン電圧が低いほど、ウェハはより薄くな
ければならない。これらの超薄ウェハは、製造プロセスで取り扱うときに過度の
破損を受けるので、ウェハの取り扱いは最小限に抑えなければならない。現在、
大量生産用に使用される殆どの製造装置において、コスト高な変更を行わずにこ
れらのウェハを取り扱うことはできない。
【０００９】 またパンチスルーＩＧＢＴを安価なフロートゾーン材料内に作製できることも
知られている。すなわち、勾配が良く制御された高濃度バッファゾーンをウェハ
の底面（希薄なアノードの前）に注入することによって、Ｎ+バッファ層をフロ
ートゾーンデバイスに付加することができる。パンチスルーＩＧＢＴをフロート
ゾーンウェハ内に作製することによって、ノンパンチスルーＩＧＢＴの低コスト
ウェハの利益と、パンチスルーＩＧＢＴの良好なＶceonおよびスイッチングトレ
ードオフとを受けることができる。Ｎ+バッファ層をフロートゾーン材料内に形
成する従来の方法は、ウェハを正確な厚さに薄くし、Ｎ型ドーパント（リンまた
はヒ素など）をシリコンの底面に注入し（薄くした後に）、その後、高温アニー
ル（約６００℃を上回る）によってドーパントを活性化することによる。次に、
浅いＰ型領域を底面に形成する。しかし、このアプローチには、いくつかの問題
がある。
【００１０】 １．フロートゾーンウェハが非常に薄いため（６０−１５０μｍの厚さ）、注
入およびアニール段階で破損を受けやすい。
【００１１】 ２．バッファ層Ｎ+ドーパントにリンまたはアンチモンの何れかを用いる場合
、所望する注入深さを実現するためには、６００ＫｅＶ−２ＭｅＶの注入エネル
ギーが必要である。このような高エネルギー注入装置は、非常に高価であり、ま
たウェハ製造工場で大きなスペースを取る。
【００１２】 ３．ウェハの破損を減らすために、Ｎ+バッファ層の形成を、前面のメタライ
ジング及びパターニングが済んだ後、背面の金属堆積の前に行うことができる。
しかし、前面の金属がすでに設けられているため、Ｎ+注入のアニールは、最上
面のパッシベーション層の堆積温度（３５０℃−４２５℃）を下回る温度に制限
される。その結果、注入ドーパントのほんの一部のみがアニールされ、アニーリ
ングの度合いが非常に小さな温度範囲で大きく変化する。
【００１３】 （発明の簡単な説明） 本発明によれば、バッファ層とコレクタの両方がウェハの背面に属する新しい
プロセスによって、パンチスルーＩＧＢＴをフロートゾーンのノンエピタキシャ
ル材料内に形成する。ウェハを薄くした後、Ｎ+バッファ層を、１００ＫｅＶ−
５００ＫｅＶのエネルギー範囲で１Ｅ１２−１Ｅ１６／ｃｍ2の用量の水素原子
注入によって形成する。この後、浅い（約０．１μｍ−０．５μｍ）Ｐ型領域の
注入を、例えばボロン原子を用いて行うことによって、希薄なアノードを形成す
る。次にウェハを、３０−６０分間、３００−４００℃でアニールして、デバイ
スの最上面の構造（金属およびパッシベーション）に損傷を与えることなく水素
注入を活性化する。この次に、バックコンタクト、例えばＡｌ／Ｔｉ／ＮｉＶ／
Ａｇを背面に堆積する。
【００１４】 背面への金属堆積の前に、スパッタリングツール内のウェハを真空下で加熱す
ることによって、アニールプロセスを背面への金属堆積プロセスの中に組み込め
ることに注意されたい。
【００１５】 注入された水素は、注入ダメージがアニールによって消えた後に、Ｎ+ドーパ
ントとして振舞うことが知られている。典型的なアニーリング温度は、２５０℃
−４００℃の範囲であり、好ましくは３５０℃−４００℃である。注入水素の活
性化は、かなり安定していて、温度変動に対して鈍感であることが見出されてい
る。
【００１６】 本発明のさらなる特徴によれば、希薄なアノードを有するフロートゾーンＩＧ
ＢＴ内でのＮ+バッファ層の濃度勾配は、希薄なコレクタ近傍における良く制御
された用量の少なくとも１回の注入を用いてＮ+バッファ層を形成することで、
非常に正確に制御される。この注入は、１Ｅ１２−１Ｅ１６原子／ｃｍ2の用量
で１００ＫｅＶ−５００ＫｅＶのエネルギーの水素注入であり得る。
【００１７】 次第に浅くかつ次第にトータル用量が高くなる水素の多重注入を用いて、非常
に良く制御された最大用量を希薄なコレクタの近傍に形成することもできる。そ
のため、これによってパンチスルーノンエピタキシャルウェハデバイスのブレー
クダウン電圧、速度、及びＶce特性がさらに正確に規定される。
【００１８】 上述した本発明の多重注入の特徴を行う際には、所望するどんな回数の連続注
入も利用できる。典型的には、薄くしたウェハの底部に水素の３回連続注入を、
１Ｅ１３／ｃｍ2、１Ｅ１４／ｃｍ2、及び１Ｅ１５／ｃｍ2で、２００ＫｅＶ、
１５０ＫｅＶ、及び１００ＫｅＶのエネルギーで、それぞれ行うことができる。
その他のＮ型ドーパントを用いることもできる。例えばリンの連続注入を、１Ｅ
１４／ｃｍ2で、６００ＫｅＶ及び再び４５０ＫｅＶで、それぞれ行うことがで
きる。ただし、リン注入は、アニーリング条件に対してより敏感である。
【００１９】 新しい水素注入を完了した後に、注入をアニールし、コレクタコンタクトを堆
積する前にＰ型コレクタ注入を行う。コレクタコンタクトは、アルミニウム、チ
タン、ニッケルバナジウム、及び銀の連続層からなる。
【００２０】 本発明のプロセスをＩＧＢＴの場合について説明するが、本発明は他のデバイ
ス、例えばパワーＭＯＳＦＥＴの製造にも使用できる。例えば本発明を用いて、
水素を５−１００ＫｅＶの範囲、１Ｅ１５原子／ｃｍ2−１Ｅ１６原子／ｃｍ2の
用量でＮ-ウェハの背面に注入することによって、改善されたオーミックコンタ
クトをウェハの背面に設けることができる。次にウェハを３０−６０分間、３０
０−４００℃でアニールし、その後にＴｉ／ＮｉＶ／Ａｇのコンタクト層をＮ+
注入されたウェハの背面上にスパッタリングする。
【００２１】 （図面の詳細な説明） 最初に図１には、同時に形成された複数の同じダイを含むウェハ内に形成され
たＩＧＢＴダイの小部分が示されている。本明細書においては、用語ダイ及びウ
ェハは、しばしば入れ代わって使用される。デバイス及びその製造方法は良く知
られており、米国特許第５，６６１，３１４号明細書及び第５，７９５，７９３
号明細書に、典型的なデバイスおよび製造方法が記載されている。一般に、デバ
イスは以下のような単結晶シリコンウェハ１０内に形成される。すなわち、単結
晶シリコンウェハ１０は、従来のフロートゾーン材料のＰ+本体１１を有し、Ｐ+ 本体１１上には、Ｎ+エピタキシャル堆積層１２が設けられ、さらにＮ-エピタキ
シャル堆積層１３（接合が形成される）が設けられている。従来のＤＭＯＳ接合
パターンが、エピタキシャル層１３の最上面に形成されている。このＤＭＯＳ接
合パターンは、間隔を置いて配置された複数のＰ型ベースまたはチャネル領域１
４からなり、各領域１４には環状のソース１５が含まれている。このベース１５
にはどんな形状（ｔｏｐｏｌｏｇｙ）（ストライプ、トレンチなどが含まれる）
も使用できることに注意されたい。
【００２２】 次に導電性ポリシリコンゲート格子１６が、従来のゲート酸化物とソース領域
１４の外側の間の反転可能なチャネル領域との上を覆っている。次にエミッタ電
極１７が、ウェハ１０の最上面に形成され、ゲート格子１６から絶縁されている
が、ベース及びソース領域１４及び１５と接触している。コレクタ電極１８が領
域１１の底部と接触している。
【００２３】 前述したように、Ｎ+バッファ層１２の厚さ及び濃度は、デバイスの所望する
スイッチング及びブレークダウン特性を得るためのものである。Ｎ+バッファ１
２によって、バイポーラトランジスタ１１／１２／１３の注入効率が制御される
。Ｐ+基板１１を有するウェハの厚さによって、ウェハ破損の危険を伴わずに製
造することができる。しかし、エピタキシャルウェハ１０は高価である。
【００２４】 エピタキシャル堆積層を有するウェハの高コストを避けるために、図１のＤＭ
ＯＳパターンを、図２に示すように安価なフロートゾーン材料の表面に形成でき
ることが知られている。図２のデバイスにおいて、ＤＭＯＳ最上部パターン、な
らびに最上部の金属及びパッシベーションを、破損することなく処理できる比較
的厚いＮ-フロートゾーン（ＦＺ）ウェハ２０に形成する。次に底面を研磨しエ
ッチングして、本体厚さ２７を、所望のブレークダウン電圧に依存する値まで小
さくする。次に希薄なＰ-コレクタ領域２１を形成して、コレクタ電極１８で覆
う。コレクタ電極１８は、アルミニウム層２３が、順に、チタン層２４、ニッケ
ル−バナジウム層２５、及び銀層２６で覆われたものからなる。その他の金属も
使用できる。ウェハ２０の本体２７はＮ-フロートゾーンシリコンであり、本体
２７の最上面に図１のＤＭＯＳ接合パターンが設けられている。
【００２５】 希薄なＰ-アノード２１は、注入しても良いし、アモルファスシリコン層であ
っても良い。このようなデバイスは、以下の同時係属中の出願に記載されている
。IR-1462(IGBT WITH AMORPHOUS SILICON TRANSPARENT COLLECTOR-Richard Fran
cis)、米国特許出願第09/566,219号、2000年5月5日に出願;IR-1673(DIODE WITH
WEAK ANODE-Richard Francis, Chiu NgおよびFabrizio Rue Redda)、米国特許出
願第09/565,148号、2000年5月5日に出願;IR-1706(ANNEAL-FREE PROCESS FOR FOR
MING WEAK COLLECTOR-Richard FrancisおよびChiu Ng)、米国特許出願第09/565,
928号、200年5月5日に出願;およびIR-1707(PROCESS FOR FORMING SPACED ACTIVA
TED WEAK COLLECTORS ON THIN IGBT SEMICONDUCTOR WAFERS-Richard Francisお
よびChiu Ng)、米国特許出願第09/565,973号、2000年5月5日に出願。
【００２６】 図２のデバイスは、ノンパンチスルーモードのオペレーションで動作する。す
なわちシリコンを横断する電界は、ウェハまたはダイの底部に到達する前に、ゼ
ロに達する。図３に、図２のデバイスに対する濃度プロファイルを示す。順バイ
アス下においてウェハを横断する電界が、このパターンに重ねられている。ベー
ス拡散１４のＰ型濃度は、Ｎ-本体２７（典型的に６００Ｖデバイスの場合に２
５Ωｃｍ）との接合部で低減し、またＰ-の希薄なアノードは非常に狭く、例え
ば、０．１−０．５μｍである。本体２７の厚さは、ブレークダウン電圧に大き
く依存する。すなわち本体２７は、６００Ｖデバイスの場合に約８０μｍであり
、１７００Ｖブレークダウンに対して約２５０μｍである。デバイスを横断する
電界を点線で示すが、コレクタ２２に到達する前に、ゼロまで下がる。したがっ
て電界は突き抜けない。
【００２７】 図２及び図３に示したデバイスは、図４に示すようにバッファゾーンＮ+注入
３０を加えることによって、パンチスルーデバイス（図１のデバイスと同様な）
として機能するように作製することができる。図４のコンポーネントは、図３の
ものと同様であり、同じ識別数字を有する。図５に、図４のデバイスに対する濃
度プロファイルを示す。本体２７を横断する電界は、高導電性バッファ３０に到
達するため、逆バイアスにおいてウェハを横断して突き抜ける。
【００２８】 Ｎ+バッファ３０を形成する従来の方法は、薄くする作業の後にリンまたはヒ
素原子をウェハの背面へ注入し、その後、活性化アニールしてドーパントを活性
化することによる。これらの注入は、所望するＮ+領域深さに到達するために６
００ＫｅＶ−２ＭｅＶの注入エネルギーを必要とする。これには高価な高エネル
ギー注入装置と壊れやすいウェハの取り扱いの追加とが必要である。またアニー
ル温度は、最上面のパッシベーション層の堆積温度（３５０℃−４５０℃）未満
に維持されなければならない。しかし、リンまたはヒ素の好ましいアニール温度
は約７００℃を上回る。より低い温度を用いなければならないため、Ｎ+注入ド
ーパント３０のほんの一部だけがアニールされ、アニール量は小さい温度範囲で
大きく変化する。
【００２９】 本発明の１つの特徴によれば、図４に示したＮ+領域３０を、水素注入によっ
て形成する。水素注入は、より低い注入エネルギーで、またデバイス最上面のパ
ッシベーションに損傷を与える温度よりもはるかに低い低減された活性化温度で
行うことができる。
【００３０】 すなわち水素イオンを、１００−５００ＫｅＶのエネルギー範囲、１Ｅ１２／
ｃｍ2−１Ｅ１６／ｃｍ2の用量範囲で注入することができる。良好な結果が、１
７０ＫｅＶのエネルギー、５Ｅ１３／ｃｍ2−５Ｅ１４／ｃｍ2の特定の用量の水
素イオンを用いて得られている。
【００３１】 次にウェハを、フォーミングガス中で、３０−６０分間、３００℃−４００℃
でアニールし、その後、Ｐ-イオン注入を行うか、またはＰドープされたアモル
ファスシリコン層をＰＥＣＶＤもしくはスパッタリングで堆積する。次にコンタ
クトを、以下のような金属をスパッタリングすることによって形成する。すなわ
ち順に、純アルミニウム（１０００Å）、チタン（１０００Å）、ニッケル−バ
ナジウム（７％Ｖ）（４０００Å）、銀（６０００Å）である。アルミニウム堆
積の前にその場アニーリングプロセスを行うことで、わずかな残留水分もウェハ
表面から追い出されて、アルミニウムとシリコンとの間の良好なコンタクトが保
証される。
【００３２】 パンチスルーＩＧＢＴを、拡散させたウェハを用いて作製することもできる。
すなわち図５のＮ+バッファ３０を、ウェハを完全に薄くする前に拡散させても
良い。このようにする理由は、ウェハを完全に薄くすると、拡散プロセスの際に
破損なしで扱うことができないからである。拡散後にウェハの背面を、約４００
−５００μｍから、約１５０μｍ未満（１７００Ｖデバイスの場合）まで、より
低い電圧のデバイスの場合にはさらに小さい値（６００Ｖデバイスの場合に６０
μｍ）まで、薄くする（そしてエッチングして応力緩和する）。次に浅いＰ領域
を底面に形成し、その後に背面をメタライゼーションする。Ｎ+バッファの厚さ
及び濃度勾配は、順電圧降下Ｖce及びデバイス速度に強く影響する。またＰ領域
は、Ｎ+勾配曲線と、Ｖce及びデバイス速度を定める正確な濃度レベルで交差し
なければならない。現在の装置を使用した場合、この交差は目標とする厚さの±
５μｍで変動する。この変動は、Ｖｃｅおよびデバイス速度を正確に制御するに
は大きすぎる。しかし、ウェハ厚さを、現在の装置を用いてより高い精度で制御
することは、不可能でないにしても難しい。したがって、図４及び図５で前述し
たプロセスを用いて定められたＶｃｅ及びデバイス速度は、非常に変わりやすく
制御されていない。
【００３３】 薄くしたウェハの底部への水素注入を用いる前述の新しいプロセスによって、
ウェハ底面におけるＮ+バッファ３０の濃度が良好に制御される。
【００３４】 図６は、本発明の第２の実施形態から得られるドーパント濃度を示す図である
。第２の実施形態で製造されるデバイスでは、図４のＮ+バッファ層の勾配をよ
り高精度で制御できるため、Ｐ-層２１との交点およびウェハ底部におけるバッ
ファ層濃度を非常に正確に制御できる。すなわち図６のバッファ層５０は、次第
に深さが浅くなるが濃度が増加する好ましくは水素の複数の連続注入５１、５２
、及び５３によってＮ+バッファゾーン５０（図４のゾーン３０）を作ることで
形成される。
【００３５】 好ましくは、注入５１、５２、及び５３は、１Ｅ１３／ｃｍ2、１Ｅ１４／ｃ
ｍ2、１Ｅ１５／ｃｍ2で、及び２００ＫｅＶ、１５０ＫｅＶ、及び１００ＫｅＶ
でそれぞれ行う水素注入である。
【００３６】 他の種類も注入に使用できることに注意されたい。例えば連続する２回のリン
注入を、両方とも１Ｅ１４／ｃｍ2で、かつ４５０ＫｅＶ及び６００ＫｅＶでそ
れぞれ行う。
【００３７】 本発明をＩＧＢＴの製造について説明してきたが、本発明は、ＭＯＳＦＥＴな
どの何れかのデバイスのシリコン表面に対するオーミックコンタクトを形成する
ために用いることもできる。例えばオーミックコンタクトを垂直伝導性ＭＯＳＦ
ＥＴの背面に形成するために、水素イオンを、５−１００ＫｅＶのエネルギー範
囲で、かつ１Ｅ１４／ｃｍ2−１Ｅ１６／ｃｍ2の用量で、ウェハの背面またはド
レイン側へ注入する。次にウェハを、３０−６０分間、３００−４００℃で（最
上面の完全性を保護しながら）アニールして、その後、バックコンタクト、例え
ばＴｉ／ＮｉＶ／Ａｇをスパッタリングする。背面の高濃度ドープされたＮ+シ
リコンによって、金属に対する非常に良好なコンタクトが可能になる。
【００３８】 本発明を、特定の実施形態について説明してきたが、他の多くの変形及び変更
ならびに他の用途が当業者には明らかとなる。したがって、本発明を、本明細書
における具体的な開示によってではなく、特許請求の範囲のみによって限定する
ことが好ましい。
【図面の簡単な説明】
【図１】 従来技術の典型的なパンチスルーＩＧＢＴにおける数セルを示す断面図である
。
【図２】 従来技術の典型的な超薄ウェハを有するノンパンチスルーＩＧＢＴにおける数
セルを示す断面図である。
【図３】 図２のデバイスに対するドーピングプロファイルを示す図である。
【図４】 超薄ウェハ内に形成され、パンチスルー型デバイスを規定するバッファ層を有
するＩＧＢＴの数セルを示す断面図である。
【図５】 図４のデバイスに対するドーピングプロファイルを示す図である。
【図６】 本発明の好ましい実施形態による図４および５のバッファ層のドーピングプロ
ファイルを示す図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ， ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ Ｚ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ， ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，Ｊ Ｐ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ， ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，Ｒ Ｏ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ， ＹＵ，ＺＡ，ＺＷ (72)発明者 チウ ング アメリカ合衆国 90245 カリフォルニア 州 エル セグンド バンガロウ ドライ ブ 417

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 Ｎ型導電性のフロートゾーンシリコンウェハ内にパンチスル
    ーＩＧＢＴを製造するための方法であって、 複数の接合及び該接合に対するメタライジングを前記ウェハの最上面に形成し
    、前記ＩＧＢＴの少なくとも一部を形成するステップと、 前記ウェハの底面から材料を除去して、該ウェハの厚さを所定の値まで低減す
    るステップと、 前記ウェハの底面に水素を、前記底面内への所定の深さ及び濃度まで注入して
    、Ｎ+バッファ層を形成するステップと、 前記Ｎ+バッファ層の底部にＰ-型コレクタ領域を形成するステップと、 前記Ｐ-型コレクタ領域の上に背面コンタクトを形成するステップと、 前記水素注入の後に、前記ウェハを前記ＩＧＢＴの前記最上部構造に損傷を与
    える温度を下回る温度まで上げることによって、前記水素注入をアニーリングす
    るステップと を備えたことを特徴とする方法。
  2. 【請求項２】 前記水素注入は、用量が約１Ｅ１２／ｃｍ2−約１Ｅ１６／
    ｃｍ2で、注入エネルギーが約１００ＫｅＶ−約５００ＫｅＶの範囲であり、約
    ３００℃−約４００℃の温度で約３０分−約６０分の間アニールされることを特
    徴とする請求項１に記載の方法。
  3. 【請求項３】 前記背面金属は、Ａｌ／Ｔｉ／ＮｉＶ／Ａｇの連続した金属
    層であることを特徴とする請求項１に記載の方法。
  4. 【請求項４】 前記水素注入を、前記Ｐ-コレクタ領域及び前記背面コンタ
    クトの形成の前にアニールすることを特徴とする請求項３に記載の方法。
  5. 【請求項５】 前記水素注入を、前記背面コンタクトの形成中にアニールす
    ることを特徴とする請求項４に記載の方法。
  6. 【請求項６】 前記Ｐ-型コレクタ領域を、Ｐ型アモルファスシリコン層に
    よって形成することを特徴とする請求項５に記載の方法。
  7. 【請求項７】 前記水素を、用量が次第に減少しエネルギーが次第に増加す
    る連続した複数の別個のステップで注入することを特徴とする請求項１に記載の
    方法。
  8. 【請求項８】 前記用量は約１Ｅ１３／ｃｍ2から１Ｅ１５／ｃｍ2に減少し
    、前記エネルギーは１００ＫｅＶから２００ＫｅＶに増加することを特徴とする
    請求項７に記載の方法。
  9. 【請求項９】 厚さが約２５０μｍ未満のフロートゾーンシリコンのＮ型ウ
    ェハと、前記薄いウェハの最上面に形成されたＤＭＯＳ接合パターン及びメタラ
    イジングと、前記ウェハの底面近傍に形成され、注入水素によって形成されるＮ+ バッファゾーンと、前記Ｎ+バッファゾーン上に形成され、前記ウェハの底部ま
    で延びるＰ型の希薄なアノードと、前記希薄なアノードに全体に渡って接続され
    た背面金属コンタクトとを備えることを特徴とするＩＧＢＴ。
  10. 【請求項１０】 最上面に最上部構造を有するシリコン半導体ウェハのＮ型
    の底面に対するコンタクトを形成する方法であって、 前記Ｎ型の底面に水素イオンを注入してそのＮ型濃度を増加させ、前記注入さ
    れた表面領域に背面金属コンタクトを設けるステップと、 前記注入ステップの後に、前記ウェハの温度を前記最上部構造に損傷を与える
    温度を下回る温度まで上げるステップと を備えたことを特徴とする方法。
  11. 【請求項１１】 前記水素注入を、前記背面コンタクトの形成前にアニール
    することを特徴とする請求項１０に記載の方法。
  12. 【請求項１２】 前記水素注入を、前記背面コンタクトの形成中にアニール
    することを特徴とする請求項１０に記載の方法。
  13. 【請求項１３】 前記水素注入は、用量が約１Ｅ１４／ｃｍ2−約１Ｅ１６
    ／ｃｍ2で、注入エネルギーが約５ＫｅＶ−約１００ＫｅＶの範囲であり、約３
    ００℃−約４００℃の温度で約３０分−約６０分の間アニールされることを特徴
    とする請求項１０に記載の方法。
  14. 【請求項１４】 前記背面金属は、チタン、ニッケル−バナジウム、および
    銀の連続したコンタクト層であることを特徴とする請求項１３に記載の方法。
  15. 【請求項１５】 前記水素を、用量が次第に減少しエネルギーが次第に増加
    する連続した複数の別個のステップで注入することを特徴とする請求項１４に記
    載の方法。
  16. 【請求項１６】 前記用量は約１Ｅ１４／ｃｍ2から１Ｅ１６／ｃｍ2に減少
    し、前記エネルギーは５ＫｅＶから１００ＫｅＶに増加することを特徴とする請
    求項１５に記載の方法。
JP2001582831A 2000-05-05 2001-04-25 絶縁ゲートバイポーラトランジスタ（ｉｇｂｔ）及びその製造方法 Expired - Lifetime JP4128777B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/565,922 US6482681B1 (en) 2000-05-05 2000-05-05 Hydrogen implant for buffer zone of punch-through non epi IGBT
US09/565,922 2000-05-05
PCT/US2001/013322 WO2001086712A1 (en) 2000-05-05 2001-04-25 Hydrogen implant for buffer zone of punch-through non epi igbt

Publications (2)

Publication Number Publication Date
JP2003533047A true JP2003533047A (ja) 2003-11-05
JP4128777B2 JP4128777B2 (ja) 2008-07-30

Family

ID=24260648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001582831A Expired - Lifetime JP4128777B2 (ja) 2000-05-05 2001-04-25 絶縁ゲートバイポーラトランジスタ（ｉｇｂｔ）及びその製造方法

Country Status (6)

Country Link
US (2) US6482681B1 (ja)
EP (1) EP1297567A4 (ja)
JP (1) JP4128777B2 (ja)
CN (1) CN1201378C (ja)
AU (1) AU2001257251A1 (ja)
WO (1) WO2001086712A1 (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129231A (ja) * 2005-11-02 2007-05-24 Internatl Rectifier Corp 空乏ストップ層を有するトレンチ絶縁ゲートバイポーラトランジスタ（ｉｇｂｔ）
JP2007243212A (ja) * 2007-04-27 2007-09-20 Hitachi Ltd 半導体装置およびそれを用いた電力変換装置
JP2009503850A (ja) * 2005-07-27 2009-01-29 インターナショナル レクティファイアー コーポレイション スイッチモード電源用の高電圧非パンチスルーｉｇｂｔ
JP2009176882A (ja) * 2008-01-23 2009-08-06 Mitsubishi Electric Corp 半導体装置
US8084814B2 (en) 2008-01-23 2011-12-27 Fuji Electric Co., Ltd. Semiconductor device and method of producing the same
JP2013510449A (ja) * 2009-11-10 2013-03-21 アーベーベー・テヒノロギー・アーゲー パンチスルー半導体装置及びそれを製造するための方法
WO2013089256A1 (ja) 2011-12-15 2013-06-20 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2013138172A (ja) * 2011-11-30 2013-07-11 Denso Corp 半導体装置
WO2013141181A1 (ja) 2012-03-23 2013-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2014030457A1 (ja) * 2012-08-22 2014-02-27 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2014099643A (ja) * 2009-11-02 2014-05-29 Fuji Electric Co Ltd 半導体装置
JP2014107278A (ja) * 2012-11-22 2014-06-09 Shi Exaination & Inspection Ltd 半導体装置の製造方法、基板処理システム、及び基板処理装置
JP2015018951A (ja) * 2013-07-11 2015-01-29 株式会社東芝 半導体装置
WO2015087507A1 (ja) 2013-12-10 2015-06-18 株式会社アルバック 絶縁ゲートバイポーラトランジスタおよびその製造方法
JP2016015513A (ja) * 2012-03-30 2016-01-28 富士電機株式会社 半導体装置の製造方法
US9443774B2 (en) 2011-11-15 2016-09-13 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2017034273A (ja) * 2011-12-28 2017-02-09 富士電機株式会社 半導体装置の製造方法
JPWO2016120999A1 (ja) * 2015-01-27 2017-04-27 三菱電機株式会社 半導体装置
JP2017183749A (ja) * 2012-03-30 2017-10-05 富士電機株式会社 半導体装置の製造方法
CN107431087A (zh) * 2015-03-13 2017-12-01 三菱电机株式会社 半导体装置及其制造方法
US10229972B2 (en) 2015-06-17 2019-03-12 Fuji Electric Co., Ltd. Semiconductor device
US10497570B2 (en) 2015-06-16 2019-12-03 Mitsubishi Electric Corporation Method for manufacturing semiconductor device having buffer layer
DE112021004531T5 (de) 2021-01-22 2023-06-15 Hitachi Power Semiconductor Device, Ltd. Verfahren zum herstellen einer halbleitervorrichtung, halbleitervorrichtung, halbleitermodul und leistungswandlervorrichtung

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3727827B2 (ja) * 2000-05-15 2005-12-21 株式会社東芝 半導体装置
CN1138307C (zh) * 2000-12-21 2004-02-11 北京工业大学 低功耗半导体功率开关器件及其制造方法
JP2003069019A (ja) * 2001-08-29 2003-03-07 Toshiba Corp 半導体装置およびその製造方法
US6831329B2 (en) * 2001-10-26 2004-12-14 Fairchild Semiconductor Corporation Quick punch through IGBT having gate-controllable DI/DT and reduced EMI during inductive turn off
JP3546037B2 (ja) * 2001-12-03 2004-07-21 松下電器産業株式会社 半導体装置の製造方法
DE10240861B4 (de) * 2002-09-04 2007-08-30 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
DE102004039209B4 (de) 2004-08-12 2009-04-23 Infineon Technologies Austria Ag Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone
DE102005040624A1 (de) * 2004-09-02 2006-03-09 Fuji Electric Holdings Co., Ltd., Kawasaki Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102005039564B4 (de) * 2004-09-02 2011-03-31 Fuji Electric Systems Co., Ltd. Verfahren zum Herstellen eines Halbleiterbauteils
DE102004047749B4 (de) * 2004-09-30 2008-12-04 Infineon Technologies Austria Ag Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
DE102005007599B3 (de) * 2005-02-18 2006-05-11 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Feldstoppzone
US20070034941A1 (en) 2005-08-15 2007-02-15 International Rectifier Corp. Deep N diffusion for trench IGBT
US7645659B2 (en) * 2005-11-30 2010-01-12 Fairchild Korea Semiconductor, Ltd. Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same
US20070210340A1 (en) * 2006-03-10 2007-09-13 Zampardi Peter J GaAs power transistor
US7538412B2 (en) * 2006-06-30 2009-05-26 Infineon Technologies Austria Ag Semiconductor device with a field stop zone
EP2052414B1 (en) * 2006-08-17 2016-03-30 Cree, Inc. High power insulated gate bipolar transistors
US20080083611A1 (en) * 2006-10-06 2008-04-10 Tegal Corporation High-adhesive backside metallization
CN100477270C (zh) * 2007-02-14 2009-04-08 上海富华微电子有限公司 采用psg掺杂技术的vdmos、igbt功率器件及其制造工艺
DE102007017788A1 (de) 2007-04-16 2008-10-30 Infineon Technologies Ag Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper sowie damit hergestelltes Halbleiterbauelement
DE102007063786B3 (de) 2007-04-16 2022-09-15 Infineon Technologies Ag Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper
EP2045844A1 (en) * 2007-10-03 2009-04-08 ABB Technology AG Semiconductor Module
US20090246385A1 (en) * 2008-03-25 2009-10-01 Tegal Corporation Control of crystal orientation and stress in sputter deposited thin films
US8808513B2 (en) * 2008-03-25 2014-08-19 Oem Group, Inc Stress adjustment in reactive sputtering
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US8482375B2 (en) * 2009-05-24 2013-07-09 Oem Group, Inc. Sputter deposition of cermet resistor films with low temperature coefficient of resistance
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
JP2011187916A (ja) * 2010-02-12 2011-09-22 Fuji Electric Co Ltd 逆阻止型絶縁ゲートバイポーラトランジスタの製造方法
CN101976683B (zh) * 2010-09-25 2011-12-21 浙江大学 一种绝缘栅双极型晶体管及其制造方法
CN102446966B (zh) * 2010-09-30 2014-08-13 比亚迪股份有限公司 一种集成反并联二极管的igbt结构及其制造方法
CN102810562B (zh) * 2011-05-31 2015-07-22 比亚迪股份有限公司 一种半导体器件及其制造方法
EP2637210A1 (en) 2012-03-05 2013-09-11 ABB Technology AG Power semiconductor device and method for manufacturing thereof
CN104054159B (zh) 2012-03-19 2017-06-30 富士电机株式会社 半导体装置的制造方法
US20130277793A1 (en) 2012-04-24 2013-10-24 Fairchild Korea Semiconductor, Ltd. Power device and fabricating method thereof
US9685335B2 (en) 2012-04-24 2017-06-20 Fairchild Korea Semiconductor Ltd. Power device including a field stop layer
US10181513B2 (en) 2012-04-24 2019-01-15 Semiconductor Components Industries, Llc Power device configured to reduce electromagnetic interference (EMI) noise
CN102832239A (zh) * 2012-07-27 2012-12-19 无锡凤凰半导体科技有限公司 耐高压绝缘栅双极型晶体管
CN102916042B (zh) * 2012-09-28 2015-02-11 江苏物联网研究发展中心 逆导igbt器件结构及制造方法
WO2014065080A1 (ja) * 2012-10-23 2014-05-01 富士電機株式会社 半導体装置およびその製造方法
CN103151268B (zh) * 2013-03-21 2016-02-03 矽力杰半导体技术(杭州)有限公司 一种垂直双扩散场效应管及其制造工艺
GB201310471D0 (en) * 2013-06-12 2013-07-24 Dynex Semiconductor Ltd Method of fabricating diodes
CN104425245B (zh) * 2013-08-23 2017-11-07 无锡华润上华科技有限公司 反向导通绝缘栅双极型晶体管制造方法
CN103489775A (zh) * 2013-09-18 2014-01-01 中国东方电气集团有限公司 一种新型场截止型绝缘栅双极型晶体管的制造方法
JP6225649B2 (ja) * 2013-11-12 2017-11-08 株式会社デンソー 絶縁ゲートバイポーラトランジスタおよびその製造方法
EP3082167B1 (en) * 2013-12-13 2021-02-17 Mitsubishi Electric Corporation Semiconductor device manufacturing method
CN105531825B (zh) 2013-12-16 2019-01-01 富士电机株式会社 半导体装置及半导体装置的制造方法
US10211325B2 (en) 2014-01-28 2019-02-19 Infineon Technologies Ag Semiconductor device including undulated profile of net doping in a drift zone
CN103915489B (zh) * 2014-04-01 2017-01-04 绍兴文理学院 绝缘栅双极型晶体管
WO2016051970A1 (ja) * 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112015000206T5 (de) 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US9768285B1 (en) * 2016-03-16 2017-09-19 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
JP6508099B2 (ja) * 2016-03-18 2019-05-08 三菱電機株式会社 半導体素子
EP3240040A1 (en) * 2016-04-26 2017-11-01 ABB Schweiz AG Insulated gate bipolar transistor and method for manufacturing such an insulated gate bipolar transistor
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
JP6820738B2 (ja) 2016-12-27 2021-01-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
CN109417093B (zh) 2017-01-17 2021-08-31 富士电机株式会社 半导体装置
JP6661575B2 (ja) * 2017-06-20 2020-03-11 三菱電機株式会社 半導体装置およびその製造方法
JP6824135B2 (ja) 2017-09-29 2021-02-03 三菱電機株式会社 半導体装置及びその製造方法
CN109065451A (zh) * 2018-07-19 2018-12-21 厦门芯代集成电路有限公司 一种穿通型igbt的制造方法
JP6964566B2 (ja) 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
WO2020080295A1 (ja) 2018-10-18 2020-04-23 富士電機株式会社 半導体装置および製造方法
DE112019001741B4 (de) 2018-11-16 2024-10-10 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren
CN112204710B (zh) 2018-12-28 2024-07-09 富士电机株式会社 半导体装置及制造方法
JP6702467B2 (ja) * 2019-02-25 2020-06-03 三菱電機株式会社 半導体装置及びその製造方法
CN112582469A (zh) * 2019-09-29 2021-03-30 比亚迪半导体股份有限公司 衬底、半导体器件及其制备方法
WO2021125140A1 (ja) 2019-12-17 2021-06-24 富士電機株式会社 半導体装置
JP2022073497A (ja) 2020-11-02 2022-05-17 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347413A (ja) * 1992-06-12 1993-12-27 Toshiba Corp 半導体装置の製造方法
JPH0661495A (ja) * 1992-08-07 1994-03-04 Hitachi Ltd 半導体装置及びその製法
JPH09232326A (ja) * 1996-02-27 1997-09-05 Fuji Electric Co Ltd 半導体装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528058A (en) 1986-03-21 1996-06-18 Advanced Power Technology, Inc. IGBT device with platinum lifetime control and reduced gaw
US6100575A (en) * 1987-08-19 2000-08-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor switching device having different carrier lifetimes between a first portion serving as a main current path and the remaining portion of the device
EP0416805B1 (en) 1989-08-30 1996-11-20 Siliconix, Inc. Transistor with voltage clamp
US5234851A (en) 1989-09-05 1993-08-10 General Electric Company Small cell, low contact assistance rugged power field effect devices and method of fabrication
US5182626A (en) * 1989-09-20 1993-01-26 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor and method of manufacturing the same
JPH03171777A (ja) * 1989-11-30 1991-07-25 Toshiba Corp 半導体装置
JPH04274368A (ja) * 1991-03-01 1992-09-30 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH06318706A (ja) 1993-03-08 1994-11-15 Fuji Electric Co Ltd 半導体装置
US6162665A (en) * 1993-10-15 2000-12-19 Ixys Corporation High voltage transistors and thyristors
JP3113156B2 (ja) * 1994-08-31 2000-11-27 信越半導体株式会社 半導体基板の製造方法
DE19534388B4 (de) 1994-09-19 2009-03-19 International Rectifier Corp., El Segundo IGBT-Transistorbauteil
JPH09121052A (ja) 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
US5631484A (en) 1995-12-26 1997-05-20 Motorola, Inc. Method of manufacturing a semiconductor device and termination structure
JP3141769B2 (ja) * 1996-02-13 2001-03-05 富士電機株式会社 絶縁ゲート型サイリスタ及びその製造方法
DE19710487A1 (de) 1996-03-13 1997-09-18 Toshiba Kawasaki Kk Halbleitervorrichtung
JP3352592B2 (ja) * 1996-05-16 2002-12-03 三菱電機株式会社 半導体装置およびその製造方法
US6043126A (en) 1996-10-25 2000-03-28 International Rectifier Corporation Process for manufacture of MOS gated device with self aligned cells
JP4167313B2 (ja) * 1997-03-18 2008-10-15 株式会社東芝 高耐圧電力用半導体装置
US6274892B1 (en) * 1998-03-09 2001-08-14 Intersil Americas Inc. Devices formable by low temperature direct bonding
JP3684962B2 (ja) * 1999-12-01 2005-08-17 富士電機デバイステクノロジー株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347413A (ja) * 1992-06-12 1993-12-27 Toshiba Corp 半導体装置の製造方法
JPH0661495A (ja) * 1992-08-07 1994-03-04 Hitachi Ltd 半導体装置及びその製法
JPH09232326A (ja) * 1996-02-27 1997-09-05 Fuji Electric Co Ltd 半導体装置の製造方法

Cited By (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009503850A (ja) * 2005-07-27 2009-01-29 インターナショナル レクティファイアー コーポレイション スイッチモード電源用の高電圧非パンチスルーｉｇｂｔ
JP2007129231A (ja) * 2005-11-02 2007-05-24 Internatl Rectifier Corp 空乏ストップ層を有するトレンチ絶縁ゲートバイポーラトランジスタ（ｉｇｂｔ）
US7956419B2 (en) 2005-11-02 2011-06-07 International Rectifier Corporation Trench IGBT with depletion stop layer
JP2007243212A (ja) * 2007-04-27 2007-09-20 Hitachi Ltd 半導体装置およびそれを用いた電力変換装置
JP2009176882A (ja) * 2008-01-23 2009-08-06 Mitsubishi Electric Corp 半導体装置
US8084814B2 (en) 2008-01-23 2011-12-27 Fuji Electric Co., Ltd. Semiconductor device and method of producing the same
US8274095B2 (en) 2008-01-23 2012-09-25 Mitsubishi Electric Corporation Semiconductor device
US10068998B2 (en) 2008-01-23 2018-09-04 Fuji Electric Co., Ltd. Semiconductor device and method of producing the same
US10847608B2 (en) 2009-11-02 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10868111B2 (en) 2009-11-02 2020-12-15 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7147891B2 (ja) 2009-11-02 2022-10-05 富士電機株式会社 半導体装置
JP2021093541A (ja) * 2009-11-02 2021-06-17 富士電機株式会社 半導体装置
JP2014099643A (ja) * 2009-11-02 2014-05-29 Fuji Electric Co Ltd 半導体装置
US10998398B2 (en) 2009-11-02 2021-05-04 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2018078314A (ja) * 2009-11-02 2018-05-17 富士電機株式会社 半導体装置
US20180350902A1 (en) 2009-11-02 2018-12-06 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2013510449A (ja) * 2009-11-10 2013-03-21 アーベーベー・テヒノロギー・アーゲー パンチスルー半導体装置及びそれを製造するための方法
KR101779224B1 (ko) * 2009-11-10 2017-09-18 에이비비 슈바이쯔 아게 펀치스루 반도체 디바이스 및 그의 제조 방법
US10049880B2 (en) 2011-11-15 2018-08-14 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US10720330B2 (en) 2011-11-15 2020-07-21 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US9443774B2 (en) 2011-11-15 2016-09-13 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2013138172A (ja) * 2011-11-30 2013-07-11 Denso Corp 半導体装置
US9368577B2 (en) 2011-12-15 2016-06-14 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device
KR101702942B1 (ko) 2011-12-15 2017-02-06 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조방법
WO2013089256A1 (ja) 2011-12-15 2013-06-20 富士電機株式会社 半導体装置および半導体装置の製造方法
US10199453B2 (en) 2011-12-15 2019-02-05 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device
US9722016B2 (en) 2011-12-15 2017-08-01 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device
KR20160122864A (ko) 2011-12-15 2016-10-24 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조방법
US10651269B2 (en) 2011-12-15 2020-05-12 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device
US10056449B2 (en) 2011-12-15 2018-08-21 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device
KR101825500B1 (ko) 2011-12-15 2018-02-05 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조방법
KR20140101733A (ko) 2011-12-15 2014-08-20 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조방법
JP2017034273A (ja) * 2011-12-28 2017-02-09 富士電機株式会社 半導体装置の製造方法
WO2013141181A1 (ja) 2012-03-23 2013-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法
US11152224B2 (en) 2012-03-23 2021-10-19 Fuji Electric Co., Ltd. Semiconductor device with field stop layer and semiconductor device manufacturing method thereof
JP2016015513A (ja) * 2012-03-30 2016-01-28 富士電機株式会社 半導体装置の製造方法
JP2017183749A (ja) * 2012-03-30 2017-10-05 富士電機株式会社 半導体装置の製造方法
US10050106B2 (en) 2012-03-30 2018-08-14 Fuji Electric Co., Ltd. Manufacturing method for semiconductor device
US9484445B2 (en) 2012-08-22 2016-11-01 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
WO2014030457A1 (ja) * 2012-08-22 2014-02-27 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2014107278A (ja) * 2012-11-22 2014-06-09 Shi Exaination & Inspection Ltd 半導体装置の製造方法、基板処理システム、及び基板処理装置
JP2015018951A (ja) * 2013-07-11 2015-01-29 株式会社東芝 半導体装置
KR20160064194A (ko) 2013-12-10 2016-06-07 가부시키가이샤 아루박 절연 게이트 바이폴러 트랜지스터 및 그 제조 방법
WO2015087507A1 (ja) 2013-12-10 2015-06-18 株式会社アルバック 絶縁ゲートバイポーラトランジスタおよびその製造方法
JPWO2016120999A1 (ja) * 2015-01-27 2017-04-27 三菱電機株式会社 半導体装置
CN107431087B (zh) * 2015-03-13 2020-12-11 三菱电机株式会社 半导体装置及其制造方法
CN107431087A (zh) * 2015-03-13 2017-12-01 三菱电机株式会社 半导体装置及其制造方法
US10497570B2 (en) 2015-06-16 2019-12-03 Mitsubishi Electric Corporation Method for manufacturing semiconductor device having buffer layer
US10229972B2 (en) 2015-06-17 2019-03-12 Fuji Electric Co., Ltd. Semiconductor device
DE112021004531T5 (de) 2021-01-22 2023-06-15 Hitachi Power Semiconductor Device, Ltd. Verfahren zum herstellen einer halbleitervorrichtung, halbleitervorrichtung, halbleitermodul und leistungswandlervorrichtung

Also Published As

Publication number Publication date
US20020190281A1 (en) 2002-12-19
CN1201378C (zh) 2005-05-11
US6482681B1 (en) 2002-11-19
EP1297567A4 (en) 2008-03-19
CN1439172A (zh) 2003-08-27
US6707111B2 (en) 2004-03-16
JP4128777B2 (ja) 2008-07-30
WO2001086712A1 (en) 2001-11-15
AU2001257251A1 (en) 2001-11-20
EP1297567A1 (en) 2003-04-02

Similar Documents

Publication Publication Date Title
JP4128777B2 (ja) 絶縁ゲートバイポーラトランジスタ（ｉｇｂｔ）及びその製造方法
US10763351B2 (en) Vertical trench DMOSFET having integrated implants forming enhancement diodes in parallel with the body diode
US7282753B2 (en) Vertical conducting power semiconducting devices made by deep reactive ion etching
US11824090B2 (en) Back side dopant activation in field stop IGBT
US6426248B2 (en) Process for forming power MOSFET device in float zone, non-epitaxial silicon
US7956419B2 (en) Trench IGBT with depletion stop layer
CN109244125B (zh) 引入外延层场阑区的反向传导igbt及其制备方法
EP2525410A1 (en) Insulated gate bipolar transistor and manufacturing method thereof
US5541122A (en) Method of fabricating an insulated-gate bipolar transistor
US9941383B2 (en) Fast switching IGBT with embedded emitter shorting contacts and method for making same
US7482205B2 (en) Process for resurf diffusion for high voltage MOSFET
US7507608B2 (en) IGBT with amorphous silicon transparent collector
US8314002B2 (en) Semiconductor device having increased switching speed
CN108922888A (zh) 一种功率器件的终端结构及其制作方法
CN114256340A (zh) 一种绝缘栅双极晶体管
US20090309130A1 (en) Method of fabricating collector of igbt
US6225643B1 (en) SOI cell and method for producing it
CN104282555A (zh) 一种绝缘栅双极性晶体管的制造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070518

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080117

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20080118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080118

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080418

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080515

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4128777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term