CN1138307C - 低功耗半导体功率开关器件及其制造方法 - Google Patents
低功耗半导体功率开关器件及其制造方法 Download PDFInfo
- Publication number
- CN1138307C CN1138307C CNB001358081A CN00135808A CN1138307C CN 1138307 C CN1138307 C CN 1138307C CN B001358081 A CNB001358081 A CN B001358081A CN 00135808 A CN00135808 A CN 00135808A CN 1138307 C CN1138307 C CN 1138307C
- Authority
- CN
- China
- Prior art keywords
- igbt
- substrate
- power consumption
- emitter region
- switch device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 claims abstract description 35
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 238000009792 diffusion process Methods 0.000 claims description 39
- 238000000227 grinding Methods 0.000 claims description 9
- 238000009826 distribution Methods 0.000 claims description 7
- 238000001465 metallisation Methods 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 238000009828 non-uniform distribution Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 description 12
- 238000000576 coating method Methods 0.000 description 12
- 239000012634 fragment Substances 0.000 description 10
- 230000005684 electric field Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
一种低功耗半导体功率开关器件及其制造方法，提供低功耗的耐压在2KV以内的IGBT、MCT和晶闸管。特征是，离子注入形成的超薄、低杂质浓度的背p+发射区与包含单侧残留N型扩散层的杂质非均匀分布的N型基区的结合。方法特征是，其中非均匀掺杂N型基区中靠近p+区一边的残留扩散层是在衬底减薄之前的制造过程的第一步完成的，在衬底减薄之后只有低温加工过程。本发明具有PT-IGBT通态压降小和NPT-IGBT开关时间短的特点，制造方法适于实际生产。
Description
本发明涉及一种半导体功率开关器件，以及这种器件的制造方法。这种器件的耐压范围是在2KV以下的中低压范围。
电力电子技术中使用功率开关器件。本发明所说的半导体功率开关器件是指绝缘栅双极晶体管(IGBT)、MOS控制品闸管(MCT)和半导体晶闸管。对功率开关器件的主要性能要求是功率损耗小，这就是要求通态压降小以降低通态损耗；开关时间短以降低开关损耗。
下面以IGBT为例来进行说明。IGBT有穿通型IGBT(PT-IGBT)和非穿通型IGBT(NPT-IGBT)。早期制造的IGBT都是穿通型的(参见1982 IEDM Tech.Dig.，pp.264-247，IEEE Transaction on Power Electronics，vol.PE-2，No.3，PP.194～207)。它是在均匀掺杂的厚数百μm的p+衬底上外延n+缓冲层和n-基区，再于n-层表面区制作所需的复杂的正面结构而成。耐高压的IGBT需要n-区很厚。1000V耐压的器件需约100多μm。厚层外延的技术难度大，制造成本高。于是，八十年代末出现了NPT-IGBT(参见1989PESC Record 1，PP.21-25；1996 ISPSD，PP.331-334和PP.164-172)，它是在均匀掺杂的厚数百μm的n-单晶衬底上先制造复杂的正面结构，然后再从衬底片背面用研磨、腐蚀法减薄到耐压所需的n-区厚度后，再用离子注入来形成p+背发射区。它不需要厚层外延，适合于制造高压IGBT。但是，从降低功率损耗方面看，PT型和NPT型IGBT都有重大不足。PT-IGBT具有较小的通态压降，但开关时间相当长；恰恰相反，NPT-IGBT具有较短的开关时间，但通态压降相当大。长期以来，技术界追求的一个目标是发明一种技术可制造出通态压降如PT-IGBT那样小，同时开关时间又如NPT-IBGT那样小的IGBT。PT-IGBT的通态压降小是由于10～20μm外延n+缓冲层的存在使得制造同样耐压的器件可选用较薄的n-基区，而NPT采用的是均匀掺杂的n-单晶衬底作基片，难以制造出n+缓冲层；NPT-IGBT的开关时间短是由于离子注入形成的背p+发射区厚度很薄而且掺杂浓度低使背发射结注入效率低，电子流成分大，电子可从背p+区流出，而PT-IGBT却是以均匀重掺杂的厚p+发射区为衬底，注入效率高，电子流很小。对于PT-IGBT采用厚而重掺杂背发射区是不能避免的，因为p+背发射区是制造时的衬底，若厚度薄则易碎片；同时背发射区是集电极电流通过的路径，掺杂浓度低会使电阻太大。为了得到通态压降小而又开关时间短的IGBT，一种有效的途径是在IGBT结构中同时采用n+缓冲层和薄而低掺杂的背p+发射区。1995年出现了一种这种结构的IGBT(见U.S.Patent No.5668385)。它在均匀掺杂n-利底片的一面制造所需复杂的正面结构，另一面用高温扩散法依次制造30μm以上的n+缓冲层和深1.2μm以上的背p+发射区。然而，正如发明人所称，这种结构只适用于高耐压IGBT(例如4.5KV)。这是因为衬底片两面的加工都有高温长时间处理过程，必须有足够厚的n-衬底片才能不碎片(4.5KV耐压时n-区约400μm)。而2KV以下的中低压IGBT的n-区只有约100～200μm左右，经不住多次高温处理。而从需要看，大量的IGBT都是耐压2KV以下的。因此，这一专利给出的结构并未真正解决长期追求解决的制造低损耗IGBT这一问题。2000年终于出现了一种可以用于制造耐压2KV以下的同时具有n+缓冲层和超薄低掺杂p+背发射区的IGBT的制造技术(见2000年ISPSD，PP.355～358)，所制造器件耐压1300V，n-区厚110μm。它是在厚的均匀掺杂n-型衬底的一面先制造需用高温长时间加工的正面结构，然后从片子背面减薄至所需厚度后再制造n+缓冲层和p+背发射区，都是用离子注入法，不需要高温长时间热处理。由于减薄后的片子不再经长时间高温处理，100μm厚的片子也不至于碎片(碎片问题的解决见1997 ISPSD，PP.361～364)。但是，这种IGBT中的n+缓冲层厚度太薄，不可能大于1μm。这是因为在制作n+缓冲层时n-衬底另一面的IGBT正面结构已经制成，其源区结深是亚微米的，如果缓冲层退火温度高时间长会使MOSFET中各pn结结深改变而改变了MOSFET的特性；尤其是厚度为100μm左右的硅片经高温长时间热退火很容易碎片。如此薄的n+缓冲层作为耐高压器件n-区强电场的终止层，用于实际制造是不可行的。因为高压时在缓冲层中不能留下足够厚的无电场区，其漏电流必然很大、击穿电压也是软特性。此外不可避免的背面加工损伤和难免的晶体缺陷就会造成终止层阻止强场能力的失效，导致器件性能变坏。作者自已在文中指出，其漏电流和击穿电压不易保证。所以，这种IGBT在实际上是不能作为产品付诸生产的。也就是说，直到目前为止，虽然经过技术界长期努力，但对于耐压2KV以内的占用途需求绝大部分的IGBT，进一步降低功率损耗(即制造出的产品既具有小的通态压降又具有短的开关时间)的制造技术问题还未真正解决。对于晶闸管，MCT也存在着完全相同的问题。
本发明的目的是为了提供一种低功耗的耐压2KV以内的IGBT及其制造方法，这种IGBT同时具有PT-IGBT通态压降小的特点和NPT-IGBT开关时间短的特点，其制造方法能得到合适厚度和浓度的电场终止层和背发射区，适于实际生产。本发明的技术同样适用于半导体晶闸管和MCT。
本发明的低功耗半导体功率开关器件(包括低功耗IGBT、MCT和品闸管)由N型基区、背p+发射区和通用的包含阴极、栅极等在内的正面结构区组成，其特征在于离子注入形成的超薄、低杂质浓度的背p+发射区与包含单侧残留N型扩散层的杂质非均匀分布的N型基区的结合。因此本发明是由一个包含N型杂质扩散残留层的杂质浓度从一面向另一面逐渐降低的非均匀掺杂N型基区，一个在N型基区高掺杂一侧用离子注入形成的背面p+发射区和一个位于N型基区低掺杂一侧表面区的包含阴极、栅极等的通用正面结构区等三个区域组成。
本发明的低功耗半导体功率开关器件中，其中背面p+发射区的厚度在0.2～1.0μm范围内，注入剂量在1×1011至1×1013cm-2范围内，例如根据所需通态压降不同可把厚度和剂量值分别取为0.2、0.4、0.6、0.8μm等和1×1011、5×1011、1×1012、5×1012、1×1013cm-2等值。前述的N型基区中的杂质分布为从p+发射区界面处开始逐渐降低，到达残留扩散层边界后基本维持一个恒定值直至正面结构区，N型基区中所包含的残留N型扩散层的宽度为5～50μm之间，根据器件耐压高低不同而不同，例如可取5、10、15、25、30、35μm等值。N型基区中残留扩散层中与p+区交界处的浓度在1×1014至1×1017cm-3的范围。N型基区的厚度根据耐压不同而不同，耐压1000V器件约为100μm，耐压2000V器件约为200μm，其中正面结构区的具体结构是IGBT、MCT或晶闸管的通用的正面结构，包括平面型的和凹槽型的都适用，本发明对此无特殊要求。
本发明低功耗半导体功率开关器件的制造方法依下列步骤进行：第一步、制造带有残留扩散层的非均匀杂质浓度杂质分布的N型衬底，其中在本工序中非均匀掺杂N型基区中靠近p+区一边的残留扩散层是在本工序晶片减薄之前的制造过程的本工序的第一步完成的。在均匀掺杂的N型半导体基片的双面同时扩散高浓度的N型杂质形成双面扩散层，从一面用研磨、抛光等通用方法去除一侧的扩散层并继续把基片减薄到耐压所需的厚度，这就制成了具有单侧扩散层的浓度从一侧表面起逐渐降低的非均匀掺杂N型衬底；第二步、在衬底片的低浓度杂质的一侧用离子注入、高温扩散等通用方法制造IGBT(晶闸管、MCT)的通用的正面结构；第三步、用通用的研磨、抛光等方法从衬底高浓度一侧减薄衬底使残留的扩散层减少到所需厚度；第四步、在衬底的残留扩散层的表面区用离子注入法形成所需厚度的p+背发射区，控制注入剂量使IGBT的开关时间尽可能减小而通态压降又不超过允许的值；第五步，在背p+区表面沉积背面金属化系统，并进行合金。衬底减薄之后，即在第三步完成后，从第四步开始只有低温加工过程。衬底减薄后低温加工的条件是温度低于600℃。
本发明的技术方案完成了其目的的要求，使本发明器件能同时具有通态压降小和开关时间短的特点。这是由于在器件处于导通状态时，因N型基区中的残留的预扩散层的杂质浓度高，在高压时起到低掺杂N型区中强电场的终止作用，可使同样耐压下低掺杂区厚度取得比无此终止层时更薄，所以通态压降比NPT-IGBT小，这一高浓度缓变的残留预扩散层的作用和PT-IGBT中均匀掺杂n+缓冲层的作用相同，所以其通态压降应当与PT-IGBT同样低。对耐压2000V的器件终止层取为大约25～50μm就够了，如果太厚会造成通态压降高，如果太薄会使电场终止作用不足，造成击穿电压降低，反向漏电大。另一方面，本发明的结构中包含浓度在1μm以内的浅而低掺杂的背发射区，可使背发射结的电子流比PT-IGBT中大得多，因而在关断时存储在N型基区中的过剩电子很容易从背发射区流出，从而减短关断时间，这种背面发射区结构与NPT-IGBT中背发射区结构相同，其开关时间应当与NPT-IGBT同样短。
本发明除前述特点外，还可适于实际生产，这有赖于所采用的制造方法。理由为耐压2000V以内的具有n+电场终止层的IGBT、MCT和晶闸管的N型基区只有大约不足200μm，高温长时间热处理将会碎片，所以背景文件U.S.Paten t NO.566385的双面高温扩散结构和制造方法不能使用于本发明器件的制造。本发明的器件可以用本发明的制造方法来实现。在本发明的制造方法中第一步制造出的衬底片厚度为N型基区与未减薄前原有n+扩散层之和，只要扩散层足够深，衬底片厚度就足够厚。长时间扩散可使扩散层达到200μm以上，则相应的衬底片厚度可达到大约接近300μm至400μm以上。在这样厚的衬底片上进行第二步的制造IGBT的复杂的正面结构，虽然有多次高温长时间热处理过程电不会碎片。在经过第三步把基片的背面扩散层减薄到耐压所需厚度以后，虽然晶片只剩大约100μm～200μm的厚度，但其后第三、第四步的离子注入(可以不退火)和制造背面金属化系统等均不需像扩散和驱入那样长时间高温过程，适当的加工方法是完全可以不碎片的(不碎片技术参见1997 ISPSD PP.361-364)。
下面将通过低功耗IGBT的具体实施例和附图对本发明加以说明：
图1表示本发明IGBT的基本结构
图2表示本发明IGBT的制造过程
图1表示的本发明IGBT的结构，从A至E为非均匀掺杂N型衬底，总厚度300μm以上，其中从A至D为杂质浓度逐渐降低的扩散层，在制成器件过程中A至B的部分已经去掉。4区为N型基区中恒定杂质浓度区，厚度由耐压决定，3区为N型基区中由残留扩散层构成的杂质浓度高于4区的电场终止层，其厚度约为5-50μm，2区为由离子注入形成的背p+发射区，其厚度小于1μm，注入剂量1×1011至1×1013cm-2，1为背面阳极金属化系统层，5至11为通用的IGBT正面结构，5为p+集电区，6为p阱，7为栅氧层，8为栅电极，9为电极间绝缘层，10为阴极电极，11为n+源区。这里作为例子画出的是常见的平面型正面结构，其他类型的IGBT有不同的正面结构，如也可以是槽栅结构。在图1的结构中，4区是耐压层，在高压下其中存在着强电场，3区的作用是利用其高杂质浓度将强电场迅速减小而终止，并留下一定厚度的基本上无场区以减小漏电流和保证击穿电压的硬特性。但3区过厚会增长开关时间和增加通态压降。由于3区的作用可使IGBT中电场强度分布由NPT型中的三角形分布改变为近梯形分布，因而可用比NPT-IGBT更薄的4区达到同样的耐压，4区厚度的减小可以减小通态压降，达到与PT-IGBT基本相同的低通态压降。离子注入形成的背p+发射区2具有比PT-IGBT p+背发射区更薄的厚度和更低的掺杂浓度，所以通过2区流出的电子流比较大，可使导通时存储在4、3区中的大量电子迅速流出(空穴从5区流出)，因而开关时间比PT-IGBT短，因本结构与NPT-IGBT的背发射区结构相同，而且具有更薄的4区，其中存储的电荷总量更少，开关时间可以达到与NPT-IGBT同样短甚至更短。
在图1中保留1、2、3、4区不变，把5至11区更换为MCT的正面结构或晶闸管的正面结构，就得到通态压降小同时开关时间也短的低功耗MCT和低功耗晶闸管。从图1中可看出该器件制造方法是首先用扩散法制成有单面扩散层的非均匀搀杂的N型衬底(A至E)，再在衬底低搀杂表面进行带有长时间高温过程的正面结构(5至11)的制造，然后将衬底从背面减薄去掉多余的扩散层(A至B)留下必需的扩散层(B至D)，最后用离子注入法制造背p+发射区(2)。图1中的侧面曲线图表示n型基区杂质浓度分布。
图2所示的IGBT制造方法中，(a)图表示原始N型单晶片，厚度大于后面将进行的双面扩散的深度的2倍与图1中4区的厚度之和，电阻率由所需耐压决定；(b)图表示经过双面N型扩散之后的情况，其中12为扩散层，13为原始N型单晶层；扩散深度的决定是要求12区与13区厚度之和大于约300μm，以保证以后多次高温长时间加工过程中不碎片；(c)图表示经研磨、抛光去除单面扩散层后的非均匀杂质分布的衬底片，其中12为扩散层，13为单晶层；(d)图表示在衬底片的正面(即原始单晶层的表面)经许多复杂高温过程制成14区所示的IGBT正面结构后的情况，12、13区含义同(c)图，14区详细构造如图1中5-11区所示；(e)图表示从衬底片的背面(正面层的面)用研磨、腐蚀等常用方法把晶片减薄后的情况，留下的扩散层的厚度略厚于前述的残留扩散层3，15与3的厚度之差为背离子注入区的厚度；(f)图为用离子注入法在残留扩散层表面形成p+背发射区2后的情况，注入后可以不退火。2区厚度小于1μm，注入剂量按所需通态压降和开关时间调整，一般在1×1011至1×1013cm-2；(g)图为用常用方法(蒸发、溅射等)制造背面阳极金属化系统层1并经过合金处理的管芯。合金温度600℃以下。至此本发明的IGBT管芯制造完成。
制造本发明的MCT或晶闸管时，只要把图2中14区的结构制造成所要的MCT和晶闸管的正面结构，保持和其他部分结构不变和制造过程不变即可。
Claims (6)
1、一种低功耗半导体功率开关器件，由N型基区、背p+发射区和通用的包含阴极、栅极在内的正面结构区组成，其特征在于包含离子注入形成的超薄、低杂质浓度的背p+发射区和包含厚度为5-50μm的单侧残留N型扩散层的杂质非均匀分布的N型基区。
2、根据权利要求1所述的一种低功耗半导体功率开关器件，其特征在于，背p+发射区的厚度在0.2～1μm之间。
3、根据权利要求1所述的一种低功耗半导体功率开关器件，其特征在于，背p+发射区的离子注入剂量在1×1011cm-2至1×1013cm-2之间。
4、根据权利要求1所述的一种低功耗半导体功率开关器件，其特征在于，N型基区中残留扩散层中与p+区交界处的浓度在1×1014至1×1017cm-3的范围内。
5、一种低功耗半导体功率开关器件的制造方法，其特征在于制造方法依下列步骤进行：第一步：制造带有残留扩散层的非均匀杂质浓度分布的N型衬底，其中在本工序中非均匀掺杂N型基区中靠近p+区一边的5-50μm厚的残留扩散层是在本工序晶片减薄之前的制造过程的本工序的第一步完成的；第二步：在衬底片的低杂质浓度的一侧使用通用的离子注入或高温扩散的方法制造IGBT、晶闸管或MCT的通用的正面结构；第三步，使用通用的研磨、抛光的方法从衬底高浓度一侧减薄衬底使残留的扩散层的厚度减少到5-50μm之间的所需厚度；第四步，在衬底的残留扩散层的表面区用离子注入法形成所需厚度的p+背发射区；第五步，在背p+区表面沉积背面金属化系统，并进行合金，衬底减薄之后，即在第三步完成后，从第四步开始只有低温加工过程。
6、根据权利要求5所述的一种低功耗半导体功率开关器件的制造方法，其特征在于，衬底减薄后低温加工的条件是温度低于600℃。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001358081A CN1138307C (zh) | 2000-12-21 | 2000-12-21 | 低功耗半导体功率开关器件及其制造方法 |
| US10/017,734 US20020079534A1 (en) | 2000-12-21 | 2001-12-18 | Power semiconductor switching devices with low power loss and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001358081A CN1138307C (zh) | 2000-12-21 | 2000-12-21 | 低功耗半导体功率开关器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1296292A CN1296292A (zh) | 2001-05-23 |
| CN1138307C true CN1138307C (zh) | 2004-02-11 |
Family
ID=4596881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001358081A Expired - Fee Related CN1138307C (zh) | 2000-12-21 | 2000-12-21 | 低功耗半导体功率开关器件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020079534A1 (zh) |
| CN (1) | CN1138307C (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4266122B2 (ja) * | 2002-11-18 | 2009-05-20 | コバレントマテリアル株式会社 | 半導体基板の製造方法 |
| DE102006002065B4 (de) | 2006-01-16 | 2007-11-29 | Infineon Technologies Austria Ag | Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand |
| US20070181927A1 (en) * | 2006-02-03 | 2007-08-09 | Yedinak Joseph A | Charge balance insulated gate bipolar transistor |
| CN100459151C (zh) * | 2007-01-26 | 2009-02-04 | 北京工业大学 | 具有内透明集电极的绝缘栅双极晶体管 |
| EP2045844A1 (en) * | 2007-10-03 | 2009-04-08 | ABB Technology AG | Semiconductor Module |
| CN101499422B (zh) * | 2008-12-12 | 2010-06-02 | 北京工业大学 | 用多晶硅做寿命控制层的内透明集电极igbt制造方法 |
| US8164162B2 (en) * | 2009-06-11 | 2012-04-24 | Force Mos Technology Co., Ltd. | Power semiconductor devices integrated with clamp diodes sharing same gate metal pad |
| CN101826552A (zh) * | 2010-05-06 | 2010-09-08 | 天津环鑫科技发展有限公司 | 一种具有场截止构造的非穿通型深沟槽igbt及其制造方法 |
| CN102280474B (zh) * | 2010-06-09 | 2014-02-19 | 尹海洲 | 一种igbt器件及其制造方法 |
| CN101976683B (zh) * | 2010-09-25 | 2011-12-21 | 浙江大学 | 一种绝缘栅双极型晶体管及其制造方法 |
| CN102157363B (zh) * | 2011-03-08 | 2012-06-27 | 电子科技大学 | 一种功率器件衬底背面的离子注入方法 |
| CN102693912B (zh) * | 2011-03-24 | 2014-11-05 | 上海北车永电电子科技有限公司 | 制作igbt器件的方法及其装置 |
| CN103137473B (zh) * | 2011-12-02 | 2016-02-10 | 上海华虹宏力半导体制造有限公司 | 以具有外延层的衬底制造场终止型igbt器件的方法 |
| CN104269357A (zh) * | 2013-03-26 | 2015-01-07 | 杭州士兰集成电路有限公司 | 功率半导体器件及其制造方法 |
| CN103594356B (zh) * | 2013-08-30 | 2017-10-17 | 国家电网公司 | 一种场终止型igbt器件的制造方法 |
| US9768285B1 (en) | 2016-03-16 | 2017-09-19 | Semiconductor Components Industries, Llc | Semiconductor device and method of manufacture |
| CN109273529A (zh) * | 2017-07-18 | 2019-01-25 | 比亚迪股份有限公司 | Mos型功率器件及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10055446B4 (de) * | 1999-11-26 | 2012-08-23 | Fuji Electric Co., Ltd. | Halbleiterbauelement und Verfahren zu seiner Herstellung |
| US6525389B1 (en) * | 2000-02-22 | 2003-02-25 | International Rectifier Corporation | High voltage termination with amorphous silicon layer below the field plate |
| US6699775B2 (en) * | 2000-02-22 | 2004-03-02 | International Rectifier Corporation | Manufacturing process for fast recovery diode |
| US6482681B1 (en) * | 2000-05-05 | 2002-11-19 | International Rectifier Corporation | Hydrogen implant for buffer zone of punch-through non epi IGBT |
| JP4750933B2 (ja) * | 2000-09-28 | 2011-08-17 | 株式会社東芝 | 薄型パンチスルー型パワーデバイス |
| US6777747B2 (en) * | 2002-01-18 | 2004-08-17 | Fairchild Semiconductor Corporation | Thick buffer region design to improve IGBT self-clamped inductive switching (SCIS) energy density and device manufacturability |
-
2000
- 2000-12-21 CN CNB001358081A patent/CN1138307C/zh not_active Expired - Fee Related
-
2001
- 2001-12-18 US US10/017,734 patent/US20020079534A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN1296292A (zh) | 2001-05-23 |
| US20020079534A1 (en) | 2002-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1138307C (zh) | 低功耗半导体功率开关器件及其制造方法 | |
| CN102439725B (zh) | 一种绝缘栅双极型晶体管及其制造方法 | |
| CN102142372B (zh) | 制备场阻断型绝缘栅双极晶体管的方法 | |
| EP2073271A1 (en) | Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor | |
| JP2003533047A (ja) | パンチスルーノンエピタキシャルｉｇｂｔのバッファ領域への水素注入方法 | |
| CN102723363B (zh) | 一种vdmos器件及其制作方法 | |
| CN102693912A (zh) | 制作igbt器件的方法及其装置 | |
| CN113571415B (zh) | Igbt器件及其制作方法 | |
| CN104332495A (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| US6448588B2 (en) | Insulated gate bipolar transistor having high breakdown voltage in reverse blocking mode | |
| CN101859703A (zh) | 低开启电压二极管及其制备方法 | |
| CN111341851A (zh) | 一种组合终端结构快恢复二极管芯片及制造工艺 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
| CN111725312A (zh) | 一种高性能半导体功率器件及其制造方法 | |
| CN103681811A (zh) | 一种非完全发射区的绝缘栅双极晶体管及其制备方法 | |
| US7507608B2 (en) | IGBT with amorphous silicon transparent collector | |
| JPH1140808A (ja) | 半導体装置およびその製造方法 | |
| CN104167356B (zh) | 绝缘栅双极型晶体管及其制备方法 | |
| US6242288B1 (en) | Anneal-free process for forming weak collector | |
| CN100533688C (zh) | 浅结二极管芯片的制作方法 | |
| US20050227461A1 (en) | Semiconductor device having increased switching speed | |
| CN106803498A (zh) | 一种逆导igbt器件的制备方法 | |
| CN103199107A (zh) | 半导体器件及制造方法 | |
| CN107452623A (zh) | 一种快恢复二极管的制造方法及快恢复二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |