CN111341851A - 一种组合终端结构快恢复二极管芯片及制造工艺 - Google Patents
一种组合终端结构快恢复二极管芯片及制造工艺 Download PDFInfo
- Publication number
- CN111341851A CN111341851A CN202010179608.0A CN202010179608A CN111341851A CN 111341851 A CN111341851 A CN 111341851A CN 202010179608 A CN202010179608 A CN 202010179608A CN 111341851 A CN111341851 A CN 111341851A
- Authority
- CN
- China
- Prior art keywords
- doped region
- layer
- epitaxial layer
- diode chip
- fast recovery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910052796 boron Inorganic materials 0.000 claims description 27
- -1 boron ions Chemical class 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 22
- 229910052698 phosphorus Inorganic materials 0.000 claims description 15
- 239000011574 phosphorus Substances 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008020 evaporation Effects 0.000 claims description 8
- 238000001704 evaporation Methods 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 abstract description 8
- 230000005684 electric field Effects 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 239000002994 raw material Substances 0.000 description 4
- 238000005265 energy consumption Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000011997 immunoflourescence assay Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种组合终端结构快恢复二极管芯片及制造工艺，属于集成电路或分立器件制造技术领域。包括从上至下依次设置的阳极金属层、氧化层、N‑外延层、N++衬底层和阴极金属层，所述N‑外延层上设有P+掺杂区和P‑掺杂区，所述P‑掺杂区分别设于P+掺杂区两侧，且P‑掺杂区紧贴于P+掺杂区，所述N‑外延层上设有N+掺杂区，所述N+掺杂区设于P‑掺杂区两侧。本申请采用“P‑+P++场版”组合终端结构，P‑掺杂区弱化了反偏时空间电荷区电场强度集中现象，以实现在保证产品电压不变的前提下降低了材料的电阻率；同时P‑掺杂区与P+掺杂区并联，增大了有源区面积。上述两方面使得产品的导通能力增加，提升了产品的电流能力。
Description
技术领域
本发明涉及一种组合终端结构快恢复二极管芯片及制造工艺，属于集成电路或分立器件制造技术领域。
背景技术
快恢复二极管因具有低反向漏电、极短反向恢复时间特点被广泛用在多种高频电路中作为整流器件使用。我们都知道，理想的整流器件就是需要具有低反向漏电、极短反向恢复时间以及极低正向导通压降三个理想参数，这三个参数也是整流器件工作时产生工作损耗的主要因素。随着社会的不断发展，节能降耗已经成为整机电路设计的主要目标之一。快恢复二极管相对普通整流管虽具有低反向漏电、极短反向恢复时间，但其正向导通压降大使得产品能耗处在一个较高水平；由于产品能耗存在，导致产品工作时产生大量热量，以致于产品组装在整机电路时还要配套散热装置，如散热片、风扇等，这增加了整机成本。快恢复二极管正向导通压降主要由材料决定；正向导通压降随着材料电阻率以及厚度增加而增大；另外，为了减小反向恢复时间，快恢复产品设计时会掺杂重金属形成复合中心，加剧了材料对正向导通压降的影响。
发明内容
本发明所要解决的技术问题是针对上述现有技术提供一种组合终端结构快恢复二极管芯片及制造工艺，在保证产品击穿电压不变的前提下，降低材料的电阻率，同时增加有源区面积，使得产品的正向导通压降降低，提升产品的电流能力。
本发明解决上述问题所采用的技术方案为：一种组合终端结构快恢复二极管芯片，包括从上至下依次设置的阳极金属层、氧化层、N-外延层、N++衬底层和阴极金属层，所述N-外延层上设有P+掺杂区和P-掺杂区，所述P-掺杂区分别设于P+掺杂区两侧，且P-掺杂区紧贴于P+掺杂区，所述N-外延层上设有N+掺杂区，所述N+掺杂区设于P-掺杂区两侧。
所述阴极金属层为Ti/Ni/Ag组合物或Cr/Ni/Ag组合物或V/Ni/Ag组合物。
一种组合终端结构快恢复二极管芯片的制造工艺，包括如下制造工艺：
步骤一：在N++衬底层上外延，形成N-外延层；
步骤二：N-外延层通过高温氧化，生长氧化层；
步骤三：通过光刻，去除N-外延层上用于形成P+掺杂区的氧化层，去除氧化层的N-外延层注入硼离子，掺入杂质硼；
步骤四：通过光刻，去除N-外延层上用于形成P-掺杂区的氧化层，去除氧化层的N-外延层注入硼离子，掺入杂质硼；
步骤五：通过光刻，去除N-外延层上用于形成N+掺杂区的氧化层，去除氧化层的N-外延层注入磷离子，掺入杂质磷；
步骤六：通过高温氧化与扩散，将杂质硼、杂质磷扩散至一定深度，形成P+掺杂区、P-掺杂区和N+掺杂区；并在P+掺杂区、P-掺杂区和N+掺杂区上生长一层氧化层；
步骤七：通过自对准腐蚀工艺，去除P+掺杂区、P-掺杂区和N+掺杂区上生长出来的氧化层；通过蒸发或溅射的方式沉积一层阳极金属；再通过光刻方式去除阳极以外区域的金属，形成阳极金属层；最后通过低温处理方式，将阳极金属层与P+掺杂区、P-掺杂区相结合形成欧姆接触；
步骤八：通过减薄方式，将N++衬底层无外延层侧减薄，通过蒸发方式淀积阴极金属层，完成芯片的制作。
所述步骤一中的N++衬底层电阻率≤0.004Ω.cm，N-外延层的电阻率为10～30Ω.cm，N-外延层的厚度为25～60μm。
所述步骤二中的氧化层的厚度为2～3μm。
所述步骤三中注入的硼离子剂量为1E15cm-2～1E16cm-2，所述步骤四中注入的硼离子剂量为1E11cm-2～1E13cm-2。
所述步骤五中的注入的磷离子剂量为5E14cm-2～1E16cm-2。
所述步骤六中的高温氧化与扩散的温度为1000℃～1250℃，运行时间为50min～300min。
所述步骤六中的P+掺杂区的深度为9μm～15μm，所述P-掺杂区的深度为2μm～4μm。
所述步骤七中的阳极金属层的厚度为3.0～8.0μm
与现有技术相比，本发明的优点在于：一种组合终端结构快恢复二极管芯片及制造工艺，采用“P-+P++场版”组合终端结构，P-掺杂区弱化了反偏时空间电荷区电场强度集中现象，以实现在保证产品电压不变的前提下降低了材料的电阻率；同时P-掺杂区与P+掺杂区并联，增大了有源区面积。上述两方面使得产品的导通能力增加，提升了产品的电流能力。
附图说明
图1为传统的“P++场版”终端结构示意图；
图2为本发明实施例一种组合终端结构快恢复二极管芯片的结构示意图；
图3为扩散PN结的形状示意图；
图4为图3中三个区域电场强度曲线图；
图5为杂质浓度与击穿电压的曲线图；
图中1阴极金属层、2N++衬底层、3N-外延层、4P+掺杂区、5P-掺杂区、6N+掺杂区、7氧化层、8阳极金属层。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
如图2所示，本实施例中的一种组合终端结构快恢复二极管芯片，包括从上至下依次设置的阳极金属层8、氧化层7、N-外延层3、N++衬底层2和阴极金属层1，在N-外延层3上设有P+掺杂区4和P-掺杂区5，且P-掺杂区5分别设于P+掺杂区4两侧，P-掺杂区5紧贴于P+掺杂区4，P-掺杂区5的结深小于P+掺杂区4的结深。N-外延层3上设有N+掺杂区4，N+掺杂区4设于P-掺杂区5两侧。
上述阴极金属层1为Ti/Ni/Ag组合物或Cr/Ni/Ag组合物或V/Ni/Ag组合物。
本发明的机理在于：
扩散PN结的形状存在平面结、柱面结以及球面结三个区域(如图3所示)；由于这三个区域的存在，以至于其在加同样的反偏电压时三个区域电场强度存有E球＞E柱＞E平现象(如图4所示)；我们都知道，电场强度强的区域会提前击穿，这就造成了常规结构产品击穿电压要低；若要提高常规结构产品电压，根据图4曲线所示即需要减小原材料杂质浓度(提高材料电阻率)；而本发明所用的结构，改变了球面积区形状，让其更接近于平面结区，大大降低了结电场强度，在相同原材料杂质浓度下得到更高的击穿电压；这样使用本发明结构变相地可以在相同击穿电压下降低原材料电阻率；原材料电阻率降低即相当于降低了原材料电阻，根据VF＝IF*R简便公式(注：VF为正向电压、IF为正向电流、R为原材料电阻)所知，在相同VF的前提下，电阻R降低，对应IF将会增加，最终实现了提升电流能力目的；另外，我们也知道，IF＝A*J(注：A为有源区面积、J为正向电流密度)，增加有源区面积也可以提升电流。
一种组合终端结构快恢复二极管芯片的制造工艺，包括如下制造工艺：
步骤一：在N++衬底层2上外延，形成N-外延层3；
步骤二：N-外延层3通过高温氧化，生长氧化层7；
步骤三：通过光刻，去除N-外延层3上用于形成P+掺杂区4的氧化层，去除氧化层的N-外延层3注入硼离子，掺入杂质硼；
步骤四：通过光刻，去除N-外延层3上用于形成P-掺杂区5的氧化层，去除氧化层的N-外延层3注入硼离子，掺入杂质硼；
步骤五：通过光刻，去除N-外延层3上用于形成N+掺杂区6的氧化层，去除氧化层的N-外延层3注入磷离子，掺入杂质磷；
步骤六：通过高温氧化与扩散，将杂质硼、杂质磷扩散至一定深度，形成P+掺杂区4、P-掺杂区5和N+掺杂区6；并在P+掺杂区4、P-掺杂区4和N+掺杂区5上生长一层薄氧化层；
步骤七：通过自对准腐蚀工艺，去除P+掺杂区4、P-掺杂区5和N+掺杂区6上生长出来的薄氧化层；通过蒸发或溅射的方式沉积一层阳极金属；再通过光刻方式去除阳极以外区域的金属，形成阳极金属层8；最后通过低温处理方式，将阳极金属层8与P+掺杂区4、P-掺杂区5相结合形成欧姆接触；
步骤八：通过减薄方式，将N++衬底层2无外延层侧减薄，通过蒸发方式淀积阴极金属层1，完成芯片的制作。
上述步骤一中的N++衬底层电阻率≤0.004Ω.cm，N-外延层的电阻率为10～30Ω.cm，N-外延层的厚度为25～60μm。
上述步骤二中的氧化层的厚度为2～3μm。
上述步骤三中注入的硼离子剂量为1E15cm-2～1E16cm-2，上述步骤四中注入的硼离子剂量为1E11cm-2～1E13cm-2。
上述步骤五中的注入的磷离子剂量为5E14cm-2～1E16cm-2。
上述步骤六中的高温氧化与扩散的温度为1000℃～1250℃，运行时间为50min～300min。
上述步骤六中的P+掺杂区的深度为9μm～15μm，P-掺杂区的深度为2μm～4μmm。
上述步骤七中的阳极金属的厚度为3.0～8.0μm。
实施例一
步骤一：在厚度为480μm、电阻率为0.004Ω.cm的N++衬底层上外延，形成厚度为45μm、电阻率为18Ω.cm的N-外延层。
步骤二：N-外延层通过高温氧化，生长一层厚度为2μm的氧化层。
步骤三：通过光刻，去除N-外延层上用于形成P+掺杂区的氧化层，利用离子注入方式在去除氧化层的N-外延层注入1E16cm-2剂量的硼离子，掺入杂质硼。
步骤四：通过光刻，去除N-外延层上用于形成P-掺杂区的氧化层，利用离子注入方式在去除氧化层的N-外延层注入1E11cm-2剂量的硼离子，掺入杂质硼。
步骤五：通过光刻，去除N-外延层上用于形成N+掺杂区的氧化层，利用带胶离子注入方式在去除氧化层的N-外延层注入5E14cm-2剂量的磷离子，掺入杂质磷。
步骤六：通过高温氧化与扩散，温度为1180℃，运行时间为120min，将杂质硼、杂质磷扩散至一定深度，形成P+掺杂区、P-掺杂区和N+掺杂区。由于P+掺杂区硼离子的浓度高于P-掺杂区，使得P+掺杂区的深度为14μm，P-掺杂区的深度为3μm；N+掺杂区的深度为13μm。通过高温氧化，在P+掺杂区、P-掺杂区和N+掺杂区上生长一层薄氧化层，厚度为0.2μm。
步骤七：通过自对准腐蚀工艺，去除P+掺杂区、P-掺杂区和N+掺杂区上生长出来的氧化层；通过蒸发或溅射的方式沉积一层厚度为5μm的阳极金属；再通过光刻方式去除阳极以外区域的金属，形成阳极金属层；最后通过低温处理方式，将阳极金属层与P+掺杂区、P-掺杂区相结合形成欧姆接触。
步骤八：通过减薄方式，将N++衬底层无外延层侧减薄，使整个芯片减薄到260μm的厚度，通过蒸发方式淀积厚度为1.9μm的阴极金属层，完成芯片的制作。
本申请采用“P-+P++场版”组合终端结构，P-掺杂区弱化了反偏时空间电荷区电场强度集中现象，以实现在保证产品电压不变的前提下降低了材料的电阻率；同时P-掺杂区与P+掺杂区并联，增大了有源区面积。上述两方面使得产品的导通能力增加，提升了产品的电流能力。
除上述实施例外，本发明还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本发明权利要求的保护范围之内。
Claims (10)
1.一种组合终端结构快恢复二极管芯片，其特征在于：包括从上至下依次设置的阳极金属层、氧化层、N-外延层、N++衬底层和阴极金属层，所述N-外延层上设有P+掺杂区和P-掺杂区，所述P-掺杂区分别设于P+掺杂区两侧，且P-掺杂区紧贴于P+掺杂区，所述N-外延层上设有N+掺杂区，所述N+掺杂区设于P-掺杂区两侧。
2.根据权利要求1所述的一种组合终端结构快恢复二极管芯片，其特征在于：所述阴极金属层为Ti/Ni/Ag组合物或Cr/Ni/Ag组合物或V/Ni/Ag组合物。
3.一种如权利要求1～2中任一权利要求所述的组合终端结构快恢复二极管芯片的制造工艺，其特征在于：包括如下制造工艺：
步骤一：在N++衬底层上外延，形成N-外延层；
步骤二：N-外延层通过高温氧化，生长氧化层；
步骤三：通过光刻，去除N-外延层上用于形成P+掺杂区的氧化层，去除氧化层的N-外延层注入硼离子，掺入杂质硼；
步骤四：通过光刻，去除N-外延层上用于形成P-掺杂区的氧化层，去除氧化层的N-外延层注入硼离子，掺入杂质硼；
步骤五：通过光刻，去除N-外延层上用于形成N+掺杂区的氧化层，去除氧化层的N-外延层注入磷离子，掺入杂质磷；
步骤六：通过高温氧化与扩散，将杂质硼、杂质磷扩散至一定深度，形成P+掺杂区、P-掺杂区和N+掺杂区；并在P+掺杂区、P-掺杂区和N+掺杂区上生长一层氧化层；
步骤七：通过自对准腐蚀工艺，去除P+掺杂区、P-掺杂区和N+掺杂区上生长出来的氧化层；通过蒸发或溅射的方式沉积一层阳极金属；再通过光刻方式去除阳极以外区域的金属，形成阳极金属层；最后通过低温处理方式，将阳极金属层与P+掺杂区、P-掺杂区相结合形成欧姆接触；
步骤八：通过减薄方式，将N++衬底层无外延层侧减薄，通过蒸发方式淀积阴极金属层，完成芯片的制作。
4.根据权利要求3所述的一种组合终端结构快恢复二极管芯片的制造工艺，其特征在于：所述步骤一中的N++衬底层电阻率≤0.004Ω.cm，N-外延层的电阻率为10～30Ω.cm，N-外延层的厚度为25～60μm。
5.根据权利要求3所述的一种组合终端结构快恢复二极管芯片的制造工艺，其特征在于：所述步骤二中的氧化层的厚度为2～3μm。
6.根据权利要求3所述的一种组合终端结构快恢复二极管芯片的制造工艺，其特征在于：所述步骤三中注入的硼离子剂量为1E15cm-2～1E16cm-2，所述步骤四中注入的硼离子剂量为1E11cm-2～1E13cm-2。
7.根据权利要求3所述的一种组合终端结构快恢复二极管芯片的制造工艺，其特征在于：所述步骤五中的注入的磷离子剂量为5E14cm-2～1E16cm-2。
8.根据权利要求3所述的一种组合终端结构快恢复二极管芯片的制造工艺，其特征在于：所述步骤六中的高温氧化与扩散的温度为1000℃～1250℃，运行时间为50min～300min。
9.根据权利要求3所述的一种组合终端结构快恢复二极管芯片的制造工艺，其特征在于：所述步骤六中的P+掺杂区的深度为9μm～15μm，所述P-掺杂区的深度为2μm～4μm。
10.根据权利要求3所述的一种组合终端结构快恢复二极管芯片的制造工艺，其特征在于：所述步骤七中的阳极金属层的厚度为3.0～8.0μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010179608.0A CN111341851A (zh) | 2020-03-16 | 2020-03-16 | 一种组合终端结构快恢复二极管芯片及制造工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010179608.0A CN111341851A (zh) | 2020-03-16 | 2020-03-16 | 一种组合终端结构快恢复二极管芯片及制造工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111341851A true CN111341851A (zh) | 2020-06-26 |
Family
ID=71187321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010179608.0A Pending CN111341851A (zh) | 2020-03-16 | 2020-03-16 | 一种组合终端结构快恢复二极管芯片及制造工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111341851A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112652534A (zh) * | 2020-12-22 | 2021-04-13 | 深圳市美浦森半导体有限公司 | 一种低压快恢复二极管的制备方法及二极管 |
| CN114141883A (zh) * | 2021-12-10 | 2022-03-04 | 富芯微电子有限公司 | 一种快恢复二极管芯片及其制造方法 |
| CN115148787A (zh) * | 2022-06-30 | 2022-10-04 | 扬州国宇电子有限公司 | 一种抗单粒子烧毁效应的快恢复二极管芯片及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101976687A (zh) * | 2010-10-21 | 2011-02-16 | 电子科技大学 | 一种低功耗快恢复金属氧化物半导体二极管 |
| CN103579367A (zh) * | 2013-11-08 | 2014-02-12 | 国家电网公司 | 一种低浓度掺杂发射区的快恢复二极管芯片及其制造方法 |
| KR20140028319A (ko) * | 2012-08-28 | 2014-03-10 | 주식회사 시지트로닉스 | 고전압 초고속 회복 에피다이오드 및 그 제조 방법 |
| CN107579120A (zh) * | 2016-07-05 | 2018-01-12 | 北大方正集团有限公司 | 功率二极管的制备方法和功率二极管 |
| CN109148605A (zh) * | 2017-06-19 | 2019-01-04 | 宁波比亚迪半导体有限公司 | 快恢复二极管及制备方法、电子设备 |
| CN110010703A (zh) * | 2019-04-23 | 2019-07-12 | 江阴新顺微电子有限公司 | 一种穿通结构的瞬态电压抑制二极管芯片及制造工艺 |
-
2020
- 2020-03-16 CN CN202010179608.0A patent/CN111341851A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101976687A (zh) * | 2010-10-21 | 2011-02-16 | 电子科技大学 | 一种低功耗快恢复金属氧化物半导体二极管 |
| KR20140028319A (ko) * | 2012-08-28 | 2014-03-10 | 주식회사 시지트로닉스 | 고전압 초고속 회복 에피다이오드 및 그 제조 방법 |
| CN103579367A (zh) * | 2013-11-08 | 2014-02-12 | 国家电网公司 | 一种低浓度掺杂发射区的快恢复二极管芯片及其制造方法 |
| CN107579120A (zh) * | 2016-07-05 | 2018-01-12 | 北大方正集团有限公司 | 功率二极管的制备方法和功率二极管 |
| CN109148605A (zh) * | 2017-06-19 | 2019-01-04 | 宁波比亚迪半导体有限公司 | 快恢复二极管及制备方法、电子设备 |
| CN110010703A (zh) * | 2019-04-23 | 2019-07-12 | 江阴新顺微电子有限公司 | 一种穿通结构的瞬态电压抑制二极管芯片及制造工艺 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112652534A (zh) * | 2020-12-22 | 2021-04-13 | 深圳市美浦森半导体有限公司 | 一种低压快恢复二极管的制备方法及二极管 |
| CN114141883A (zh) * | 2021-12-10 | 2022-03-04 | 富芯微电子有限公司 | 一种快恢复二极管芯片及其制造方法 |
| CN115148787A (zh) * | 2022-06-30 | 2022-10-04 | 扬州国宇电子有限公司 | 一种抗单粒子烧毁效应的快恢复二极管芯片及其制备方法 |
| CN115148787B (zh) * | 2022-06-30 | 2023-09-22 | 扬州国宇电子有限公司 | 一种抗单粒子烧毁效应的快恢复二极管芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111341851A (zh) | 一种组合终端结构快恢复二极管芯片及制造工艺 | |
| CN102569067B (zh) | 一种平面高压超快软恢复二极管的制造方法 | |
| US9478646B2 (en) | Methods for fabricating anode shorted field stop insulated gate bipolar transistor | |
| CN101452967B (zh) | 肖特基势垒二极管器件及其制作方法 | |
| CN101789375B (zh) | 一种非穿通型绝缘栅双极晶体管薄片背面制作工艺 | |
| CN101540283A (zh) | 场限环结构的4H-SiC PiN/肖特基二极管制作方法 | |
| CN113571415B (zh) | Igbt器件及其制作方法 | |
| CN111211175A (zh) | 一种快恢复二极管器件结构及其制作方法 | |
| CN116487445A (zh) | 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法 | |
| CN114093928B (zh) | 一种快恢复二极管的铂掺杂方法 | |
| CN108074809B (zh) | 一种快速软恢复二极管芯片的制造方法 | |
| CN105720107A (zh) | 一种快恢复二极管及其制造方法 | |
| CN204243050U (zh) | 一种快恢复二极管 | |
| CN103839990B (zh) | 一种igbt的缓冲层结构及其制作方法 | |
| US20100327314A1 (en) | Insulated Gate Bipolar Transistor (IGBT) Collector Formed with Ge/A1 and Production Method | |
| CN107887450B (zh) | 一种提高峰值电流的肖特基二极管的结构及制备方法 | |
| CN100547790C (zh) | 集成门极换流晶闸管及其制造方法 | |
| CN211789033U (zh) | 一种快恢复二极管器件结构 | |
| CN114927576A (zh) | 一种低漏电耐高温氧化镓异质结二极管及制备方法 | |
| CN110690294A (zh) | 一种快恢复二极管 | |
| CN204424261U (zh) | Igbt元胞结构 | |
| CN102129988A (zh) | 一种低电容肖特基二极管的制造方法 | |
| CN102903743B (zh) | 采用金属硅化物的功率半导体器件结构及制备方法 | |
| CN116454138B (zh) | 一种柱状p沟道的碳化硅浮动结二极管及制备方法 | |
| CN210467855U (zh) | 一种快恢复二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 214400 No.78 Changshan Avenue, Jiangyin hi tech Zone, Wuxi City, Jiangsu Province Applicant after: Jiangsu Xinshun Microelectronics Co.,Ltd. Address before: 214400 No.78 Changshan Avenue, Jiangyin hi tech Zone, Wuxi City, Jiangsu Province Applicant before: XINSUN Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200626 |
|
| RJ01 | Rejection of invention patent application after publication |