CN111725312A - 一种高性能半导体功率器件及其制造方法 - Google Patents
一种高性能半导体功率器件及其制造方法 Download PDFInfo
- Publication number
- CN111725312A CN111725312A CN202010506874.XA CN202010506874A CN111725312A CN 111725312 A CN111725312 A CN 111725312A CN 202010506874 A CN202010506874 A CN 202010506874A CN 111725312 A CN111725312 A CN 111725312A
- Authority
- CN
- China
- Prior art keywords
- sub
- layer
- field termination
- field
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 claims description 19
- 238000000137 annealing Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 238000009826 distribution Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 4
- 210000004027 cell Anatomy 0.000 claims 1
- 210000003850 cellular structure Anatomy 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 14
- 230000007547 defect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000004857 zone melting Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009377 nuclear transmutation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种高性能半导体功率器件,包括P型集电区、N型场终止层、N型漂移区、IGBT的正面元胞结构,所述N型场终止层的结构为由多个子场终止层组成的多层结构,每层之间掺杂浓度各不相同。本发明的优点在于:解决了现有技术中的FS‑IGBT的缺陷,变掺杂场终止结构,电场终止和关断软度的保证可以进行独立的控制,故而能够保证IGBT在较宽的电压范围内,维持稳定的低关断损耗和高关断软度特性,保证足够的关断软度同时,实现低关断损耗。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种高性能半导体功率器件及其制造方法。
背景技术
绝缘栅双极型晶体管(简称IGBT)一种性能优异的半导体功率器件,综合了MOSFET的电压控制型期间和三极管双极型导通特性的优点,具有导通压降低,功率频率高,控制电路简单的优点。自上世纪80年代发明以来,IGBT技术经过了长足的发展,现有主流的IGBT均为场终止型IGBT(简称FS-IGBT)。
如图1为现有FS-IGBT典型结构示意图,从背面到正面,依次是101为P型集电区,102N型场终止层,103N型漂移区,104~109组成的IGBT的正面元胞结构,包括沟槽栅104,P型阱区105,N型源区106,绝缘介质107和108,发射极电极(E)109。
现有FS-IGBT的特点是:101区为掺杂浓度高达1E18/cm3的P型集电区,厚度小于1um。103的掺杂浓度通常为1e12/cm3~1e14/cm3,厚度根据耐压要求不同,从几十um只几百um不等。102场终止层的功能是在IGBT承受高压时,利用其杂质形成的电荷,将电场终止,另外,在IGBT关断过程中,102区域内留存有一定数量的空穴载流子,确保关断存在一定的电流拖尾,实现软关断过程,避免过高的电压尖峰。102的掺杂浓度结余101和103之间,通常为为1e14/cm3至1e18/cm3范围,通常是均匀掺杂或者从靠近101区到近103区浓度呈一定的下降趋势的分布,厚度从2um~30um范围不等,通常厚度约薄的场终止层,掺杂浓度越高。
如图2,为图1中沿AB虚线处界的掺杂浓度分布以及承受高压时的电场分布示意图。可见在承受高压时,电场在102层场终止层内下降为零,102区存在部分未被电场耗尽的区域。正是102区未耗尽区域的存在,才保证了在IGBT关断末期仍然保留有部分过剩的空穴载流子,维持了电流拖尾,未耗尽区域越宽,电流拖尾越大时间越长,关断损耗越大,未耗尽区域越小,电流拖尾小时间段,电流下降快,关断损耗低,电压尖峰越高。针对某一应用的工作电压,可以设计适当的102层厚度和掺杂浓度,使关断软度和关断损耗再一个最优的接受值。但是,往往对于一个特定的IGBT器件,其实际的工作电压往往是一个很大的范围,例如(1200V IGBT,通常在400V~800V的电压范围内都有可能应用),在较低电压下工作时,未耗尽区域宽,电流拖尾长,损耗大,系统效率无法达到最优。在较高电压下工作时,电流下降快,过冲电压高,过压失效的风险大幅度提升。因此,现有FS-IGBT芯片性能存在局限。
发明内容
本发明的目的在于克服现有技术的不足,提供一种高性能半导体功率器件及其制造方法,用于使得半导体器件可以在较低电压下工作时以及较高电压下工作时均能表现出良好的性能。
为了实现上述目的,本发明采用的技术方案为:一种高性能半导体功率器件,包括P型集电区、N型场终止层、N型漂移区、IGBT的正面元胞结构,所述N型场终止层的结构为由多个子场终止层组成的多层结构,每层之间掺杂浓度各不相同。
所述N型场终止层的多层结构中,在由P型集电区至N型漂移区的方向上依次设置子场终止层。
所述多层结构中包括用于实现不同电压下的场终止功能的子场终止层a、用于保证关断软度的子场终止层b,其中子场终止层a的掺杂浓度大于N型漂移区以及子场终止层b的掺杂浓度。
所述多层结构还包括用于实现低关断损耗的子场终止层c,其中子场终止层b的掺杂浓度低于子场终止层a以及子场终止层c,子场终止层的掺杂浓度高于子场终止层a和b的掺杂浓度且低于p型集电区的掺杂浓度。
子场终止层的分布结构分别为沿N型漂移区至P型集电区方向上依次设置子场终止层a、子场终止层b、子场终止层c。
所述多层结构为三层。
一种高性能半导体功率器件的制造方法,包括步骤:
步骤1:在N型掺杂的半导体衬底的正面形成正面元胞结构;
步骤2:在半导体衬底的背面根据耐压要求设置子场终止层的厚度和掺杂浓度;
步骤3:通过高能离子注入和退火,依次形成场终止层的多层结构并形成底部的p型集电区;
步骤4:在背面形成金属电极。
本发明的优点在于:解决了现有技术中的FS-IGBT的缺陷,变掺杂场终止结构,电场终止和关断软度的保证可以进行独立的控制,故而能够保证IGBT在较宽的电压范围内,维持稳定的低关断损耗和高关断软度特性,保证足够的关断软度同时,实现低关断损耗。
附图说明
下面对本发明说明书各幅附图表达的内容及图中的标记作简要说明:
图1为现有FS-IGBT典型结构示意图
图2为图1中沿AB虚线处界的掺杂浓度分布以及承受高压时的电场分布示意图;
图3为本发明两层结构的场终止层的IGBT结构示意图;
图4为沿图3中CD虚线切面的掺杂浓度和承受高压时的电场分布示意图;
图5为三层结构场终止层的半导体FS-IGBT的结构示意图;
图6为图5中沿EF切面的掺杂浓度和电场分布示意图。
具体实施方式
下面对照附图,通过对最优实施例的描述,对本发明的具体实施方式作进一步详细的说明。
为了解决现有FS-IGBT技术的局限,本发明提供一种具有变掺杂浓度分布的场终止结构IGBT,如图3所示,从背面到正面,依次是301为P型集电区,302a和302b N型场终止层,303N型漂移区,304~309组成的IGBT的正面元胞结构,包括沟槽栅304,P型阱区305,N型源区306,绝缘介质307和308,发射极电极(E)309。其中304到309仅仅是IGBT元胞结构的示意图,实际可以有不同的变化形式。本法明提供的FS-IGBT结构重点在与302场终止层的结构,分为302a和302b大致两个区域,其中302a靠近103N-漂移区,掺杂浓度相对303和302b均要高,掺杂浓度可以设置在1e15/cm3~5e16/cm3范围,厚度可设置在5um~15um范围,302b区域的掺杂浓度相对302a区和301区均要低,通常设置在1e14/cm3~1e15/cm3范围,厚度在5um~10um,根据器件不同的电压和性能需求,进行选择设置。在承受高压时,302a的高浓度掺杂实现终止电场的功能,保证302b区域不被电场耗尽,确保在关断拖尾过程中保证足够的关断软度。沿图3中CD虚线切面的掺杂浓度和承受高压时的电场分布示意图见图四。由于本发明提供新型变掺杂场终止结构,电场终止和关断软度的保证可以进行独立的控制,故而能够保证IGBT在较宽的电压范围内,维持稳定的低关断损耗和高关断软度特性。本文中的掺杂浓度是指在预先准备的半导体材料中特别掺入的另一种材质的浓度,一般以没立方厘米中有多少个杂质原子为表示方式。半导体产品中的掺杂主要分为n型和p型两种,根据产品的需求来控制掺杂的类型、位置、浓度,以实现特定的功能。
图5是本发明变掺杂浓度场终止结构FS-IGBT的进一步优化结构示意图。其特点在于,N型掺杂的场终止502分为三层,由背面到正面,分别是502c,502b,502a(也就是从501P型集电区到N型漂移区503),其掺杂浓度和电场分布示意图见图6.其中502a的掺杂浓度高于503和502b,可以设置在1e15/cm3~5e16/cm3范围,厚度可设置在5um~15um范围,实现不同电压下的场终止功能,502b区域的掺杂浓度相对502a区和502c区均要低,通常设置在1e14/cm3~1e15/cm3范围,厚度在5um~10um,保证关断软度,502c的掺杂浓度高于502a和502b,低于501,通常可设置在2e15/cm3~1e17/cm3范围,厚度设置在1um~5um,本实施例中的厚度和掺杂浓度设置是有独创性的,是根据实际产品的特性要求优选设定的,超出这个范围虽然是可以实现的,但必然会导致产品性能无法实现本发明所要实现的性能优点,故而不可以超出。实现对空穴载流子的注入抑制作用,控制502b区域的空穴载流子浓度,保证足够的关断软度同时,实现低关断损耗。
本发明还提供一种新型场终止结构FS-IGBT的制造方法,以图5的结构为例:
1.先提供一种具有较低浓度的N型掺杂的半导体衬底(503层),该半导体衬底为单晶体结构,可以采用业界成熟的气相掺杂区熔或者中子嬗变掺杂区熔技术形成;
2.在503层的正面,形成504~509层的正面IGBT结构和正面保护层,具体的步骤依次是:在503的上表面,利用硅蚀刻工艺形成凹槽,在凹槽表面通过热氧化形成栅氧介质层508;利用沉积工艺在508表面沉积栅极材料504;采用离子注入将P型杂质注入到503的上表面,再利用高温退火,形成P型的阱区505;利用离子和高温退火工艺形成N型源区506;利用沉积工艺在上表面形成绝缘介质层507;利用蚀刻工艺在507和506层上形成通孔;利用沉积工艺在上表面形成电极金属509;本步骤中采用蚀刻、离子注入、退火、沉积等工艺方法,都是半导体加工制造已经成熟的方法。
3.减薄503层的背面,其具体厚度根据耐压的要求进行设定,减薄的方法是:先用研磨的方法从硅衬底503的背面研磨到预设的厚度,再进行硅腐蚀去除背面的研磨损伤,此加工工艺为业界已有的成熟方法;
4.通过高能离子注入和退火,依次形成501,502a,502b.502c的变掺杂浓度结构。距离背面越深,注入能量设定越大,掺杂浓度越高,设定的离子剂量越高,其中502a,502b,502c的注入顺序可以任意设定,待三层结构全部注入结束后,一起进行高温退火;501层的离子注入和退火,根据产品的需求,可以在502(a~c)的注入退火之前单独完成,也可以与502(a~c)层任意顺序完成离子注入后,再一起进行高温退火,本工序中采用的离子注入和高温退火均为半导体制造中已经成熟的技术。
5.采用蒸镀法或者溅射法,形成背面金属电极。
本发明采用的单步工艺方法均是现有半导体制造工艺成熟的技术,本发明制造方法的特点在于根据需要进行组合形成的特定的流程步骤,从而形成本发明需要的特定的结构,实现本发明产品的性能优点。
本发明图3与图5IGBT的制造步骤相同,仅仅在第4步背面离子注入时,选择的注入次数减少1次即可。
显然本发明具体实现并不受上述方式的限制,只要采用了本发明的方法构思和技术方案进行的各种非实质性的改进,均在本发明的保护范围之内。
Claims (7)
1.一种高性能半导体功率器件,包括P型集电区、N型场终止层、N型漂移区、IGBT的正面元胞结构,其特征在于:所述N型场终止层的结构为由多个子场终止层组成的多层结构,每层之间掺杂浓度各不相同。
2.如权利要求1所述的一种高性能半导体功率器件,其特征在于:所述N型场终止层的多层结构中,在由P型集电区至N型漂移区的方向上依次设置子场终止层。
3.如权利要求1或2所述的一种高性能半导体功率器件,其特征在于:所述多层结构中包括用于实现不同电压下的场终止功能的子场终止层a、用于保证关断软度的子场终止层b,其中子场终止层a的掺杂浓度大于N型漂移区以及子场终止层b的掺杂浓度。
4.如权利要求3所述的一种高性能半导体功率器件,其特征在于:所述多层结构还包括用于实现低关断损耗的子场终止层c,其中子场终止层b的掺杂浓度低于子场终止层a以及子场终止层c,子场终止层的掺杂浓度高于子场终止层a和b的掺杂浓度且低于p型集电区的掺杂浓度。
5.如权利要求4所述的一种高性能半导体功率器件,其特征在于:子场终止层的分布结构分别为沿N型漂移区至P型集电区方向上依次设置子场终止层a、子场终止层b、子场终止层c。
6.如权利要求1所述的一种高性能半导体功率器件,其特征在于:所述多层结构为三层。
7.如权利要求1-6任一所述的高性能半导体功率器件的制造方法,其特征在于:包括如下步骤:
步骤1:在N型掺杂的半导体衬底的正面形成正面元胞结构;
步骤2:在半导体衬底的背面根据耐压要求设置子场终止层的厚度和掺杂浓度;
步骤3:通过高能离子注入和退火,依次形成场终止层的多层结构并形成底部的p型集电区;
步骤4:在背面形成金属电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010506874.XA CN111725312A (zh) | 2020-06-05 | 2020-06-05 | 一种高性能半导体功率器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010506874.XA CN111725312A (zh) | 2020-06-05 | 2020-06-05 | 一种高性能半导体功率器件及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111725312A true CN111725312A (zh) | 2020-09-29 |
Family
ID=72566084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010506874.XA Pending CN111725312A (zh) | 2020-06-05 | 2020-06-05 | 一种高性能半导体功率器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111725312A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116469910A (zh) * | 2022-09-09 | 2023-07-21 | 苏州华太电子技术股份有限公司 | 一种igbt器件 |
CN116525646A (zh) * | 2022-09-23 | 2023-08-01 | 深圳市千屹芯科技有限公司 | 一种igbt器件及开关电路 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077357A (ja) * | 1999-08-31 | 2001-03-23 | Toshiba Corp | 半導体装置 |
CN101494223A (zh) * | 2008-01-23 | 2009-07-29 | 富士电机电子技术株式会社 | 半导体器件及其制造方法 |
CN101884106A (zh) * | 2007-10-03 | 2010-11-10 | Abb技术有限公司 | 半导体模块 |
US20130277793A1 (en) * | 2012-04-24 | 2013-10-24 | Fairchild Korea Semiconductor, Ltd. | Power device and fabricating method thereof |
CN103794645A (zh) * | 2012-10-30 | 2014-05-14 | 上海联星电子有限公司 | Igbt器件及其制作方法 |
CN104054178A (zh) * | 2012-03-30 | 2014-09-17 | 富士电机株式会社 | 半导体装置的制造方法 |
CN108054201A (zh) * | 2017-12-27 | 2018-05-18 | 无锡新洁能股份有限公司 | 一种抗耐压冲击软关断的igbt器件结构及其制造方法 |
CN109841518A (zh) * | 2017-11-29 | 2019-06-04 | 英飞凌科技股份有限公司 | 包括第一和第二场截止区部分的绝缘栅双极型晶体管和制造方法 |
CN109904225A (zh) * | 2019-03-29 | 2019-06-18 | 电子科技大学 | 一种高可靠性igbt及其制造方法 |
CN109950302A (zh) * | 2019-04-15 | 2019-06-28 | 湖南大学 | 一种高压碳化硅igbt的软穿通结构 |
-
2020
- 2020-06-05 CN CN202010506874.XA patent/CN111725312A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077357A (ja) * | 1999-08-31 | 2001-03-23 | Toshiba Corp | 半導体装置 |
CN101884106A (zh) * | 2007-10-03 | 2010-11-10 | Abb技术有限公司 | 半导体模块 |
CN101494223A (zh) * | 2008-01-23 | 2009-07-29 | 富士电机电子技术株式会社 | 半导体器件及其制造方法 |
CN104054178A (zh) * | 2012-03-30 | 2014-09-17 | 富士电机株式会社 | 半导体装置的制造方法 |
US20130277793A1 (en) * | 2012-04-24 | 2013-10-24 | Fairchild Korea Semiconductor, Ltd. | Power device and fabricating method thereof |
CN103794645A (zh) * | 2012-10-30 | 2014-05-14 | 上海联星电子有限公司 | Igbt器件及其制作方法 |
CN109841518A (zh) * | 2017-11-29 | 2019-06-04 | 英飞凌科技股份有限公司 | 包括第一和第二场截止区部分的绝缘栅双极型晶体管和制造方法 |
CN108054201A (zh) * | 2017-12-27 | 2018-05-18 | 无锡新洁能股份有限公司 | 一种抗耐压冲击软关断的igbt器件结构及其制造方法 |
CN109904225A (zh) * | 2019-03-29 | 2019-06-18 | 电子科技大学 | 一种高可靠性igbt及其制造方法 |
CN109950302A (zh) * | 2019-04-15 | 2019-06-28 | 湖南大学 | 一种高压碳化硅igbt的软穿通结构 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116469910A (zh) * | 2022-09-09 | 2023-07-21 | 苏州华太电子技术股份有限公司 | 一种igbt器件 |
CN116469910B (zh) * | 2022-09-09 | 2024-02-02 | 苏州华太电子技术股份有限公司 | 一种igbt器件 |
CN116525646A (zh) * | 2022-09-23 | 2023-08-01 | 深圳市千屹芯科技有限公司 | 一种igbt器件及开关电路 |
CN116525646B (zh) * | 2022-09-23 | 2024-05-14 | 深圳市千屹芯科技有限公司 | 一种igbt器件及开关电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11569092B2 (en) | Semiconductor device | |
EP2525410A1 (en) | Insulated gate bipolar transistor and manufacturing method thereof | |
JP2002305305A (ja) | 半導体装置 | |
KR0134794B1 (ko) | 전도도 변조형 반도체 장치 및 그 제조방법 | |
JPH0642542B2 (ja) | 高耐圧半導体装置の製造方法 | |
JP3395520B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
WO2023045386A1 (zh) | Igbt器件及其制作方法 | |
CN111725312A (zh) | 一种高性能半导体功率器件及其制造方法 | |
CN111211175A (zh) | 一种快恢复二极管器件结构及其制作方法 | |
CN113241377A (zh) | 一种提升耐高温和抗辐照能力的igbt结构及其制备方法 | |
CN117080269A (zh) | 一种碳化硅mosfet器件及其制备方法 | |
CN115360096A (zh) | 一种集成异质结二极管的平面栅碳化硅mosfet的制造方法 | |
JP3458590B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
CN113097287A (zh) | 一种igbt芯片终端结构及igbt芯片终端结构制作方法 | |
CN116207146A (zh) | 一种软度调制型igbt器件及其制备方法、芯片 | |
CN211789033U (zh) | 一种快恢复二极管器件结构 | |
JP6362702B2 (ja) | バイポーラノンパンチスルーパワー半導体デバイス | |
CN107452623A (zh) | 一种快恢复二极管的制造方法及快恢复二极管 | |
CN112382568A (zh) | 一种mos控制晶闸管的制造方法 | |
CN219800852U (zh) | 一种igbt芯片 | |
CN113809167B (zh) | 一种具有隐埋层的brt及其制造方法 | |
CN116779537B (zh) | 半导体结构的制作方法以及半导体结构 | |
CN218215313U (zh) | 一种集成异质结二极管的平面栅碳化硅mosfet | |
CN113725295B (zh) | 一种逆导型mos栅控晶闸管及其制造方法 | |
CN102412147B (zh) | 场阻断型半导体器件的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200929 |