CN109950302A - 一种高压碳化硅igbt的软穿通结构 - Google Patents
一种高压碳化硅igbt的软穿通结构 Download PDFInfo
- Publication number
- CN109950302A CN109950302A CN201910301459.8A CN201910301459A CN109950302A CN 109950302 A CN109950302 A CN 109950302A CN 201910301459 A CN201910301459 A CN 201910301459A CN 109950302 A CN109950302 A CN 109950302A
- Authority
- CN
- China
- Prior art keywords
- igbt
- type buffer
- layer
- high pressure
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及电力电子器件技术领域,尤其涉及本发明一种高压碳化硅IGBT的软穿通结构,通过在P+注入层和N‑漂移层之间设置N型缓冲层,并将N型缓冲层分为两层或两层以上不同的区域,针对每层区域设置不同的掺杂浓度;本发明低浓度的N型缓冲层可以把耗尽层边界在N型缓冲层中的扩展速度大幅度减慢,从而使得关断瞬态电学特性很软;在正向导通模式,N型缓冲层可以调整集电极的空穴注入效率,减小动态关断过程中的功率损耗;因此,所述软穿通碳化硅IGBT结构在抑制较高的dv/dt,di/dt电磁干扰噪音及关断功率损耗折中方面有很大优势;同时,软穿通结构IGBT高电阻率N‑漂移层厚度较薄,其正向导通压降与穿通结构一样较低。
Description
技术领域
本发明涉及电力电子器件技术领域,尤其涉及一种高压碳化硅IGBT的软穿通结构。
背景技术
碳化硅(Silicon Carbide)作为第三代宽禁带半导体材料,具有硅无法比拟的优势,相比于硅材料,碳化硅材料具有10倍的击穿电场、3.3倍的热导率、2倍的饱和电子漂移速度,被认为是制备高温、高频、高压器件的理想材料。绝缘栅双极型晶体管(InsulatedGate Bipolar Transistor—IGBT)由于具有导通电阻低、开关速度快等优点越来越受到关注,成为近年来SiC电力电子器件研究的热点。传统穿通结构IGBT是一个五层三结、三端子的MOS控制型器件。定义P+注入层与N型缓冲层形成的PN结为J1结,N-漂移层与P基区形成的PN结为J2结,P基区与N+发射区形成的PN结为J3结。
在开通阶段,P+注入层的不完全离化进一步降低了内部晶体管(BJT)电流增益,其导通空穴(少子)电流成分较小,由于门极关断电子通道关闭,低晶体管增益的IGBT空穴密度补充较快,J2结耗尽层净电荷密度较高,使得耗尽层扩展加快;并且,由于耗尽层边界到达N型缓冲层后,电场形状由三角形变为梯形而需要移除的电荷量几乎可以忽略,电压上升速度较高,较快的关断瞬态速度随之会带来较高的dv/dt, di/dt噪声,造成电路的过压、过流冲击,器件自身关断损耗增加,开关特性与可靠性变差,更会对临近通信系统造成严重干扰,严重危及系统长期工作稳定性。
发明内容
针对以上问题,本发明旨在提供一种高压碳化硅IGBT的软穿通结构。
为解决上述技术问题,本发明采用的一个技术方案是:提供一种高压碳化硅IGBT的软穿通结构,所述高压碳化硅IGBT为n沟道MOSFET与双极性晶体管组合而成的n沟道绝缘栅双极晶体管,所述高压碳化硅IGBT的集电极和发射极之间依次设置有P+注入层、N型缓冲层、N-漂移层、电流扩展层。
所述高压碳化硅IGBT中的N型缓冲层在纵向上分为多层区域;分别控制N型缓冲层每层区域的掺杂浓度,形成由N-漂移层至P+注入层方向掺杂浓度递增分布。
所述高压碳化硅IGBT中的N型缓冲层的掺杂浓度高于N-漂移层的掺杂浓度。
所述高压碳化硅IGBT中的N型缓冲层的掺杂浓度不高于N-漂移层的掺杂浓度的1000倍。
所述高压碳化硅IGBT中的N型缓冲层的厚度远小于N-型N-漂移层的厚度。
所述高压碳化硅IGBT中的N型缓冲层的厚度d,满足范围0.5 μm≦d≦20 μm。
所述高压碳化硅IGBT器件的N型缓冲层为电场截止区,在正向阻断状态下电场在该区域迅速减小到零。
所述多个区域N型缓冲层载流子复合寿命相等。
本发明一种高压碳化硅IGBT的软穿通结构,通过在P+注入层和N-漂移层之间设置N型缓冲层,并将N型缓冲层分为两层或两层以上不同的区域,针对每层区域设置不同的掺杂浓度;高压碳化硅IGBT由正向导通转为反向关断的过程中,在N-漂移层全部耗尽之后,低浓度的N型缓冲层可以把耗尽层边界在N型缓冲层中的扩展速度大幅度减慢,从而使得关断瞬态电学特性很软;在正向导通模式,N型缓冲层可以调整集电极的空穴注入效率,减小动态关断过程中的功率损耗。因此,所述软穿通碳化硅IGBT结构在抑制较高的dv/dt, di/dt电磁干扰噪音及关断功率损耗折中方面有很大优势;同时,软穿通结构IGBT高电阻率N-漂移层厚度较薄,其正向导通压降与穿通结构一样较低。
附图说明
图1是本发明一种高压碳化硅IGBT的软穿通结构的一种结构示意图;
图2是本发明一种高压碳化硅IGBT的软穿通结构的另一种结构示意图;
图3是本发明一种高压碳化硅IGBT的软穿通结构中各层结构的掺杂浓度分布趋势图;
图4是本发明一种高压碳化硅IGBT的软穿通结构瞬态电压变化率dv/dt特性与传统碳化硅IGBT对比结果示意图;
图5是本发明一种高压碳化硅IGBT的软穿通结构瞬态电流变化率di/dt特性与传统碳化硅IGBT对比结果示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明的一种实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明的保护范围。
在IGBT的动态关断过程中,对于感性负载,由J2结的电容放电产生的位移电流和负载电感导致正向压降上升很快。并且,由于门极关断电子通道关闭,PNP型晶体管增益较低的n沟道IGBT空穴电流补充较快,使得N-漂移层中耗尽层扩展加快,瞬态电压变化率dv/dt,较高;同时较高浓度N型缓冲层加快了少子复合速率,瞬态电流变化率di/dt较大。较快的关断瞬态速度随之会带来较高的EMI噪声,而n沟道IGBT表现的尤为突出。为此,本发明提供了一种高压碳化硅IGBT软穿通结构,该结构将N型缓冲层分为两个或两个以上区域,N型缓冲层的掺杂浓度由N-漂移层/N型缓冲层界面至P+注入层方向递增。这样的N型缓冲层的设计可以优化动态关断电学特性软度和功率损耗,同时具有很高的短路承受能力和极优的关断可靠性,具体分析过程可以参见下述各技术方案。
本发明采用的一个技术方案是:提供一种高压碳化硅IGBT的软穿通结构,所述高压碳化硅IGBT为n沟道MOSFET与双极性晶体管组合而成的n沟道绝缘栅双极晶体管,所述高压碳化硅IGBT的集电极和发射极之间依次设置有P+注入层、N型缓冲层、N-漂移层、电流扩展层。
具体如图1和图2所示,本发明实施例一提供的高压大碳化硅IGBT软穿通结构的两种示意图。本发明提供的IGBT结构具体包括:平面方向上,栅极与发射极位于器件的上表面,集电极位于整个器件的下表面;垂直方向上,沟道位于P基区表面,发射区位于P基区中,与P基区短路,N-漂移层上部为电流扩展层(CSL),在P+注入层和N-漂移层之间有一层N型缓冲层。
作为一种优选实施例,所述高压碳化硅IGBT中的N型缓冲层在纵向上分为多层区域;分别控制N型缓冲层每层区域的掺杂浓度,形成由N-漂移层至P+注入层方向掺杂浓度递增分布。
具体如图1所示,图1中101 N+区为发射区,102 P区为P基区,103_1和103_2 N-区为N-漂移层,其中103_1 CSL为电流扩展层,104 N区为N型缓冲层,105 P+区为P+注入层。
参见图1,图1中N型缓冲层包括n(n ≥2)个区域,104_1区域掺杂浓度小于104_2区域,104_n-1区域掺杂浓度小于104_n区域。
优选的,本发明所述高压碳化硅IGBT中的N型缓冲层的掺杂浓度高于N-漂移层的掺杂浓度。作为一种较佳实施例,本发明所述高压碳化硅IGBT中的N型缓冲层的掺杂浓度不高于N-漂移层的掺杂浓度的1000倍。
所述高压碳化硅IGBT中的N型缓冲层的厚度远小于N-型N-漂移层的厚度。
所述高压碳化硅IGBT中的N型缓冲层的厚度d,满足范围0.5 μm≦d≦20 μm。
所述高压碳化硅IGBT器件的N型缓冲层为电场截止区,在正向阻断状态下电场在该区域迅速减小到零。
所述多个区域N型缓冲层载流子复合寿命相等;具体如图1所示,N型缓冲层104_1、104_2至104_n各个区域的载流子复合寿命相等。
所述多个区域N型缓冲层的掺杂浓度均大于N-漂移层的掺杂浓度,但不大于N-漂移层掺杂浓度的1000倍。
为了更进一步解释本发明技术方案,以N型缓冲层包含3个区域为例,参见图2,图2中N型缓冲层包括3个区域104_1、104_2和104_3,掺杂浓度高于N-漂移层103_2,三各区域相邻位于N-漂移层103_2和P+注入层105之间。在集电极一侧,104_3和105界面形成具有承担外加反向电压的PN结。
参见图2,图2中101 N+区为发射区,102 P区为P基区,103_1和103_2 N-区为N-漂移层,其中103_1 CSL区为电流扩展层(CSL),104_1,104_2到104_3层为N型缓冲层,105 P+区为P+注入层。其中,由104_1,104_2到104_2,各个区域掺杂浓度不同。
参见图2,电流扩展层103_1掺杂浓度大于N-漂移层103_2的掺杂浓度,即N3_1>N3_2。
参见图2,N型缓冲层104_1、104_2、104_3三个区域的载流子复合寿命相等。
本实施例提供的IGBT结构为n沟道IGBT。处于正向导通模式,P+注入层的不完全离化进一步降低了内部PNP型晶体管电流增益,其导通空穴(少子)电流成分较小;处于动态关断瞬态过程中,由于门极关断电子通道关闭,低PNP型晶体管增益的n沟道IGBT,其N-漂移层内空穴密度补充较快,使得耗尽层净电荷密度较高,耗尽层扩展加快,dv/dt及di/dt均较高;并且,n沟道IGBT穿通过后其dv/dt明显高于关断瞬态初始阶段,这是由于耗尽层边界到达N型缓冲层后,IGBT结构内纵向电场形状由三角形变为梯形而需要移除的电荷量几乎可以忽略,电压上升速度较高,可以说n沟道IGBT其dv/dt 及di/dt数值均较高,并且其穿通后电压变化率较高,需要采取技术手段加以优化。虽然n沟道IGBT的dv/dt 及di/dt较大,但其功率损耗比p沟道IGBT结构要小很多,更适用于高效能的电力变换系统。因此,优选地,所述IGBT结构为n沟道碳化硅IGBT。
本实施例提供的高压碳化硅IGBT软穿通结构,将N型缓冲层分多个掺杂浓度不等的区域,优化了输入电容,可以IGBT在正向导通转为反向关断的过程中降低J2结电容放电产生位移电流和负载电感的影响,能够同时优化碳化硅IGBT器件的关断功率损耗和动态关断特性软度,从而明显降低瞬态电压、电流变化率,很大程度上提高了EMI噪声抑制能力。同时,由于N型缓冲层的存在,一方面大幅度降低了N-漂移层的厚度,另一方面具有较强的电导调制调控能力。因此,提供的IGBT软穿通结构在正向导通压降和关断损耗均保持较低水平。并且,所述碳化硅IGBT软穿通结构饱和电流密度较小,所以器件具有很高的短路电流承受能力和极优的关断可靠性。
优选地,所述N型缓冲层设置在N-漂移层103_2和P+注入层105之间。这样可以使得在正向阻断状态,在N型缓冲层内快速压缩电场,使得电场在N型缓冲层内有效截止,IGBT结构内纵向场强呈现近似梯形分布,维持较高的耐压水平;同时,可以大幅度降低耐压N-漂移层的有效厚度,减小IGBT结构内高电阻率区域,从而有效控制通态压降。
为了进一步提高效果,优选地,所述多个区域N型缓冲层的掺杂浓度由N-/N界面至P+注入层方向递增。各个区域N型缓冲层的掺杂浓度均大于N-漂移层的掺杂浓度且远远低于P+注入层浓度,但不大于N-漂移层103_2掺杂浓度的1000倍。以区域数目n=3为例,参见图2,N型缓冲层的掺杂浓度高于N-漂移层的掺杂浓度,但最高不大于N-漂移层掺杂浓度的1000倍,5N3_2<N4_1<50N3_2,10N3_2<N4_2<500N3_2,20N3_2<N4_3<1000N3_2。这样做的目的,可以使得在动态关断瞬态过程中,大幅度降低耗尽区域在N型缓冲层内的扩展速率,降低动态电压变化率dv/dt数值;另外,N型缓冲层的浓度不宜过高,以避免因浓度过高而引起的少子复合速度较快,从而降低电流变化率di/dt数值。因此,所述的IGBT软穿通结构能同时提供较强的dv/dt,di/dt抑制效果。
以N型缓冲层的区域数目n=3为例,参见图3,这样的浓度关系基本上能够保证所述IGBT在由正向导通转为反向关断的过程中,优化输入电容,N型缓冲层的势垒可以使关断曲线很软,通过TCAD仿真得到的dv/dt,及di/dt的数值,与传统穿通结构相比均明显降低,但并没有退化器件的关断功率损耗,并且保持了较高的正向耐压水平。同时,软穿通结构的碳化硅IGBT高电阻率N-漂移层厚度相比非穿通结构较薄。因此,所述结构在降低电磁干扰与功率损耗方面均具有极大的优势。
为了进一步降低N型缓冲层对半导体器件正向导通特性的影响,优选地,所述多个区域N型缓冲层的总厚度大于0.5 μm,但不高于20 μm。以N型缓冲层的区域数目n=3为例,参见图2,三区域N型缓冲层厚度之和0.5 μm≤ s4_1+s4_2+s4_3 ≤20 μm。这样可以有效控制N-漂移层的少子注入效率,增强N-漂移层的正向导通模式的电导调制效应,从而不会过多的增加器件的通态损耗,与传统的穿通结构保持一样较低水平。同时,所述软穿通结构IGBT的饱和电流密度较低,所以具有较大的短路安全工作区。
参数s3_1到s4_n、N3_1到N4_n大小的选取,需要根据器件的具体电压等级、电流等级以及需要的动态开关工作频率等来合理确定。可以通过TCAD数值仿真软件通过器件特性模拟来大致确定一个范围,最优参数需要进行实验验证选取。
图2中,以将N型缓冲层分为三个区域为例,在P型P+注入层上依次通过外延生长N型缓冲层104_3、104_2、104_1三个区域,并且需通过控制各区域外延生长时间,以保证三区域N型缓冲层厚度不会太厚;同时,在所述外延生长过程中,通过控制N型缓冲层各个区域的掺杂浓度,形成由P+注入层至N-漂移层方向,三个区域的杂质浓度逐渐递减的趋势。
以漂N-漂移层浓度2×1014 cm-3、厚度160 μm的常规碳化硅n型IGBT(N型缓冲层厚度1 μm,掺杂浓度1×1017 cm-3)与本发明的碳化硅IGBT(N型缓冲层有两个区域,104_1区域厚度2 μm,掺杂浓度2.5×1015 cm-3,104_2区域厚度6 μm,掺杂浓度9.6×1016 cm-3)为例,进行关断瞬态过程电压、电流变化率特性仿真比较,对比结果如图4和图5所示,可以看出本发明相较于传统结构的di/dt以及dv/dt峰值均有较大幅度的下降,其通态压降与传统结构相差很小,而动态关断功耗比传统结构要低。
采用本实施例提供的方法形成的一种高压碳化硅IGBT的软穿通结构,由于将N型缓冲层分为两个或者两个以上区域,设置不同的掺杂浓度。在正向阻断情况下,耗尽区可以限制在N型缓冲层,电场在N型缓冲层内有效截止,保证了高耐压要求;所述N型缓冲层厚度可有效调整IGBT结构背部空穴注入效率,达到改善IGBT导通特性和加快关断过程的目的,因此软穿通结构IGBT的高阻N-漂移层保持与穿通结构一致的优势,电导调制效应较强,从而其正向导通压降不至过高,关断功率损耗几乎与传统的穿通结构持平;最重要的是,在器件由正向导通转为反向关断的动态过程中,N型缓冲层的势垒可以使关断电学特性很软,减缓耗尽层边界在层内扩展速度的同时可减慢载流子复合速度,从而大幅度降低瞬态过程的dv/dt,di/dt噪音。因此软穿通结构IGBT提供了较强的EMI噪音抑制能力,同时保持较好的功率损耗特性。
综上所述,本发明实施例提供了一种高压碳化硅IGBT,软穿通结构。在该结构中,将N型缓冲层分为两个或两个以上区域,优选地,这多个区域的掺杂浓度由N-漂移层至P+注入层方向递增,从而在动态关断瞬态过程中,降低耗尽区域在N型缓冲层中的扩展速度,从而提供较强的dv/dt,di/dt抑制能力。同时所述N型缓冲层厚度需要控制在一定范围,以较好的调控N-漂移层载流子注入效率和关断过程的抽取速度,降低或维持功率损耗在较低水平,以达到同时降低dv/dt,di/dt噪音和功率损耗的目的。
本发明一种高压碳化硅IGBT的软穿通结构,通过在P+注入层和N-漂移层之间设置N型缓冲层,并将N型缓冲层分为两层或两层以上不同的区域,针对每层区域设置不同的掺杂浓度;高压碳化硅IGBT由正向导通转为反向关断的过程中,在N-漂移层全部耗尽之后,低浓度的N型缓冲层可以把耗尽层边界在N型缓冲层中的扩展速度大幅度减慢,从而使得关断瞬态电学特性很软;在正向导通模式,N型缓冲层可以调整集电极的空穴注入效率,减小动态关断过程中的功率损耗。因此,所述软穿通碳化硅IGBT结构在抑制较高的dv/dt, di/dt电磁干扰噪音及关断功率损耗折中方面有很大优势;同时,软穿通结构IGBT高电阻率N-漂移层厚度较薄,其正向导通压降与穿通结构一样较低。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实例的说明只是用于帮助理解本发明的方法及其核心思想。以上所述仅是本发明的优选实施方式,应当指出,由于文字表达的有限性,而客观上存在无限的具体结构,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进、润饰或变化,也可以将上述技术特征以适当的方式进行组合;这些改进润饰、变化或组合,或未经改进将发明的构思和技术方案直接应用于其它场合的,均应视为本发明的保护范围。
Claims (8)
1.一种高压碳化硅IGBT的软穿通结构,所述高压碳化硅IGBT为n沟道MOSFET与双极性晶体管组合而成的n沟道绝缘栅双极晶体管,其特征在于,所述高压碳化硅IGBT的集电极和发射极之间依次设置有P+注入层、N型缓冲层、N-漂移层、电流扩展层。
2.如权利要求1所述的高压碳化硅IGBT的软穿通结构,其特征在于,所述高压碳化硅IGBT中的N型缓冲层在纵向上分为多层区域;分别控制N型缓冲层每层区域的掺杂浓度,形成由N-漂移层至P+注入层方向掺杂浓度递增分布。
3.如权利要求2所述的高压碳化硅IGBT的软穿通结构,其特征在于,所述高压碳化硅IGBT中的N型缓冲层的掺杂浓度高于N-漂移层的掺杂浓度。
4.如权利要求3所述的高压碳化硅IGBT的软穿通结构,其特征在于,所述高压碳化硅IGBT中的N型缓冲层的掺杂浓度不高于N-漂移层的掺杂浓度的1000倍。
5.如权利要求2所述的高压碳化硅IGBT的软穿通结构,其特征在于,所述高压碳化硅IGBT中的N型缓冲层的厚度远小于N-型N-漂移层的厚度。
6.如权利要求5所述的高压碳化硅IGBT的软穿通结构,其特征在于,所述高压碳化硅IGBT中的N型缓冲层的厚度d,满足范围0.5 μm≦d≦20 μm。
7.如权利要求5所述的高压碳化硅IGBT的软穿通结构,其特征在于,所述高压碳化硅IGBT器件的N型缓冲层为电场截止区,在正向阻断状态下电场在该区域迅速减小到零。
8.如权利要求2所述的高压碳化硅IGBT的软穿通结构,其特征在于,所述多个区域N型缓冲层载流子复合寿命相等。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910301459.8A CN109950302A (zh) | 2019-04-15 | 2019-04-15 | 一种高压碳化硅igbt的软穿通结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910301459.8A CN109950302A (zh) | 2019-04-15 | 2019-04-15 | 一种高压碳化硅igbt的软穿通结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109950302A true CN109950302A (zh) | 2019-06-28 |
Family
ID=67015129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910301459.8A Pending CN109950302A (zh) | 2019-04-15 | 2019-04-15 | 一种高压碳化硅igbt的软穿通结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109950302A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111725312A (zh) * | 2020-06-05 | 2020-09-29 | 安徽瑞迪微电子有限公司 | 一种高性能半导体功率器件及其制造方法 |
CN112103345A (zh) * | 2020-09-22 | 2020-12-18 | 中国科学院微电子研究所 | 一种SiC功率MOSFET器件 |
CN112582469A (zh) * | 2019-09-29 | 2021-03-30 | 比亚迪半导体股份有限公司 | 衬底、半导体器件及其制备方法 |
CN112670338A (zh) * | 2020-12-23 | 2021-04-16 | 西安理工大学 | 具有低门槛电压的SiC绝缘栅双极晶体管及其制造方法 |
CN114530488A (zh) * | 2022-02-21 | 2022-05-24 | 江苏卓远半导体有限公司 | 一种碳化硅和硅异质结低功耗沟槽型igbt |
CN114530489A (zh) * | 2022-02-21 | 2022-05-24 | 江苏卓远半导体有限公司 | 一种碳化硅和硅异质结低功耗igbt |
CN117238949A (zh) * | 2023-11-13 | 2023-12-15 | 苏州中瑞宏芯半导体有限公司 | 一种铜桥焊接的碳化硅功率模块 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140141603A1 (en) * | 2010-08-30 | 2014-05-22 | Stmicroelectronics S.R.L. | Vertical-conduction integrated electronic device and method for manufacturing thereof |
CN104617136A (zh) * | 2015-01-08 | 2015-05-13 | 山东大学 | 4h-碳化硅基n沟道积累型高压绝缘栅双极晶体管 |
US20150325654A1 (en) * | 2010-08-30 | 2015-11-12 | Stmicroelectronics S.R.L. | Integrated electronic device and method for manufacturing thereof |
-
2019
- 2019-04-15 CN CN201910301459.8A patent/CN109950302A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140141603A1 (en) * | 2010-08-30 | 2014-05-22 | Stmicroelectronics S.R.L. | Vertical-conduction integrated electronic device and method for manufacturing thereof |
US20150325654A1 (en) * | 2010-08-30 | 2015-11-12 | Stmicroelectronics S.R.L. | Integrated electronic device and method for manufacturing thereof |
CN104617136A (zh) * | 2015-01-08 | 2015-05-13 | 山东大学 | 4h-碳化硅基n沟道积累型高压绝缘栅双极晶体管 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112582469A (zh) * | 2019-09-29 | 2021-03-30 | 比亚迪半导体股份有限公司 | 衬底、半导体器件及其制备方法 |
CN111725312A (zh) * | 2020-06-05 | 2020-09-29 | 安徽瑞迪微电子有限公司 | 一种高性能半导体功率器件及其制造方法 |
CN112103345A (zh) * | 2020-09-22 | 2020-12-18 | 中国科学院微电子研究所 | 一种SiC功率MOSFET器件 |
CN112103345B (zh) * | 2020-09-22 | 2024-05-28 | 中国科学院微电子研究所 | 一种SiC功率MOSFET器件 |
CN112670338A (zh) * | 2020-12-23 | 2021-04-16 | 西安理工大学 | 具有低门槛电压的SiC绝缘栅双极晶体管及其制造方法 |
CN112670338B (zh) * | 2020-12-23 | 2024-06-21 | 南京晟芯半导体有限公司 | 具有低门槛电压的SiC绝缘栅双极晶体管及其制造方法 |
CN114530488A (zh) * | 2022-02-21 | 2022-05-24 | 江苏卓远半导体有限公司 | 一种碳化硅和硅异质结低功耗沟槽型igbt |
CN114530489A (zh) * | 2022-02-21 | 2022-05-24 | 江苏卓远半导体有限公司 | 一种碳化硅和硅异质结低功耗igbt |
CN117238949A (zh) * | 2023-11-13 | 2023-12-15 | 苏州中瑞宏芯半导体有限公司 | 一种铜桥焊接的碳化硅功率模块 |
CN117238949B (zh) * | 2023-11-13 | 2024-02-06 | 苏州中瑞宏芯半导体有限公司 | 一种铜桥焊接的碳化硅功率模块 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109950302A (zh) | 一种高压碳化硅igbt的软穿通结构 | |
Baliga | Trends in power semiconductor devices | |
JP7379327B2 (ja) | 半導体デバイス | |
Rahimo et al. | Novel enhanced-planar IGBT technology rated up to 6.5 kV for lower losses and higher SOA capability | |
Huang et al. | A carrier-storage-enhanced superjunction IGBT with ultralow loss and on-state voltage | |
Song et al. | Theoretical and experimental study of 22 kV SiC emitter turn-off (ETO) thyristor | |
US9299818B2 (en) | Insulating gate-type bipolar transistor | |
Baliga | Analytical modeling of IGBTs: Challenges and solutions | |
CN111048594B (zh) | 一种集成快恢复二极管的SiC功率器件 | |
Lutz et al. | The $\hbox {nn}^{+} $-Junction as the Key to Improved Ruggedness and Soft Recovery of Power Diodes | |
Onozawa et al. | Development of the next generation 1200V trench-gate FS-IGBT featuring lower EMI noise and lower switching loss | |
CN103956381B (zh) | 一种mos栅控晶闸管 | |
Deng et al. | A snapback-free reverse conducting insulated-gate bipolar transistor with discontinuous field-stop layer | |
CN103915489B (zh) | 绝缘栅双极型晶体管 | |
CN105514148A (zh) | 绝缘栅双极型晶体管 | |
Iwamuro | SiC power device design and fabrication | |
CN117219665A (zh) | 一种门极换流晶闸管芯片及晶闸管 | |
US9209287B2 (en) | Power semiconductor device | |
Almpanis et al. | 10kV+ rated SiC n-IGBTs: Novel collector-side design approach breaking the trade-off between dV/dt and device efficiency | |
Zhang et al. | A snapback-free reverse-conducting IGBT with integrated Schottky diode in the collector | |
CN111599858B (zh) | 一种抑制dv/dt,di/dt噪音产生的高压SiC IGBT的结构 | |
Deng et al. | Influence of N-drift layer parameters on static and dynamic performances of ultra-high voltage SiC IGBT | |
Zhang et al. | A Novel Snapback-Free BRT with A N-Type Buried Carrier Storage Layer | |
Matthias et al. | The 62Pak IGBT module range employing the 3rd Generation 1700V SPT++ chip set for 175° C operation | |
Cao et al. | The First Optimisation of a 16 kV 4H-SiC N-Type IGCT |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190628 |