CN112582469A - 衬底、半导体器件及其制备方法 - Google Patents
衬底、半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN112582469A CN112582469A CN201910934227.6A CN201910934227A CN112582469A CN 112582469 A CN112582469 A CN 112582469A CN 201910934227 A CN201910934227 A CN 201910934227A CN 112582469 A CN112582469 A CN 112582469A
- Authority
- CN
- China
- Prior art keywords
- layer
- cut
- substrate
- doping concentration
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 104
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000002360 preparation method Methods 0.000 title abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 76
- 230000003247 decreasing effect Effects 0.000 claims abstract description 4
- 239000013078 crystal Substances 0.000 claims description 36
- 238000009792 diffusion process Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 5
- 230000002829 reductive effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 9
- 230000005684 electric field Effects 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 5
- 239000012634 fragment Substances 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了衬底、半导体器件及其制备方法，该衬底包括：第一截止层，在厚度方向上，所述第一截止层中的掺杂浓度均匀分布；第二截止层，所述第二截止层设置在所述第一截止层的一个表面上，在远离所述第一截止层的方向上，所述第二截止层中的掺杂浓度逐渐减小；漂移区，所述漂移区设置在所述第二截止层远离所述第一截止层的表面上，所述漂移区中的掺杂浓度小于等于所述第二截止层中的掺杂浓度。含有该衬底的器件开关过程具有较好的软开关特性，不会出现过高的尖峰电流电压，且具有较好的一致性和稳定性。
Description
技术领域
本发明涉及半导体技术领域，具体的，涉及衬底、半导体器件及其制备方法。
背景技术
IGBT是电力电子领域最理想的开关器件，但其自身存在电学参数之间的折中关系，尤其是阻断耐压BV和导通压降Vce之间的折中关系以及导通压降Vce和关断时间toff之间的折中关系。因此自问世以来，IGBT在结构设计和制造工艺等方面不断发展，主要是优化各电学参数之间的折中关系以及稳定性等，以提高其综合性能。目前IGBT主流技术为场终止型IGBT，在基区(或称漂移区)和集电区之间加一个浓度高于基区的缓冲层(即截止层)，使正向阻断条件下电场在此层终止，相同阻断能力下可提高N型基区的电阻率，以实现低的导通损耗和开关损耗。随着技术的不断更新换代，芯片厚度越来越薄，器件到导通损耗和开关损耗越来越低，不过芯片厚度变薄也加快了芯片的开关速度，开关时出现较高的电流电压尖峰，从而导致器件失效。
相关技术中，场终止型IGBT技术中使用扩散片实现的场终止型IGBT(电场终止层结构以及掺杂分布如图12所示)具有较好的开关软度，在开关过程中不易引入高尖峰，但其衬底厚度较薄，正面工艺也需要薄片工艺，而正面生产工艺比较困难，存在较大的碎片风险，另外其背面减薄厚度的波动对器件的正面注入效率影响很大，器件的稳定性和一致性不能保证。
因而，目前IGBT相关技术仍有待改进。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种具有较好的软开关特性、背面减薄厚度波动不会明显影响集电极注入效率的半导体器件的衬底。
在本发明的一个方面，本发明提供了一种半导体器件的衬底。根据本发明的实施例，该衬底包括：第一截止层，在厚度方向上，所述第一截止层中的掺杂浓度均匀分布；第二截止层，所述第二截止层设置在所述第一截止层的一个表面上，在远离所述第一截止层的方向上，所述第二截止层中的掺杂浓度逐渐减小；漂移区，所述漂移区设置在所述第二截止层远离所述第一截止层的表面上，所述漂移区中的掺杂浓度小于等于所述第二截止层中的掺杂浓度。该衬底中，电场截止层由近集电极区的掺杂浓度均匀分布的第一截止层和近漂移区的掺杂浓度渐变分布的第二截止层组成，第二截止层可以使得含有该衬底的器件开关过程具有较好的软开关特性，不会出现过高的尖峰电流电压，而第一截止层可以使得制备器件时背面减薄厚度的波动对器件的集电极注入效率影响很小，具有较好的一致性和稳定性。
在本发明的另一方面，本发明提供了一种半导体器件。根据本发明的实施例，该半导体器件是采用前面所述的衬底制备获得的。该半导体器件具有良好的软开关特性，不会出现过高的尖峰电流电压，同时具有较好的一致性和稳定性。
在本发明的又一方面，本发明提供了一种制备前面所述的衬底的方法。根据本发明的实施例，该方法包括：通过外延法在单晶衬底的一个表面上依次形成第一截止层、第二截止层和漂移区，在厚度方向上，所述第一截止层中的掺杂浓度均匀分布，所述第二截止层中的掺杂浓度在远离所述第一截止层的方向上逐渐减小。
在本发明的再一方面，本发明提供了一种制备前面所述的衬底的方法。根据本发明的实施例，该方法包括：(1-1)提供单晶衬底，在厚度方向上，所述单晶衬底中的掺杂浓度均匀分布；(1-2)通过外延法在单晶衬底的一个表面上形成预制漂移区，所述预制漂移区中的掺杂浓度小于所述单晶衬底中的掺杂浓度；(1-3)对步骤(1-2)得到的产品进行高温扩散处理，使得所述单晶衬底中的掺杂离子向所述预制漂移区中扩散。
在本发明的再一方面，本发明提供了一种制备前面所述的衬底的方法。根据本发明的实施例，该方法包括：(2-1)提供单晶衬底，在厚度方向上，所述单晶衬底中的掺杂浓度均匀分布，所述单晶衬底构成第一截止层；(2-2)通过外延法在单晶衬底的一个表面上依次形成第二截止层和漂移区。
在本发明的另一方面，本发明提供了一种制备半导体器件的方法。根据本发明的实施例，该方法包括：(3-1)利用前面所述的方法制备衬底；(3-2)在所述衬底背离第一截止层的正面上形成正面结构；(3-3)对步骤(3-2)得到的产品的背面进行减薄处理；(3-4)在步骤(3-3)得到的产品的背面形成集电极。
上述方法中，衬底具有较大的厚度，相比于相关技术中采用扩散片只能达到300微米左右的厚度，采用外延法可以达到500微米以上的厚度，在后续制备器件的过程中在衬底正面进行正面工艺时不需要进行薄片工艺，有效避免了碎片风险，大大提高了加工效率和加工良率。
附图说明
图1是本发明一个实施例的衬底的结构示意图。
图2是本发明一个实施例的衬底的掺杂浓度分布示意图。
图3是本发明一个实施例的单晶衬底的结构示意图。
图4是本发明一个实施例的单晶衬底的掺杂浓度分布示意图。
图5是本发明一个实施例的形成预制漂移区的产品的结构示意图。
图6是本发明一个实施例的预制漂移区和单晶衬底的掺杂浓度分布示意图。
图7、图8、图9、图10和图11是本发明一个实施例的制备半导体器件的方法的部分流程示意图。
图12是相关技术中半导体器件的衬底的结构和掺杂浓度分布示意图。
具体实施方式
下面详细描述本发明的实施例。下面描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。
在本发明的一个方面，本发明提供了一种半导体器件的衬底。根据本发明的实施例，参照图1和图2，该衬底包括：第一截止层10，在厚度方向上，所述第一截止层10中的掺杂浓度均匀分布；第二截止层20，所述第二截止层20设置在所述第一截止层10的一个表面上，在远离所述第一截止层10的方向上，所述第二截止层20中的掺杂浓度逐渐减小；漂移区30，所述漂移区30设置在所述第二截止层20远离所述第一截止层10的表面上，所述漂移区30中的掺杂浓度小于等于所述第二截止层20中的掺杂浓度。该衬底中，电场截止层由近集电极区的掺杂浓度均匀分布的第一截止层和近漂移区的掺杂浓度渐变分布的第二截止层组成，第二截止层可以使得含有该衬底的器件开关过程具有较好的软开关特性，不会出现过高的尖峰电流电压，而第一截止层可以使得制备器件中的背面减薄厚度波动对器件的集电极注入效率影响很小，具有较好的一致性和稳定性。
需要说明的是，本文中所述的“背面减薄厚度波动”是指在采用衬底制备半导体器件时，通常需要背面(即第一截止层远离第二截止层的一侧)减薄工艺以减小器件的厚度，但是对多个衬底进行加工时，由于加工精度、误差等影响，不能保证每个衬底的减薄厚度完全一致，会稍微有点差异，即为背面减薄厚度波动。相关技术中，仅设置掺杂浓度渐变的截止层，如果不同衬底的背面减薄厚度不同，则不同器件中相应位置的掺杂浓度不同，使得不同器件的电学性能差异明显，一致性和稳定性不好，而本申请中设置掺杂浓度均匀分布的第一截止层，即使背面减薄厚度稍有差异，掺杂浓度仍然保持一致，器件的稳定性和一致性较好。另外，需要说明的是，本文中描述的“衬底”均只未进行器件制备的衬底，也即未进行正面工艺和背面减薄工艺的衬底；而将衬底制备成半导体器件后，衬底的背面则经过背面减薄工艺处理。
根据本发明的实施例，衬底的具体材质可以为常规半导体器件衬底材质，具体可以为硅衬底等，可以根据实际需要灵活选择，在此不再一一赘述。
根据本发明的实施例，所述第一截止层10、所述第二截止层20和所述漂移区30的厚度之和H大于等于500微米且小于等于800微米，即在背面减薄处理之前，第一截止层10、第二截止层20和漂移区30的厚度之和H大于等于500微米且小于等于800微米，具体可以为500微米、550微米、600微米、650微米、700微米、750微米、800微米等等。在该厚度范围内，在衬底正面制备正面结构时，衬底厚度较厚，避免碎片的风险，提高加工良率和加工效率。
根据本发明的实施例，所述第一截止层10中的掺杂浓度与所述第二截止层20中的最大掺杂浓度相同。由此，制备过程中可以通过扩散工艺进行，操作步骤简单、方便。
根据本发明的实施例，第一截止层、第二截止层和漂移区的掺杂类型相同，可以为n型掺杂也可以为p型掺杂，一些具体实施例中，可以为n型掺杂，由此，含有该衬底的半导体器件的电学性能较好。
根据本发明的实施例，第一截止层、第二截止层和漂移区的掺杂浓度没有特别限制，可以根据半导体器件的电学性能要求灵活选择，在此不再一一赘述。
在本发明的另一方面，本发明提供了一种半导体器件。根据本发明的实施例，该半导体器件包括前面所述的衬底。该半导体器件具有良好的软开关特性，不会出现过高的尖峰电流电压，同时具有较好的一致性和稳定性。
根据本发明的实施例，参照图10，该半导体器件中的第一截止层501的厚度可以为3～10微米，即在将衬底制备成半导体器件过程中，经过背面减薄后，第一截止层501的厚度可以为3～10微米，具体如3微米、4微米、5微米、6微米、7微米、8微米、9微米、10微米等等。该厚度范围内，可以有效使得电场终止，以及避免背面减薄厚度波动对器件一致性的不利影响，保证器件的稳定性和一致性。
根据本发明的实施例，该半导体器件的具体种类没有特别限制，可以为任何常规的半导体器件，一些具体实施例中，所述半导体器件可以为绝缘栅双极型晶体管(IGBT)。可以理解，除了上述衬底外，IGBT还可以包括常规IGBT的必要的结构，例如可以在漂移区中掺杂形成阱区、源区，在漂移层远离第二截止层的表面上形成介质层、正面电极等等，在此不再一一赘述。
在本发明的又一方面，本发明提供了一种制备前面所述的衬底的方法。根据本发明的实施例，该方法包括：通过外延法在单晶衬底的一个表面上依次形成第一截止层、第二截止层和漂移区，在厚度方向上，所述第一截止层中的掺杂浓度均匀分布，所述第二截止层中的掺杂浓度在远离所述第一截止层的方向上逐渐减小。
根据本发明的实施例，该方法中，通过外延法可以直接形成具有预定掺杂浓度的第一截止层、第二截止层和漂移区，具体操作步骤、参数可以根据常规工艺进行，在此不再一一赘述。另外，单晶衬底中的掺杂浓度没有特别限制，可以根据实际需要灵活选择，一些具体实施例中，单晶衬底中的掺杂浓度可以和第一截止层中的掺杂浓度相同。由此，单晶硅衬底可以直接构成第一截止层。另一些具体实施例中，单晶衬底中的掺杂浓度可以比第一截止层中的掺杂浓度高。由此，单晶衬底更易制备获得，在后续制备半导体器件的背面减薄工艺中，该单晶衬底会完全去除。
在本发明的再一方面，本发明提供了一种制备前面所述的衬底的方法。根据本发明的实施例，该方法包括：(1-1)提供单晶衬底1(结构示意图参照图3，掺杂分布示意图参照图4)，在厚度方向上，所述单晶衬底中的掺杂浓度均匀分布；(1-2)通过外延法在单晶衬底的一个表面上形成预制漂移区3(结构示意图参照图5，掺杂分布示意图参照图6)，所述预制漂移区中的掺杂浓度小于所述单晶衬底中的掺杂浓度；(1-3)对步骤(1-2)得到的产品进行高温扩散处理，使得所述单晶衬底中的掺杂离子向所述预制漂移区中扩散(结构示意图参照图1，掺杂分布示意图参照图2)。
根据本发明的实施例，该方法中，在高温扩散过程中，掺杂离子会从高浓度的区域向低浓度的区域进行扩散，即掺杂离子从单晶衬底中向预制漂移区中扩散，在单晶衬底和预制漂移区中会形成一个掺杂浓度渐变的区域，该区域即构成第二截止层，掺杂浓度仍均匀分布的预制漂移层的区域构成漂移层，而掺杂浓度仍均匀分布的单晶衬底的区域构成第一截止层。另外，该方法单晶衬底中的掺杂浓度可以与第一截止层的掺杂浓度相同，此时后续制备半导体器件的背面减薄工艺中，不会全部被去除，保留的部分可以直接构成第一截止层。
在本发明的再一方面，本发明提供了一种制备前面所述的衬底的方法。根据本发明的实施例，该方法包括：(2-1)提供单晶衬底1(结构示意图参照图3，掺杂分布示意图参照图4)，在厚度方向上，所述单晶衬底中的掺杂浓度均匀分布，所述单晶衬底构成第一截止层10；(2-2)通过外延法在单晶衬底的一个表面上依次形成第二截止层20和漂移区30(结构示意图参照图1)。
根据本发明的实施例，上述几种制备方法中，采用外延法或者扩散法制备截止层和漂移区，可以使得衬底具有较大的厚度，相比于相关技术中采用扩散片只能达到300微米左右的厚度，采用外延法可以达到500微米以上的厚度，在后续制备器件的过程中在衬底正面进行正面工艺时不需要进行薄片工艺，有效避免了碎片风险，大大提高了加工效率和加工良率。具体的，经过实际生产的实践验证，采用相关技术中的扩散片工艺正面工艺过程中存在非人为碎片的衬底，而采用本发明的上述几种制备方法，实际生产过程中，正面工艺过程中不存在非人为碎片的衬底。
具体的，外延法和扩散法的具体操作步骤和参数可以参照常规工艺进行，具体可以采用气体外延法，在此不再一一赘述。需要说明的是，扩散法制备的过程中可以通过掺杂离子再分布的方法形成新的掺杂浓度分布，不需要设置掺杂源，操作方便、简单。
在本发明的另一方面，本发明提供了一种制备半导体器件的方法。根据本发明的实施例，该方法包括：(3-1)利用前面所述的方法制备衬底；(3-2)在所述衬底背离第一截止层的正面上形成正面结构；(3-3)对步骤(3-2)得到的产品的背面进行减薄处理；(3-4)在步骤(3-3)得到的产品的背面形成集电极。该方法中，衬底具有较大的厚度，相比于相关技术中采用扩散片只能达到300微米左右的厚度，采用外延法可以达到500微米以上的厚度，在后续制备器件的过程中在衬底正面进行正面工艺时不需要进行薄片工艺，有效避免了碎片风险，大大提高了加工效率和加工良率。
根据本发明的实施例，步骤(3-2)中具体可以通过离子注入、退火、光刻刻蚀等工艺形成阱区、源区，通过沉积等方法形成介质层、正面金属等，阱区、源区、介质层和正面金属的设置位置、形状等可以根据具体的半导体器件种类进行选择，具体可以参照常规工艺进行，在此不再一一赘述。
根据本发明的实施例，步骤(3-3)中可以先在正面形成保护膜以保护步骤(3-2)中形成的正面结构，然后进行背面减薄。而步骤(3-4)中可以采用离子注入形成集电极。具体的，可以先进行离子注入，然后去除正面的保护膜后进行退火工艺，形成集电极。
根据本发明的一个具体实施例，制备半导体器件的详细步骤可以如下：
a，选取合适电阻率规格的直拉单晶法形成的硅衬底501，结构示意图参照图7；
b，通过外延法生成掺杂浓度渐变分布的第二截止层502和N-漂移区503，结构示意图参照图8；
c，通过光刻刻蚀注入扩散等工艺形成正面结构，结构示意图参照图9(图9中以阱区504为例说明，但不能理解为正面结构仅包括阱区504，具体的正面结构以实际器件要求灵活选择)；
d，正面贴膜，用膜5将做好放入正面结构保护起来，翻转衬底做背面减薄，减薄至合适的厚度，结构示意图参照图10；
e，对减薄后的衬底进行清洗甩干后，再硼注入，去除正面贴膜5，通过退火激活后，形成集电极505，结构示意图参照图11；
f，溅射或者蒸发等工艺形成背面金属层。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种半导体器件的衬底，其特征在于，包括：
第一截止层，在厚度方向上，所述第一截止层中的掺杂浓度均匀分布；
第二截止层，所述第二截止层设置在所述第一截止层的一个表面上，在远离所述第一截止层的方向上，所述第二截止层中的掺杂浓度逐渐减小；
漂移区，所述漂移区设置在所述第二截止层远离所述第一截止层的表面上，所述漂移区中的掺杂浓度小于等于所述第二截止层中的掺杂浓度。
2.根据权利要求1所述的衬底，其特征在于，所述第一截止层、所述第二截止层和所述漂移区的厚度之和大于或等于500微米且小于或等于800微米。
3.根据权利要求1所述的衬底，其特征在于，所述第一截止层中的掺杂浓度与所述第二截止层中的最大掺杂浓度相同。
4.一种半导体器件，其特征在于，是采用权利要求1～3中任一项所述的衬底制备获得的。
5.根据权利要求4所述的半导体器件，其特征在于，所述半导体器件中的第一截止层的厚度为3～10微米。
6.根据权利要求5所述的半导体器件，其特征在于，所述半导体器件包括绝缘栅双极型晶体管。
7.一种制备权利要求1～4中任一项所述的衬底的方法，其特征在于，包括：
通过外延法在单晶衬底的一个表面上依次形成第一截止层、第二截止层和漂移区，在厚度方向上，所述第一截止层中的掺杂浓度均匀分布，所述第二截止层中的掺杂浓度在远离所述第一截止层的方向上逐渐减小。
8.一种制备权利要求1～4中任一项所述的衬底的方法，其特征在于，包括：
(1-1)提供单晶衬底，在厚度方向上，所述单晶衬底中的掺杂浓度均匀分布；
(1-2)通过外延法在单晶衬底的一个表面上形成预制漂移区，所述预制漂移区中的掺杂浓度小于所述单晶衬底中的掺杂浓度；
(1-3)对步骤(1-2)得到的产品进行高温扩散处理，使得所述单晶衬底中的掺杂离子向所述预制漂移区中扩散。
9.一种制备权利要求1～4中任一项所述的衬底的方法，其特征在于，包括：
(2-1)提供单晶衬底，在厚度方向上，所述单晶衬底中的掺杂浓度均匀分布，所述单晶衬底构成第一截止层；
(2-2)通过外延法在单晶衬底的一个表面上依次形成第二截止层和漂移区。
10.一种制备半导体器件的方法，其特征在于，包括：
(3-1)利用权利要求7～9中任一项所述的方法制备衬底；
(3-2)在所述衬底背离第一截止层的正面上形成正面结构；
(3-3)对步骤(3-2)得到的产品的背面进行减薄处理；
(3-4)在步骤(3-3)得到的产品的背面形成集电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910934227.6A CN112582469A (zh) | 2019-09-29 | 2019-09-29 | 衬底、半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910934227.6A CN112582469A (zh) | 2019-09-29 | 2019-09-29 | 衬底、半导体器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112582469A true CN112582469A (zh) | 2021-03-30 |
Family
ID=75111287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910934227.6A Pending CN112582469A (zh) | 2019-09-29 | 2019-09-29 | 衬底、半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112582469A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116799039A (zh) * | 2023-06-30 | 2023-09-22 | 海信家电集团股份有限公司 | 快恢复二极管 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6384431B1 (en) * | 1999-10-08 | 2002-05-07 | Denso Corporation | Insulated gate bipolar transistor |
| US6482681B1 (en) * | 2000-05-05 | 2002-11-19 | International Rectifier Corporation | Hydrogen implant for buffer zone of punch-through non epi IGBT |
| CN103518252A (zh) * | 2011-05-05 | 2014-01-15 | Abb技术有限公司 | 双极穿通半导体器件和用于制造这样的半导体器件的方法 |
| CN103534811A (zh) * | 2011-05-18 | 2014-01-22 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN103839990A (zh) * | 2012-11-23 | 2014-06-04 | 中国科学院微电子研究所 | 一种igbt的缓冲层结构及其制作方法 |
| CN103839994A (zh) * | 2012-11-23 | 2014-06-04 | 上海联星电子有限公司 | 一种igbt结构及其制作方法 |
| CN104103682A (zh) * | 2013-04-09 | 2014-10-15 | 比亚迪股份有限公司 | 一种具有新型缓冲层结构的igbt及其制造方法 |
| CN109841518A (zh) * | 2017-11-29 | 2019-06-04 | 英飞凌科技股份有限公司 | 包括第一和第二场截止区部分的绝缘栅双极型晶体管和制造方法 |
| CN109950302A (zh) * | 2019-04-15 | 2019-06-28 | 湖南大学 | 一种高压碳化硅igbt的软穿通结构 |
-
2019
- 2019-09-29 CN CN201910934227.6A patent/CN112582469A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6384431B1 (en) * | 1999-10-08 | 2002-05-07 | Denso Corporation | Insulated gate bipolar transistor |
| US6482681B1 (en) * | 2000-05-05 | 2002-11-19 | International Rectifier Corporation | Hydrogen implant for buffer zone of punch-through non epi IGBT |
| CN103518252A (zh) * | 2011-05-05 | 2014-01-15 | Abb技术有限公司 | 双极穿通半导体器件和用于制造这样的半导体器件的方法 |
| CN103534811A (zh) * | 2011-05-18 | 2014-01-22 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN103839990A (zh) * | 2012-11-23 | 2014-06-04 | 中国科学院微电子研究所 | 一种igbt的缓冲层结构及其制作方法 |
| CN103839994A (zh) * | 2012-11-23 | 2014-06-04 | 上海联星电子有限公司 | 一种igbt结构及其制作方法 |
| CN104103682A (zh) * | 2013-04-09 | 2014-10-15 | 比亚迪股份有限公司 | 一种具有新型缓冲层结构的igbt及其制造方法 |
| CN109841518A (zh) * | 2017-11-29 | 2019-06-04 | 英飞凌科技股份有限公司 | 包括第一和第二场截止区部分的绝缘栅双极型晶体管和制造方法 |
| CN109950302A (zh) * | 2019-04-15 | 2019-06-28 | 湖南大学 | 一种高压碳化硅igbt的软穿通结构 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116799039A (zh) * | 2023-06-30 | 2023-09-22 | 海信家电集团股份有限公司 | 快恢复二极管 |
| CN116799039B (zh) * | 2023-06-30 | 2024-03-08 | 海信家电集团股份有限公司 | 快恢复二极管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4128777B2 (ja) | 絶縁ゲートバイポーラトランジスタ（ｉｇｂｔ）及びその製造方法 | |
| CN106356286A (zh) | 包括氧扩散阻挡的半导体器件及制造方法 | |
| EP2525410A1 (en) | Insulated gate bipolar transistor and manufacturing method thereof | |
| TWI690081B (zh) | 引入外延層場闌區的反向傳導igbt及其製備方法 | |
| US7936065B2 (en) | Semiconductor devices and method of manufacturing them | |
| US20090315071A1 (en) | Semiconductor device and manufacturing method thereof | |
| EP4131420A1 (en) | Insulated gate bipolar transistor and preparation method, and electronic device | |
| US20120286324A1 (en) | Manufacturing method for insulated-gate bipolar transitor and device using the same | |
| KR20140031893A (ko) | 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법 | |
| US20020079534A1 (en) | Power semiconductor switching devices with low power loss and method for fabricating the same | |
| CN110896098B (zh) | 一种基于碳化硅基的反向开关晶体管及其制备方法 | |
| CN110534559B (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| CN109427563B (zh) | 碳化硅器件和用于制造碳化硅器件的方法 | |
| WO2013083017A1 (zh) | 沟槽型绝缘栅双极型晶体管及其制备方法 | |
| CN112582469A (zh) | 衬底、半导体器件及其制备方法 | |
| CN104979161A (zh) | 半导体器件的制作方法及ti-igbt的制作方法 | |
| JP6125568B2 (ja) | 半導体用の最適化層 | |
| US9236433B2 (en) | Semiconductor devices in SiC using vias through N-type substrate for backside contact to P-type layer | |
| CN102931081B (zh) | 带场阻挡层的半导体器件的制造方法 | |
| CN115064446A (zh) | 超结半导体器件及其制备方法 | |
| US11444157B2 (en) | Semiconductor device including first and second buffer layers | |
| KR102198982B1 (ko) | 절연 게이트 바이폴라 트랜지스터를 제조하기 위한 방법 | |
| US7005702B1 (en) | IGBT with amorphous silicon transparent collector | |
| CN107452621B (zh) | 快恢复二极管及其制造方法 | |
| CN110085669A (zh) | 一种三极管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |