CN104979161A - 半导体器件的制作方法及ti-igbt的制作方法 - Google Patents

Abstract

本发明提供一种半导体器件的制作方法及TI-IGBT的制作方法，在半导体衬底的一个表面上制作完成第一表面结构后，在该表面结构上键合一个支撑片，然后再减薄所述半导体衬底上与所述支撑片相对的一侧，在减薄后的表面内制作第二表面结构，在上述制作方法中，由于第一表面结构是在减薄前的半导体衬底上制作形成，第二表面结构在键合有支撑片的减薄片上制作形成，也即，两个表面结构均在厚度较厚的衬底上制作形成，从而避免了对较薄的半导体衬底进行加工，进而降低了半导体衬底出现翘曲和碎片的概率，提高了半导体器件的成品率。

Description

半导体器件的制作方法及TI-IGBT的制作方法

技术领域

本发明涉及半导体器件领域，更具体的说是涉及一种半导体器件的制作方法及TI-IGBT的制作方法。

背景技术

功率半导体器件，主要用于电力设备的电能变换和控制电路方面的大功率（通常指电流为数十至数千安，电压为数百伏以上）电子器件。所述功率半导体器件包括IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）、VDMOS（Vertical Double diffused MOS，垂直双扩散金属-氧化物场效应晶体管）、FRD（Fast Recovery Diode，快恢复二极管）、GTO（Gate Turn-OffThyristor，门极可关断晶闸管）、IEGT（Injection Enhanced Gate Transistor，电子注入增强门极晶体管）、IGCT（Integrated Gate-Commutated Thyristor，集成门极换流晶闸管）、MTO（MOS Controlled Gate Turn-Off Thyristor，MOS控制型可关断晶闸管）、IGDT（Integrated Gate Dual Transistor，集成门极双晶体管）等半导体器件。

功率半导体器件制作过程中，一般包括正面结构和背面结构，对于三极管类的半导体器件，所述正面结构通常指包含发射极的结构，而背面结构通常指背面短路集电极，对于二极管类的半导体器件，所述正面结构通常指二极管的阴极，所述背面结构通常指二极管的阳极。在功率半导体器件制作过程中，由于正面结构通常相较于背面结构复杂，通常先提供厚度较厚的半导体基片，然后在半导体基片上先制作正面结构，然后再对需要制作背面结构的表面减薄，减薄至器件可以承受特定耐压的厚度后，在减薄面上进行离子掺杂或离子注入，形成背面结构。

但是发明人发现，通过现有的生产工艺制作半导体器件过程中，半导体衬底容易出现翘曲和碎片率较高的问题。

发明内容

有鉴于此，本发明提供一种半导体器件的制作方法以及IGBT制作方法，以解决现有技术中的半导体器件在制作过程中容易出现翘曲以及碎片率较高的问题。

为实现上述目的，本发明提供如下技术方案：

一种半导体器件的制作方法，包括：

提供半导体衬底和支撑片；

在所述半导体衬底的第一表面形成第一表面结构；

采用键合工艺将所述形成有第一表面结构的半导体衬底的第一表面与所述支撑片键合；

减薄所述半导体衬底上与所述第一表面相对的一侧至所述半导体衬底的厚度为所述半导体器件的耐压厚度；

在减薄后的半导体衬底的第二表面上形成第二表面结构；

去掉所述支撑片，暴露出所述第一表面结构；

其中，所述第一表面结构为半导体器件的正面结构或背面结构。

优选地，所述第一表面结构为所述半导体器件的背面结构，所述第二表面结构为半导体器件的正面结构。

优选地，所述键合工艺为直接键合工艺、场致键合工艺或低温键合工艺。

优选地，所述去掉所述支撑片的具体方法为：

采用减薄工艺减薄所述支撑片，通过抛光工艺将减薄后的支撑片磨掉，以暴露出所述第一表面结构。

优选地，所述半导体衬底的材料为B、Si、Ge、Te、GaAs、InP、SiC、Ge-Si、GaN、金刚石、GaP中的任意一种。

优选地，所述支撑片的材料与所述半导体衬底的材料相同。

优选地，所述支撑片为单晶硅片。

本发明同时还提供了一种IGBT的制作方法，包括：

提供半导体衬底和支撑片；

对所述半导体衬底的进行掺杂，形成漂移区；

在所述漂移区的一个表面内形成IGBT的第一表面结构；

采用键合工艺将IGBT的第一表面结构与所述支撑片键合；

减薄所述漂移区背离所述第一表面结构的一侧至所述半导体衬底的厚度为所述IGBT的耐压厚度；

在减薄后的漂移区表面内制作第二表面结构；

去掉所述支撑片，暴露出所述第一表面结构；

其中，所述第一表面结构为掺杂类型相反且并列排布的两个集电极，或所述第一表面结构为包括基区和发射区的IGBT正面结构。

优选地，当所述第一表面结构为掺杂类型相反且并列排布的两个集电极时，所述在所述漂移区的一个表面内形成IGBT的第一表面结构步骤之前还包括：在所述漂移区需要形成集电极的表面内形成缓冲层。

优选地，所述形成缓冲层具体为：

通过双面扩散工艺在所述漂移区的两个表面同时引入杂质，形成缓冲层。

优选地，所述半导体衬底和所述支撑片均为单晶硅片。

优选地，所述键合工艺为硅直接键合工艺、场致键合工艺或低温键合工艺。

经由上述的技术方案可知，本发明提供的半导体器件制作方法，在半导体衬底的一个表面上制作完成第一表面结构后，在该表面结构上键合一个支撑片，然后再减薄所述半导体衬底上与所述支撑片相对的一侧，在减薄后的表面内制作第二表面结构，在上述制作方法中，由于第一表面结构是在减薄前的半导体衬底上制作形成，第二表面结构在键合有支撑片的减薄片上制作形成，也即，两个表面结构均在厚度较厚的衬底上制作形成，从而避免了对较薄的半导体衬底进行加工，进而降低了半导体衬底出现翘曲和碎片的概率，提高了半导体器件的成品率。

同时本发明还提供了一种TI-IGBT的制作方法，同样由于在半导体衬底减薄工艺之前键合了一个支撑片，使另一个表面结构在有支撑片的半导体衬底上进行加工，从而为半导体衬底提供了较好的机械强度，降低了翘曲和碎片产生的概率，进而提高了半导体器件的成品率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明提供的一种半导体器件的制作方法流程图；

图2-图7为本发明实施例提供的一种TI-IGBT的工艺分解图。

具体实施方式

正如背景技术部分所述，现有技术中的在制作半导体器件的过程中，半导体衬底容易出现翘曲和碎片率较高的问题。

发明人发现，出现上述现象的原因是，半导体器件存在耐压厚度，通常其厚度（不足100μm）较薄，而为了降低工艺难度，通常先在较厚的半导体衬底上制作工艺复杂的功能区，然后将所述半导体衬底减薄至半导体器件所需要的耐压厚度，再制作相对较简单的功能区。但是由于减薄后的半导体衬底厚度很薄，进行多道工序过程中，容易出现半导体衬底翘曲或碎片的问题。

基于此，发明人经过研究发现，提供一种半导体器件的制作方法，包括：

提供半导体衬底和支撑片；

在所述半导体衬底的第一表面形成第一表面结构；

采用键合工艺将所述形成有第一表面结构的半导体衬底的第一表面与所述支撑片键合；

减薄所述半导体衬底上与所述第一表面相对的一侧至所述半导体衬底的厚度为所述半导体器件的耐压厚度；

在减薄后的半导体衬底的第二表面上形成第二表面结构；

去掉所述支撑片，暴露出所述第一表面结构；

其中，所述第一表面结构为半导体器件的正面结构或背面结构。

由上述的技术方案可知，本发明提供的半导体器件制作方法，在半导体衬底的一个表面上制作完成第一表面结构后，在该表面结构上键合一个支撑片，然后再减薄所述半导体衬底上与所述支撑片相对的一侧，在减薄后的表面内制作第二表面结构，在上述制作方法中，由于第一表面结构是在减薄前的半导体衬底上制作形成，第二表面结构在键合有支撑片的减薄片上制作形成，也即，两个表面结构均在厚度较厚的衬底上制作形成，从而避免了对较薄的半导体衬底进行加工，进而降低了半导体衬底出现翘曲和碎片的概率，提高了半导体器件的成品率。

以上是本申请的核心思想，下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

下面通过几个实施例具体描述本发明提供的半导体器件制作方法和TI-IGBT的制作方法。

本发明的一个实施例公开的一种半导体器件的制作方法，其流程图如图1所示，包括：

步骤S101：提供半导体衬底和支撑片；

需要说明的是，本实施例中所述半导体衬底的材料和支撑片的材料可以相同，也可以不相同，本实施例中优选的所述半导体衬底的材料和支撑片的材料相同。所述半导体衬底的材料可以是B、Si、Ge、Te、GaAs、InP、SiC、Ge-Si、GaN、金刚石、GaP中的任意一种，本实施例中对此不做限定。本实施例中优选的所述半导体衬底的材料为Si，即所述半导体基片为硅片，所述硅片可以是通过直拉法得到的CZ硅片，也可以是通过区熔法得到的FZ硅片。所述支撑片也优选为硅片。

本实施例中所述半导体衬底的掺杂类型可以为P型，也可以是N型，掺杂浓度可自由选择，本实施例中对所述半导体衬底的掺杂类型和掺杂浓度均不做限定，具体可以根据所要生产的半导体器件的设计而定。

步骤S102：在所述半导体衬底的第一表面形成第一表面结构；

需要说明的是，本实施例中所述第一表面结构可以是所述半导体器件的正面结构，也可以是所述半导体器件的背面结构，本实施例中对所述第一表面结构不做限定。其中，对于三极管类的半导体器件，所述正面结构通常指包含发射极的结构，而背面结构通常指背面短路集电极，对于二极管类的半导体器件，所述正面结构通常指二极管的阴极，所述背面结构通常指二极管的阳极。需要说明的是，由于通常半导体器件的背面结构较简单，大多为平面结构，因此本实施例中优选的所述第一表面结构为半导体器件的背面结构。对于正面结构为平面型结构的半导体器件，本实施例中所述第一表面结构也可以优选为半导体器件的正面结构，本实施例中对此并不做限定。

步骤S103：采用键合工艺将所述形成有第一表面结构的半导体衬底的第一表面与所述支撑片键合；

其中，所述键合工艺为通过一定的技术手段将两个半导体基片的表面键合在一起，并在两个半导体基片的交界面上形成较强强度的键合面的技术工艺。经过实践证明，所述键合面完全可以承受磨片、抛光、化学和高温处理，即两个半导体基片通过键合工艺形成的键合片的强度与单个半导体基片的强度相似。需要说明的是，对于平面型的第一表面结构，本实施例中所述键合工艺优选为直接键合工艺、低温键合工艺或场致键合工艺，具体采用什么样的键合工艺可以根据半导体器件的具体结构情况进行选择，本实施例中不做限定；对于沟槽型的第一表面结构，如有些IGBT器件的正面结构，此时，所述沟槽型正面结构需要先贴一层膜后再键合一块特殊的玻璃，使所述沟槽型正面结构平坦化，然后再与支撑片进行贴合。

本实施例中在制作好第一表面结构的半导体衬底表面键合支撑片，由于支撑片的厚度，增大了键合后的半导体衬底的厚度，支撑片对所述半导体衬底起到支撑作用，间接提高了半导体衬底的机械强度。

步骤S104：减薄所述半导体衬底上与所述第一表面相对的一侧至所述半导体衬底的厚度为所述半导体器件的耐压厚度；

所述减薄过程可以采用抛光工艺或切削工艺形成，本实施例中不做限定。而对于所述减薄的程度，由于不同的半导体器件具有不同的耐压厚度，本实施例中所述减薄程度可以根据预先设计的半导体器件的耐压厚度而定。

步骤S105：在减薄后的半导体衬底的第二表面上形成第二表面结构；

所述第二表面结构与所述第一表面结构相对，若所述第一表面结构为半导体器件的正面结构，则所述第二表面结构为所述半导体器件的背面结构；若所述第一表面结构为半导体器件的背面结构，则所述第二表面结构为所述半导体器件的正面结构，本实施例中对所述第二表面结构同样不做限定。且所述正面结构如有MOS结构，则可以为平面型MOS结构的正面结构，也可以是沟槽型MOS结构的正面结构，本实施例中对此不作限定。

步骤S106：去掉所述支撑片，暴露出所述第一表面结构。

去掉所述支撑片具体为采用减薄工艺先减薄所述支撑片，然后通过抛光工艺将减薄后的支撑片磨掉。当然，在本发明的其他实施例中还可以为采用机械磨切工艺或其他工艺去掉所述支撑片，本实施例中对此同样不作限定，只要能够将所述支撑片去掉，暴露出之前制作形成的第一表面结构即可。最后再经过封装、测试等工序形成半导体器件。

由于半导体器件的正面结构较复杂，且一般半导体器件的厚度较薄，加工结构复杂的正面结构较困难，因此，现有技术中通常先在硅片上制作半导体器件的正面结构，减薄需要形成背面结构的表面后，再在减薄后形成薄片上进行背面结构的制作，由于在薄片上进行操作，减薄厚度的硅片很容易出现的翘曲或碎片，导致产品的成品率较低，造成一定的生产成本。

而从上面本实施例中提供的半导体器件制作方法可以看出，本实施例中提供的方法，在减薄工艺之前，先在制作好的第一表面结构上键合一个用于提供机械强度的支撑片，然后再减薄与支撑片相对的半导体衬底的厚度，由于支撑片的支撑作用，使得减薄工艺后得到的半导体衬底的机械强度变化不大，即第一表面结构和第二表面结构均在机械强度较强，厚度较厚的半导体衬底上形成，降低了硅片出现翘曲或碎片的几率，从而提高了产品的成品率。

本发明的另一个实施例公开了一种TI-IGBT（Triple modeIntegrate-Insulated Gate Bipolar Transistor，三模式集成绝缘栅型双极晶体管）的制作方法，包括：提供半导体衬底和支撑片；对所述半导体衬底进行掺杂，形成漂移区；在所述漂移区的一个表面内形成TI-IGBT的第一表面结构；采用键合工艺将TI-IGBT的第一表面结构与所述支撑片键合；减薄所述漂移区背离所述第一表面结构的一侧至所述半导体衬底的厚度为所述TI-IGBT的耐压厚度；在减薄后的漂移区表面内制作第二表面结构；去掉所述支撑片，暴露出所述第一表面结构。

需要说明的是，本实施例中所述第一表面结构可以是TI-IGBT的背面结构，也可以为包括基区和发射区的TI-IGBT正面结构，本实施例中对此不作限定。然而，考虑到工艺的难易程度，选用背面做为第一表面加工有更多好处。

为清楚描述上述TI-IGBT的制作方法，本实施例中一所述第一表面结构为背面结构，所述第二表面结构为正面结构为例进行详细说明。

具体的，结合生产过程图，对上述TI-IGBT的制作方法进行详细阐述。如图2所示，为本实施例中提供的半导体衬底201，其中，所述半导体衬底201为在半导体基片上进行掺杂形成的带有漂移区的TI-IGBT衬底。本实施例中所述漂移区可以为N型掺杂，也可以为P型掺杂，本实施例中对此不做限定。本实施例中优选的，所述漂移区为N型轻掺杂。

本实施例中所述半导体衬底优选为硅片，更优选的所述硅片为单晶硅片，且所述掺杂过程优选的形成在[100]晶面的单晶硅片上。

如图3所示，在所述漂移区的一个表面内形成掺杂类型相反的两个集电极203和204；

需要说明的是，该步骤可以先采用蒸发、PVD（Physical Vapor Deposition，物理气相沉积）或CVD（Chemical vapor deposition，化学气相沉积）的方法在第一表面覆盖一层阻挡层物质，也可以涂布一定厚度的光刻胶。然后通过掩膜光刻、离子注入或热扩散等工艺在N-漂移区的背表面上进行局部掺杂，形成并列排布的P型重掺杂区（即P⁺集电极203）和N型重掺杂区（即N⁺集电极204）。

需要说明的是，有的TI-IGBT器件在集电极和漂移区之间还包括缓冲层202，对于没有缓冲层的TI-IGBT器件，可以直接在漂移区上直接加工形成N⁺集电极和P⁺集电极。对于有缓冲层的IGBT器件，在制作N⁺集电极和P⁺集电极之前，还可以先在所述漂移区内形成N⁺缓冲层，所述缓冲层可以通过以下三种方式形成：a)通过离子注入N型杂质，形成N⁺掺杂区，在离子注入后进行热退火；b)通过热扩散引入N型杂质，形成N⁺掺杂区；c)通过双面扩散在硅片的两个表面同时引入N型杂质，在硅片的两个表面均形成N⁺掺杂区，然后在后续减薄需要制作正面结构的表面时，将该面上形成的N⁺掺杂区去掉暴露出漂移区。形成缓冲层后，通过掩膜光刻、离子注入等工艺在所述缓冲层的表面制作背面N⁺集电极和P⁺集电极。

如图4所示，采用键合工艺将形成两个集电极的所述漂移区的表面与支撑片205的一个表面键合形成键合面210。所述键合工艺可以为直接键合工艺、场致键合工艺或低温键合工艺，对于半导体衬底和支撑片均为硅片时，本实施例中优选的所述键合工艺为硅直接键合工艺（Silicon Direct Bonding，简称SDB）。SDB工艺简单，与半导体工艺完全兼容，且两键合片的晶向、电阻率、导电类型、厚度、掺杂浓度等可自由选择。

本实施例中由于在所述形成背面结构的硅片上键合了一个支撑片，由于支撑片的增加，能够增加半导体衬底的厚度，即使在后续将半导体衬底减薄后，需要进行正面结构制作的半导体厚度还能保持较好的机械强度，从而方便半导体正面结构的制作，且在制作过程中，由于支撑片与半导体衬底形成的键合片的硬度和机械强度硅片相当，因此在正面结构的制作过程中，硅片不容易出现翘曲和碎片，从而提高了半导体器件制作过程中的成品率。同样的，在一定程度上能够节约一部分成本。

如图5所示，减薄所述半导体衬底201上与形成两个集电极的表面相对的表面至所述TI-IGBT的耐压厚度；如图6所示，减薄后的半导体衬底为漂移区206，在减薄后的漂移区206表面上制作基区207、发射区208和发射极金属209。

本实施例中所述减薄可以采用抛光工艺或切削工艺形成，本实施例中不做限定。减薄所述半导体衬底201还可以采用刻蚀工艺减薄，该刻蚀工艺主要有湿法刻蚀（如化学刻蚀、电解刻蚀）和干法刻蚀（如等离子体刻蚀、反应离子刻蚀、离子铣刻蚀），可以根据实际情况进行选择，本实施例对此并不限定。

需要说明的是，对于不同的TI-IGBT，其耐压厚度不相同，例如低压TI-IGBT，其耐压厚度较小，通常不足100μm。对于其他半导体器件，其耐压厚度则与其本身的性质有关，因此，本实施例中并不限定所述硅片减薄的程度，可以视具体制作的IGBT而设计。

本实施例中在减薄后的漂移区表面制作形成基区207和位于基区表面内的发射区208，以及覆盖所述发射区208的发射极金属209，由于制作TI-IGBT的正面结构的工艺均为本领域技术人员熟知技术，本实施例中对此不再进行赘述。

如图7所示，去掉所述支撑片，暴露出两个集电极，最终形成具有一定功能的TI-IGBT。所述去掉所述支撑片可以采用与所述减薄过程相同的技术工艺，也可以采用不同于所述减薄过程的技术工艺，本实施例中对所述去掉支撑片的工艺不做限定，优选的，可以先采用机械切割去掉大部分的支撑片后，再采用抛光工艺将剩余的支撑片磨掉。

在形成具有一定功能的TI-IGBT后，还可以包括对所述形成的IGBT进行成品测试，经测试合格后进行封装，最终形成TI-IGBT产品。

需要说明的是，本实施例中在半导体器件的制作过程中采用键合工艺在半导体衬底上键合支撑片，对制作过程中的半导体衬底起到支撑作用，从而降低半导体器件生产过程中，由于需要在超薄片上进行工艺操作造成的翘曲和碎片的概率，提高成品率，并在一定程度上节省半导体器件的制作成本。

另外，需要说明的是，现有技术中TI-IGBT的制作过程中，先制作正面结构，最后形成背面集电极，由于正面结构上已经形成发射极金属，在背面掺杂形成集电极后，退火推进掺杂时，只能采用低温（<500℃）退火，造成背面短路集电极的激活率不足10%。尤其对于TI-IGBT的背面N掺杂区，其表面浓度浓度大于1019/cm3，对于这样高的浓度，常规的低温退火很难实现，所以往往需要激光退火来实现，这也增加了TI-IGBT的制作成本。

而本实施例中提供的TI-IGBT制作方法，由于增加支撑片的设置，所述支撑片能够为制作过程中的半导体衬底提供机械强度，从而无需考虑TI-IGBT的正面结构和背面结构的制作顺序，可以优先形成背面集电极，再制作正面结构，由于背面掺杂经历了正面结构生产工艺过程中的高温过程，所以其掺杂的激活率接近100%，即本实施例提供的TI-IGBT制作方法还可以解决传统工艺生产的TI-IGBT其背面集电极激活率低的问题。

需要说明的是，本实施例的描述及附图是以一种特殊的IGBT——TI-IGBT为例进行说明的。由于TI-IGBT的背面集电区有P型区也有N型区，掺杂图形复杂，形成两个掺杂区的加工难度较大，通常需要超薄片技术及背面光刻等复杂工艺技术，而本实施例提供的TI-IGBT制作方法，集电极图形是在整体工艺的初期进行的，在较厚的衬底上用普通的光刻工艺加工形成，从而降低了集电极图形的加工难度。对于传统IGBT，其背面集电区都是P型区域，采用本实施例提供的IGBT制作方法，也可以降低一定的加工难度，尤其对于耐压层较薄的IGBT，本实施例提供的IGBT制作方法相对于现有技术的制作方法，能够有效降低生产过程中硅片或半导体衬底的破碎率，提高成品率。

本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种半导体器件的制作方法，其特征在于，包括：

提供半导体衬底和支撑片；

在所述半导体衬底的第一表面形成第一表面结构；

采用键合工艺将所述形成有第一表面结构的半导体衬底的第一表面与所述支撑片键合；

减薄所述半导体衬底上与所述第一表面相对的一侧至所述半导体衬底的厚度为所述半导体器件的耐压厚度；

在减薄后的半导体衬底的第二表面上形成第二表面结构；

去掉所述支撑片，暴露出所述第一表面结构；

其中，所述第一表面结构为半导体器件的正面结构或背面结构。

2.根据权利要求1所述的制作方法，其特征在于，所述第一表面结构为所述半导体器件的背面结构，所述第二表面结构为半导体器件的正面结构。

3.根据权利要求2所述的制作方法，其特征在于，所述键合工艺为直接键合工艺、场致键合工艺或低温键合工艺。

4.根据权利要求1所述的制作方法，其特征在于，所述去掉所述支撑片的具体方法为：

采用减薄工艺减薄所述支撑片，通过抛光工艺将减薄后的支撑片磨掉，以暴露出所述第一表面结构。

5.根据权利要求1所述的制作方法，其特征在于，所述半导体衬底的材料为B、Si、Ge、Te、GaAs、InP、SiC、Ge-Si、GaN、金刚石、GaP中的任意一种。

6.根据权利要求5所述的制作方法，其特征在于，所述支撑片的材料与所述半导体衬底的材料相同。

7.根据权利要求6所述的制作方法，其特征在于，所述支撑片为单晶硅片。

8.一种TI-IGBT的制作方法，其特征在于，包括：

提供半导体衬底和支撑片；

对所述半导体衬底的进行掺杂，形成漂移区；

在所述漂移区的一个表面内形成TI-IGBT的第一表面结构；

采用键合工艺将TI-IGBT的第一表面结构与所述支撑片键合；

减薄所述漂移区背离所述第一表面结构的一侧至所述半导体衬底的厚度为所述TI-IGBT的耐压厚度；

在减薄后的漂移区表面内制作第二表面结构；

去掉所述支撑片，暴露出所述第一表面结构；

其中，所述第一表面结构为掺杂类型相反且并列排布的两个集电极，或所述第一表面结构为包括基区和发射区的TI-IGBT正面结构。

9.根据权利要求8所述的TI-IGBT制作方法，其特征在于，当所述第一表面结构为掺杂类型相反且并列排布的两个集电极时，所述在所述漂移区的一个表面内形成IGBT的第一表面结构步骤之前还包括：在所述漂移区需要形成集电极的表面内形成缓冲层。

10.根据权利要求9所述的TI-IGBT制作方法，其特征在于，所述形成缓冲层具体为：

通过双面扩散工艺在所述漂移区的两个表面同时引入杂质，形成缓冲层。

11.根据权利要求8所述的TI-IGBT制作方法，其特征在于，所述半导体衬底和所述支撑片均为单晶硅片。

12.根据权利要求11所述的TI-IGBT制作方法，其特征在于，所述键合工艺为硅直接键合工艺、场致键合工艺或低温键合工艺。