CN209804659U - 一种igbt芯片的产品结构 - Google Patents

Abstract

本实用新型公开了一种IGBT芯片的产品结构，包括：在所述IGBT芯片的正面发射极打线位置的下方，设置有打线区域（4），且所述打线区域（4）处未刻蚀沟槽（6）。本实用新型的方案，可以解决超薄trench FS‑IGBT芯片在封装打线过程中应力集中、芯片容易开裂的问题，实现减小应力和芯片不易开裂的有益效果。

Description

一种IGBT芯片的产品结构

技术领域

本实用新型属于半导体制造技术领域，具体涉及一种IGBT芯片的产品结构，尤其涉及一种高沟槽密度IGBT芯片结构。

背景技术

打线也叫Wire Bonding（压焊，也称为绑定、键合、丝焊）是指使用金属丝（金线、铝线等），利用热压或超声能源，完成微电子器件中固态电路内部互连接线的连接，即芯片与电路或引线框架之间的连接，常见于表面封装工艺。

采用绝缘栅双极性晶体管（IGBT）进行功率变换，能够提高用电效率和质量，具有高效节能和绿色环保的特点，是解决能源短缺问题和降低碳排放的关键支撑技术。随着IGBT芯片设计及制造技术的提高，其中trench FS-IGBT结构实际应用有效降低正向压降和开关损耗，使其在市场占比越来越多。但因其是超薄芯片，在封装时，芯片应力匹配问题和芯片开裂一直是攻克的难点，所以如何改善并解决trench FS-IGBT超薄芯片的封装打线问题，是整个芯片设计及封装领域的研究热点。

实用新型内容

本实用新型的第一目的在于，针对上述缺陷，提供一种IGBT芯片的产品结构，以解决现有技术中超薄trench FS-IGBT芯片在封装打线过程中应力集中的问题，达到减小应力的效果。

本实用新型的第二目的在于，针对上述缺陷，提供一种IGBT芯片的产品结构，以解决现有技术中超薄trench FS-IGBT芯片在封装打线过程中芯片容易开裂的问题，达到芯片不易开裂的效果。

本实用新型提供一种IGBT芯片的产品结构，包括：在所述IGBT芯片的正面发射极打线位置的下方，设置有打线区域，且所述打线区域处未刻蚀沟槽。

本实用新型的方案，通过从沟槽IGBT芯片设计上，将原来芯片打线下方的沟槽调整，正面发射极打线位置下方没有沟槽，可以超薄trench FS-IGBT芯片在封装打线过程中应力集中的问题，减小应力。

进一步，本实用新型的方案，通过仅从设计上改变IGBT结构，对工艺流程无影响，且不需要增加封装上面的额外投入，解决超薄trench FS-IGBT芯片在封装打线过程中芯片容易开裂的问题，使得芯片不易开裂，且成本低。

进一步，本实用新型的方案，通过在IGBT芯片的正面发射极打线位置下方没有沟槽，可以有效解决高沟槽密度、超薄IGBT芯片在实际封装中的打线问题；发射极打线分布在没有刻蚀沟槽的上方，封装打线时元胞区高沟槽密度的应力问题得到有效解决。

由此，本实用新型的方案，通过在沟槽IGBT芯片的设计上，将原来芯片打线下方的沟槽调整，正面发射极打线位置下方没有沟槽，解决现有技术中超薄trench FS-IGBT芯片在封装打线过程中应力集中、芯片容易开裂的问题，从而，克服现有技术中应力集中、芯片容易开裂和成品率低的缺陷，实现减小应力、芯片不容易开裂和成品率高的有益效果。

本实用新型的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本实用新型而了解。

下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。

附图说明

图1为沟槽IGBT结构的剖面结构示意图；

图2为沟槽IGBT结构的俯视结构示意图；

图3为本实用新型的IGBT芯片的产品结构（如高沟槽密度IGBT芯片）的一实施例的剖面结构示意图；

图4为本实用新型的IGBT芯片的产品结构（如高沟槽密度IGBT芯片）的一实施例的俯视结构示意图；

图5为本实用新型的IGBT芯片的产品结构中在硅衬底上制备外延片得到的第一构件的结构示意图；

图6为本实用新型的IGBT芯片的产品结构中在图5所得第一构件上进行耐压环结构、打线区域图形的定义得到的第二构件的结构示意图；

图7为本实用新型的IGBT芯片的产品结构中在图6所得第二构件上生成栅极和发射极得到的第三构件的结构示意图；

图8为本实用新型的IGBT芯片结构中在图7所得第四构件上进行表面沉积和接触孔氧化层刻蚀得到的第四构件的结构示意图；

图9为本实用新型的IGBT芯片的产品结构中在图8所得第五解耦股上进行表面沉积和刻蚀处理得到的第五构件的结构示意图；

图10为本实用新型的IGBT芯片的产品结构中在硅片表面形成P型的P-body层和N型的N+层的结构示意图。

结合附图，本实用新型实施例中附图标记如下：

1-氧化层（或金属隔离层）；2-金属铝；3-键合铝线；4-打线区域；5-耐压环结构；6-沟槽；7-第一外延层（漂移区）；8-第二外延层（缓冲层）；9-硅衬底。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合本实用新型具体实施例及相应的附图对本实用新型技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

根据本实用新型的实施例，提供了一种IGBT芯片的设计结构。该IGBT芯片的设计结构可以包括：在所述IGBT芯片的沟槽设计上，在所述IGBT芯片的正面发射极打线位置的下方不设计沟槽6。

例如：针对超薄trench FS-IGBT芯片在封装打线过程中应力集中的问题。本实用新型的方案，从沟槽IGBT芯片设计上，将原来芯片打线下方的沟槽调整，正面发射极打线位置下方没有沟槽，此方法解决了打线对高密度沟槽IGBT结构造成的应力影响。

例如：针对超薄trench FS-IGBT芯片在封装打线过程中芯片容易开裂的问题。本实用新型的方案，仅从设计上改变IGBT结构，对工艺流程无影响，且不需要增加封装上面的额外投入。

经大量的试验验证，采用本实施例的技术方案，通过从沟槽IGBT芯片设计上，将原来芯片打线下方的沟槽调整，正面发射极打线位置下方没有沟槽，可以超薄trench FS-IGBT芯片在封装打线过程中应力集中的问题，减小应力。

根据本实用新型的实施例，还提供了对应于IGBT芯片的设计结构的一种IGBT芯片的产品结构，如图3所示本实用新型的IGBT芯片的产品结构的一实施例的结构示意图。该IGBT芯片的产品结构可以包括：在所述IGBT芯片的正面发射极打线位置的下方，设置有打线区域4，且所述打线区域4处未刻蚀沟槽6。

在一个可选实施方式中，针对超薄trench FS-IGBT芯片在封装打线过程中应力集中的问题。本实用新型的方案，从沟槽IGBT芯片设计上，将原来芯片打线下方的沟槽调整，正面发射极打线位置下方没有沟槽，背面是集电极，此方法解决了打线对高密度沟槽IGBT结构造成的应力影响。

其中，引出发射极的金属直接覆盖在沟槽上面，可以参见图1所示的例子。

进一步地，针对超薄trench FS-IGBT芯片在封装打线过程中芯片容易开裂的问题。本实用新型的方案，仅从设计上改变IGBT结构，对工艺流程无影响，且不需要增加封装上面的额外投入。

可见，本实用新型的方案，至少可以达到以下有益效果：

（1）有效解决高沟槽密度、超薄IGBT芯片在实际封装中的打线问题。

（2）本实用新型的结构中，发射极打线分布在没有刻蚀沟槽的上方，封装打线时元胞区高沟槽密度的应力问题得到有效解决。

（3）本实用新型的结构中，从芯片工艺上解决封装打线问题，不需要额外增加封装方面投入。

在一个可选具体实施方式中，可以参见图1至图10所示的例子，对本实用新型的方案的具体实现过程进行示例性说明。

目前在行业内使用沟槽IGBT结构的剖面图、平面图结构和芯片打线图如图1和图2所示。

在一个可选具体例子中，本实用新型的高沟槽密度IGBT芯片的结构剖面图如图3所示，俯视图如图4所示。

本实用新型只需要从版图（如生产过程中的光罩掩膜版）上进行调整，不在发射极打线下方刻蚀沟槽，在制作工艺中不需要额外增加任何步骤。同时封装工艺上也不需要进行任何调整。在高沟槽密度的IGBT芯片上，此结构能有效解决封装应力问题。

在一个可选具体例子中，可以参见图5至图10所示的例子，对本实用新型的高沟槽密度IGBT芯片的构造中的主要方法进行示例性说明。

以下为本实用新型所述的IGBT沟槽结构示意图以及制程过程说明。

参见图5至图10所示的例子，本实用新型的高沟槽密度IGBT芯片的构造方法，主要可以包括以下步骤：

第一步：在硅衬底晶圆上制备工艺所需外延片。

具体地，第一步可以包括：在硅衬底晶圆（如硅衬底9）上制备工艺所需外延片（如第一外延层7、第二外延层8等），得到第一构件，如图5所示。

第二步：在硅衬底晶圆上采用刻蚀和推阱工艺，进行耐压环结构、打线区域图形的定义。

具体地，第二步可以包括：在硅衬底晶圆上采用刻蚀和推阱工艺，进行耐压环结构（如耐压环结构5）、打线区域（如打线区域4）图形的定义，得到第二构件，结构图如图6所示。

其中，打线区域4可以利用光罩掩膜版图绘制，可以任何形式绘制，包括但不限于方形、圆形等，打线方式可垂直/平行沟槽、成角度。

第三步：根据工艺流程，采用刻蚀工艺，硅晶圆上刻蚀出沟槽结构，采用化学气相沉积工艺在硅片表面沉积一层多晶硅薄膜，作为IGBT器件的栅极，采用离子注入工艺和热扩散工艺，在硅片表面形成P型的P-body层和N型的N+层，形成IGBT器件的发射极。可以参见图10所示的例子。

具体地，第三步可以包括：根据工艺流程，采用刻蚀工艺，硅晶圆上刻蚀出沟槽（如沟槽6）结构，采用化学气相沉积工艺在硅片表面沉积一层多晶硅薄膜，作为IGBT器件的栅极，采用离子注入工艺和热扩散工艺，在硅片表面形成P型的P-body层和N型的N+层（如图10所示），形成IGBT器件的发射极，制备完成后得到的第三构件的结构图如图7所示。

第四步：采用化学气相沉积工艺在表面沉积一层氧化层，作为电性隔离层，再应用反应等离子刻蚀工艺进行接触孔氧化层刻蚀。

具体地，第四步可以包括：采用化学气相沉积工艺在表面沉积一层氧化层（如氧化层1），作为电性隔离层，再应用反应等离子刻蚀工艺进行接触孔氧化层刻蚀，制备完成后得到的第四构件的结构图如图8所示。

第五步：采用溅射工艺在表面沉积一层厚金属铝，并通过光刻、刻蚀工艺，形成IGBT器件的栅极和发射极引出金属。

具体地，第五步可以包括：采用溅射工艺在表面沉积一层厚金属铝（如金属铝2），并通过光刻、刻蚀工艺，形成IGBT器件的栅极和发射极引出金属（如键合铝线3），制备完成后得到的第五构件的结构图如图9所示。

第六步：其后再根据工艺流程，完成正面保护层制做，再进行背面减薄和标准的FS-IGBT背面工艺。

例如：正面保护层：polymide钝化、SiN钝化、polymide+SiN钝化等；背面减薄：晶圆厚度减薄到70-90um；标准的FS-IGBT背面工艺：背面减薄后离子注入，金属溅射等形成集电极。

其中，所有打线下方没有沟槽的实施方式，都在本实用新型的保护范围中。

由于本实施例的结构所实现的处理及功能基本相应于前述设计方法的实施例、原理和实例，故本实施例的描述中未详尽之处，可以参见前述实施例中的相关说明，在此不做赘述。

经大量的试验验证，采用本实用新型的技术方案，通过仅从设计上改变IGBT结构，对工艺流程无影响，且不需要增加封装上面的额外投入，解决超薄trench FS-IGBT芯片在封装打线过程中芯片容易开裂的问题，使得芯片不易开裂，且成本低。

根据本实用新型的实施例，还提供了对应于IGBT芯片的产品结构的一种IGBT芯片的产品结构的制造方法。该IGBT芯片的产品结构的制造方法可以包括：

步骤1、在硅衬底9上制备外延片，得到第一构件片。

可选地，在步骤1中，所述外延片，可以包括：第一外延层7和第二外延层8。所述第二外延层8位于所述硅衬底9与所述第一外延层7之间。

例如：第一步：在硅衬底晶圆上制备工艺所需外延片。具体地，第一步可以包括：在硅衬底晶圆（如硅衬底9）上制备工艺所需外延片（如第一外延层7、第二外延层8等），得到第一构件，如图5所示。

由此，通过在硅衬底上设置第一外延层和第二外延层形成硅衬底上的外延片，用作IGBT芯片的漂移区和缓冲层，结构简单、且功能多。

步骤2、在所述第一构件中所述外延片的上部（如外延片远离所述硅衬底9的一侧），定义耐压环结构5和打线区域4的图形，得到第二构件。

可选地，在步骤2中，所述耐压环结构5和所述打线区域4，均设置在所述外延片中第一外延层7的上部（如第一外延层7远离所述第二外延层8的一侧）；和/或，所述耐压环结构5呈环形围绕在所述IGBT芯片的中间沟槽区域的外围。例如：耐压环围绕着中间元胞（沟槽）区域，成环形围绕。

例如：第二步：在硅衬底晶圆上采用刻蚀和推阱工艺，进行耐压环结构、打线区域图形的定义。具体地，第二步可以包括：在硅衬底晶圆上采用刻蚀和推阱工艺，进行耐压环结构（如耐压环结构5）、打线区域（如打线区域4）图形的定义，得到第二构件，结构图如图6所示。

由此，通过将耐压环结构和打线区域设置在外延片中第一外延层的上部，和/或将耐压环结构分布在打线区域的两侧，布局合理，且有利于提升封装的便捷性和可靠性。

步骤3、在所述第二构件中所述耐压环结构5和所述打线区域4之间的区域刻蚀沟槽6并形成所述IGBT芯片的栅极和发射极，得到第四构件。

可选地，所述步骤3，具体可以包括：在所述第二构件中所述耐压环结构5和所述打线区域4之间的区域，在向所述硅衬底9延伸的方向上刻蚀出沟槽6，在远离所述硅衬底9的表面采用化学气相沉积工艺形成一层多晶硅薄膜作为所述IGBT芯片的栅极，并在远离所述硅衬底9的表面采用离子注入工艺和热扩散工艺形成P型的P-body层和N型的N+层作为所述IGBT芯片的发射极。

例如：第三步：根据工艺流程，采用刻蚀工艺，硅晶圆上刻蚀出沟槽结构，采用化学气相沉积工艺在硅片表面沉积一层多晶硅薄膜，作为IGBT器件的栅极，采用离子注入工艺和热扩散工艺，在硅片表面形成P型的P-body层和N型的N+层，形成IGBT器件的发射极，可以参见图10所示的例子。具体地，第三步可以包括：根据工艺流程，采用刻蚀工艺，硅晶圆上刻蚀出沟槽（如沟槽6）结构，采用化学气相沉积工艺在硅片表面沉积一层多晶硅薄膜，作为IGBT器件的栅极，采用离子注入工艺和热扩散工艺，在硅片表面形成P型的P-body层和N型的N+层（如图10所示），形成IGBT器件的发射极，制备完成后得到的第三构件的结构图如图7所示。

由此，通过在耐压环结构和打线区域之间的区域刻蚀沟槽并形成栅极和发射极，制备工艺简单、且制备所得构件的可靠性和稳定性都可以得到保证。

步骤4、在所述第四构件的表面沉积出一层氧化层1，再进行接触孔氧化层刻蚀，得到第五构件。

例如：第四步：采用化学气相沉积工艺在表面沉积一层氧化层，作为电性隔离层，再应用反应等离子刻蚀工艺进行接触孔氧化层刻蚀。具体地，第四步可以包括：采用化学气相沉积工艺在表面沉积一层氧化层（如氧化层1），作为电性隔离层，再应用反应等离子刻蚀工艺进行接触孔氧化层刻蚀，制备完成后得到的第四构件的结构图如图8所示。

步骤5、在所述第五构件的表面沉积出一层厚金属铝2，并经光刻形成所述栅极和所述发射极的引出金属（如键合铝线3），得到第六构件。

例如：第五步：采用溅射工艺在表面沉积一层厚金属铝，并通过光刻、刻蚀工艺，形成IGBT器件的栅极和发射极引出金属。具体地，第五步可以包括：采用溅射工艺在表面沉积一层厚金属铝（如金属铝2），并通过光刻、刻蚀工艺，形成IGBT器件的栅极和发射极引出金属（如键合铝线3），制备完成后得到的第五构件的结构图如图9所示。

由此，通过按发射极打线分布在没有刻蚀沟槽的上方的设计结构，制备得到IGBT芯片的产品结构，制备工艺简单、且可靠性高，有利于减小封装过程中应力集中的问题，提高封装的便捷性和安全性。

在一个可选实施方式中，还可以包括：步骤6、对所述第六构件进行正面保护层制做、背面减薄和标准的FS-IGBT背面工艺中的至少一种处理。

由此，通过进行正面保护层制做、背面减薄和标准的FS-IGBT背面工艺等处理，可以提升所得IGBT芯片的产品结构的稳定性和可靠性。

由于本实施例的制造方法所实现的处理及功能基本相应于前述图1至图10所示的IGBT芯片的产品结构的实施例、原理和实例，故本实施例的描述中未详尽之处，可以参见前述实施例中的相关说明，在此不做赘述。

经大量的试验验证，采用本实用新型的技术方案，通过在IGBT芯片的正面发射极打线位置下方没有沟槽，可以有效解决高沟槽密度、超薄IGBT芯片在实际封装中的打线问题；发射极打线分布在没有刻蚀沟槽的上方，封装打线时元胞区高沟槽密度的应力问题得到有效解决。

综上，本领域技术人员容易理解的是，在不冲突的前提下，上述各有利方式可以自由地组合、叠加。

以上实施例仅用以说明本实用新型的技术方案，而非对本实用新型保护范围的限制，尽管参照较佳实施例对本实用新型作了详细地说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的实质和范围。

也就是说，以上所述仅为本实用新型的实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的权利要求范围之内。

Claims (1)

1.一种IGBT芯片的产品结构，其特征在于，包括：

在所述IGBT芯片的正面发射极打线位置的下方，设置有打线区域（4），且所述打线区域（4）处未刻蚀沟槽（6）。