CN103534809B - 半导体器件及半导体器件的制造方法 - Google Patents

半导体器件及半导体器件的制造方法 Download PDF

Info

Publication number
CN103534809B
CN103534809B CN201280023679.5A CN201280023679A CN103534809B CN 103534809 B CN103534809 B CN 103534809B CN 201280023679 A CN201280023679 A CN 201280023679A CN 103534809 B CN103534809 B CN 103534809B
Authority
CN
China
Prior art keywords
field plate
protection ring
breakdown voltage
polycrystalline silicon
silicon bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280023679.5A
Other languages
English (en)
Other versions
CN103534809A (zh
Inventor
阿部和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN103534809A publication Critical patent/CN103534809A/zh
Application granted granted Critical
Publication of CN103534809B publication Critical patent/CN103534809B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

击穿电压结构部（3）包括具有环形多晶硅场板（7）和金属场板（9b）的双重结构的场板。此外，在击穿电压结构部（3）中，多个环形保护环（4b）设置在半导体衬底（1）的前表面的表面层中。多晶硅场板（7）分开配置在保护环（4b）的内周侧以及外周侧。将内周侧和外周侧的多晶硅场板（7）相连接的多晶硅桥（8）以预定间隔设置在多个保护环（4b）中的至少一个保护环（4b），从而配置在保护环（4b）的整个圆周上。金属场板（9b）设置在击穿电压结构部（3）的角隅部（3‑2）中的保护环（4b）和击穿电压结构部（3）的直线部（3‑1）中的至少一个保护环（4b）上。

Description

半导体器件及半导体器件的制造方法
技术领域
本发明涉及例如在功率转换装置中使用的高击穿电压功率半导体器件以及半导体器件的制造方法。
发明背景
在相关领域中，已知功率半导体器件包括主电流流过的元件有源部、以及减小元件有源部周围的电场以保持击穿电压的区域(例如，参照以下专利文献2(图1和图5-1))。接着，对以下专利文献2所公开的功率半导体器件进行描述。图6是示出根据相关技术的半导体器件的结构的图。图6(a)是示出以下专利文献2中公开的根据相关技术的半导体器件的俯视图。图6所示的根据相关技术的半导体器件包括：元件有源部2，该元件有源部2设置在半导体衬底1的中央，且该元件有源部2中有主电流流过；以及击穿电压结构部3，该击穿电压结构部3设置在元件有源部2的周围并包围元件有源部2。
在图6(a)中，击穿电压结构部3的直线部分由附图标记3-1来表示，以曲线形状来连接直线部分3-1的角隅部由附图标记3-2来表示。在图6(a)中未示出表示元件有源部2和击穿电压结构部3的各部分中所形成的实际结构的具体的平面图案。图6(b)是示出沿着图6(a)的线A-A的击穿电压结构部3的截面图。图6(c)是示出由图6(b)中虚线所示矩形框(下面，称作虚线框)所包围的击穿电压结构部3的一部分的放大截面图。
根据图6所示的相关技术的半导体器件的击穿电压结构部3中，在截止状态下，n型半导体衬底1的前表面至少被绝缘膜5所覆盖，以便可靠地保持施加在n型半导体衬底1的上部电极与下部电极(上部电极是金属电极9a，下部电极未示出)之间的截止电压。上述绝缘膜5通常是氧化膜。例如，可形成氮化硅(SiN)类绝缘膜作为绝缘膜5。此外，在多数情况下，击穿电压结构部3不仅仅被绝缘膜5所覆盖，还设置有诸如保护环4b或场板7、9b等的电场减小结构，以便提高击穿电压。附图标记11表示氧化膜。
场板9b具有以下功能：利用上述电场减小功能来提高击穿电压的功能；以及屏蔽(阻断)从外部环境进入到击穿电压结构部3中的绝缘膜5的前表面附近的外部电荷，从而保持长期击穿电压可靠性的功能(也称为耐电荷或感生电荷屏蔽功能)。在一些情况下，若外部电荷(未示出)到达并附着于绝缘膜5的表面，则在施加截止电压时，绝缘膜5中所感生的电荷极性会影响紧贴于绝缘膜5下方的n型半导体衬底1的前表面附近的电场强度分布，且击穿电压可靠性恶化，因此不理想。
此外，在形成金属电极9a的同时形成场板9b以便提高制造工艺的效率，其中该金属电极9a与元件有源部2的前表面上的p型阱区4a的表面相接触。因此，通常来说，场板9b和金属电极9a使用相同种类的金属膜来形成。对于上述的耐电荷性，由金属膜所构成的厚场板9b具有如下特征，其阻碍外部电荷的效应的性能比由多晶硅膜所构成的薄场板7要好。作为包括金属电极9a和场板9b的金属膜，例如，添加有极其少量的硅(Si)的铝合金(Al-Si合金)膜通过溅射法形成在n型半导体衬底1的前表面上。
特别在功率半导体器件中，包括金属电极9a和场板(以下，称作金属场板)9b的金属膜形成为约3μm至5μm的相对较厚的厚度。因此，使用光刻工艺并通过湿法蚀刻而非干法蚀刻，将金属电极9a和金属场板9b处理成期望的电极图案或者期望的场板图案。然而，诸如相对较厚的Al-Si合金膜的金属膜通过湿法蚀刻来进行图案化，因此，蚀刻量的偏差、如金属膜的侧蚀刻宽度中的偏差等有可能增大。其结果是，初始击穿电压的偏差有可能增大。
为了减小击穿电压的偏差，需要预估蚀刻量偏差的大小，如侧蚀刻宽度偏差等的大小，并且将击穿电压结构部3设计成击穿电压结构部3的宽度(从与元件有源部2的边界到n型半导体衬底1的端部的方向上的击穿电压结构部3的宽度)较大。然而，当击穿电压结构部3的宽度增大时，芯片尺寸增大，这对于成本降低而言并不理想。
例如，将导电性多晶硅膜或半绝缘薄膜用作场板7。场板7比相对较厚的金属场板9b要薄，且可通过干法蚀刻进行图案化。因此，场板7的图案化精度比金属场板9b要高。
由于击穿电压结构部3的电场减小效果得到增强从而会增大击穿电压，因此，需要增大击穿电压结构部3的宽度。然而，在这种情况下，如上所述，击穿电压结构部3的宽度增大会导致芯片尺寸的增大。此外，当击穿电压结构部3的宽度增大时，击穿电压结构部3在半导体器件上所占据的面积增大，且元件有源部2的面积相对减小。因此，优选为，击穿电压结构部3的宽度较小。
在根据图6所示的相关技术的击穿电压结构部3中，场板具有金属膜和多晶硅膜的双重结构，以便改善金属场板9b的图案化精度。具有双重结构的场板包括作为下层的由多晶硅膜所构成的场板(以下，称作多晶硅场板)7、以及作为上层的金属场板9b。
作为下层的多晶硅场板7的宽度实质上等于作为上层的金属场板9b的宽度。通过这样，可同时改善电场减小效果以及耐电荷性，并使击穿电压结构部3的宽度增大最小化。此外，由于将多晶硅膜用作具有双重结构的场板的下层，与场板仅包括金属场板9b的情况相比，可减小初始击穿电压的偏差。
当形成具有上述双重结构的场板时，各场板和各保护环需要具有相同电位以使电场减小功能生效。为了实现上述结构，在保护环表面的绝缘膜上设置开口部，且场板通过开口部与保护环相接触。在这种情况下，为了同时兼顾使用蚀刻的绝缘膜的图案化精度和对准精度并形成低电阻接触部，与不设置接触部的情况相比，需要增大保护环的宽度。
为了满足这一要求，以下专利文献2公开了如下结构：设置在绝缘膜5中的接触部仅配置在击穿电压结构部3的4个角隅部3-2中的p型保护环4b上，且未配置在击穿电压结构部3的直线部3-1中，使得保护环的宽度无需增大。其结果是，在以下专利文献2中，击穿电压结构部3的宽度实际上未发生改变，并且得到了初始击穿电压的偏差较小的半导体器件。
作为对初始击穿电压的偏差产生影响的另一因素，存在保护环与场板之间未对准的情况。通常，通过使用光刻法在氧化膜中形成开口、并使用氧化膜作为掩模将p型杂质离子(例如，硼(B)离子)注入到n型半导体衬底，来形成保护环的p型层。在场板中，使用与用于形成保护环的掩模不同的掩模来将金属场板或者多晶硅场板进行图案化。
这样，由于使用不同掩模来形成保护环和场板，在使用各掩模的光刻工艺(具体而言，曝光)中，保护环的图案化与场板的图案化之间不可避免地产生未对准。该未对准(对准精度)是保护环与场板之间的相对位置偏离，会导致电场强度分布的偏差。其结果是，会产生击穿电压的偏差。
作为减小由未对准造成的击穿电压偏差的方法，提出了如下方法：形成使用多晶硅场板作为掩模的自对准保护环，而非使用通过光刻法进行图案化的氧化膜作为掩模，以便省略对准工艺，从而减小击穿电压偏差(例如，参照以下专利文献3(图3和第[0007]、[0009]段))。在以下专利文献3中，由于未执行用于形成保护环的对准，对准工艺的次数减少一次，且未对准得以降低。
对于击穿电压结构部的场板技术，为了在不增大击穿电压结构部在半导体器件中所占据的面积的情况下得到稳定的高击穿电压特性，提出了如下技术：在多个环形保护环上交替配置使用由导电膜所构成的场板以及由半绝缘膜所构成的场板(例如，参照以下专利文献1(图1和第[0026]段))。
现有技术文献
专利文献
专利文献1：日本专利No.3591301
专利文献2：JP2008-193043A
专利文献3：JP8-250512A
发明内容
技术问题
然而，在上述专利文献2中，仅在击穿电压结构部的4个角隅部中形成场板与保护环表面之间的接触部的多次对准工艺会导致对准精度下降。因此，因对准精度下降而发生的初始击穿电压偏差的问题未得到解决。例如，由图6(c)所示的击穿电压结构部3中的场板7和9b得到的电场减小效果根据场板7和9b从保护环4b的端部所突出的距离(在左右方向上离开保护环4b的端部的距离)而变化。
在具有双重结构的场板的情况下，靠近n型半导体衬底1的前表面的多晶硅场板7的突出距离特别重要。多晶硅场板7的突出距离X是从作为场氧化膜的绝缘膜5中的开口部侧壁的位置、到在绝缘膜5上延伸的多晶硅场板7的端部的位置的距离。绝缘膜5中的开口部的侧壁位置和多晶硅场板7的端部位置受形成绝缘膜5的开口部和多晶硅场板7时对准精度的影响而发生变化。
由未对准大小来表达对准精度时，设绝缘膜5中开口部侧壁的位置偏离为±a，设多晶硅场板7端部的位置偏离为±b，则多晶硅场板7的突出距离X的偏差为X±(a+b)。减小电场的能力根据多晶硅场板7的突出距离X的偏差X±(a+b)而变化。因此，由于减小电场的能力的偏差而产生初始击穿电压的偏差。例如，在车载功率半导体器件领域中，要求初始击穿电压偏差比通常的要小。因此，击穿电压偏差很重要。可筛选出击穿电压偏差较大的装置。然而，这种情况下，成本将增加。
在上述专利文献3中，对多晶硅场板的开口部执行离子注入以形成自对准保护环时，不易形成保护环表面与多晶硅场板之间的接触(导电性接触)部。此外，即使在多晶硅场板上方形成例如由铝(Al)制成的金属场板且金属场板与多晶硅场板之间插入有层间绝缘膜时，也不易去除接触部中所埋入的层间绝缘膜。因此，难以使场板与保护环的表面相接触。
在上述专利文献2所公开的击穿电压结构部3中，多晶硅场板7及保护环4b仅在击穿电压结构部3的4个角隅部3-2的一个或两个点上与金属场板9b进行电接触从而具有相同电位。此外，即使多晶硅场板7的薄膜电阻充分减小直至数十欧姆/平方(Ω/口)时，该电阻也比金属场板9b的要高。因此，例如，当芯片尺寸增大以使流入到元件的电流增加、且击穿电压结构部3的直线部3-1的长度增大以便响应于芯片尺寸的增大时，所施加的外部电荷对击穿电压结构部3产生较大的不利影响。
具体而言，在相同保护环4b中，由于所施加的外部电荷，在击穿电压结构部3的角隅部3-2中的接触部、与击穿电压结构部3的直线部3-1中的保护环4b或者配置于保护环4b上的多晶硅场板7的中部附近之间会产生电位差。其结果是，电场强度分布的平衡被打破且击穿电压减小。换言之，元件有源部2中的p型阱区4a的外周端部以及击穿电压结构部3中的多个保护环4b的端部处的电场峰值中，只有给定保护环4b的电场强度会因所施加的外部电荷引起产生电位差而异常增大。因此，即使在低操作电压下，也仅在一个点上发生局部雪崩击穿，且击穿电压集中。其结果是，击穿电压可能减小。换言之，存在的问题有：因局部雪崩击穿，击穿电压的分布变得不平衡。
例如，即使在强外部电荷被施加到击穿电压结构部3时，通过具有双重结构的场板，也可以在某种程度上得到将外部电荷固定到与场板相同的电位的效果。然而，如上所述，具有双重结构的场板仅在击穿电压结构部3的4个角隅部3-2中所设的接触部的一个或两个点上与保护环进行电连接。此外，多晶硅场板7和保护环4b的薄膜电阻比金属场板9b要大。
因此，在相同的保护环4b中，在击穿电压结构部3的4个角隅部3-2中的接触部、与击穿电压结构部3的直线部3-1中的保护环4b或者配置在保护环4b上的多晶硅场板7的中部附近之间，电位未充分固定。其结果是，在两个点之间产生电位差，且电场强度分布的平衡有可能被破坏。优选为，防止因诸如多晶硅场板7和保护环4b等电阻组件而产生电位差。
为了解决相关技术中的上述问题，本发明的目的在于提供一种半导体器件及半导体器件的制造方法，能减小初始击穿电压的偏差，由外部电荷产生不利影响的可能性更小，且具有长期击穿电压可靠性。
解决技术问题的技术方案
为了解决上述问题并实现本发明的目的，根据本发明的半导体器件具有以下特征。将主电流流过的元件有源部设置在矩形的第一导电型半导体衬底中。设置击穿电压结构部，该击穿电压结构部包括直线部和以曲线形状来连接所述直线部的角隅部，且该击穿电压结构部包围所述元件有源部。将第二导电型保护环设置在所述第一导电型半导体衬底的表面层中，该第二导电型保护环从所述击穿电压结构部的所述直线部延伸到所述角隅部。环形多晶硅场板隔着绝缘膜而设置在所述保护环的表面的上方。所述环形多晶硅场板分开配置在所述保护环的内周侧以及外周侧。将多个多晶硅桥设置在所述内周侧的多晶硅场板与所述外周侧的多晶硅场板之间的所述绝缘膜上，该多晶硅桥以预定间隔将所述多晶硅场板相连接。将层间绝缘膜设置在所述绝缘膜、所述多晶硅场板、所述多晶硅桥以及所述保护环的表面上。在所述层间绝缘膜中设置接触孔，使得所述多晶硅桥和所述保护环选择性露出。设置金属场板，该金属场板通过所述接触孔与所述多晶硅桥及所述保护环相接触，且将所述多晶硅桥与所述保护环的表面进行电连接。所述金属场板设置在所述击穿电压结构部的所述角隅部中的所述保护环上、以及所述击穿电压结构部的所述直线部中的至少一个所述保护环上。
根据本发明的半导体器件中，所述保护环可配置成环形，且所述金属场板可设置在至少一个所述保护环的整个圆周上。
根据本发明的半导体器件中，所述多晶硅桥的宽度小于所述保护环的扩散深度的2倍。
根据本发明的半导体器件中，所述多晶硅桥的宽度小于所述保护环的扩散深度的0.8倍。
根据本发明的半导体器件中，在配置于所述击穿电压结构部的所述角隅部和所述直线部的部分上具有金属场板的保护环、以及仅在配置于所述角隅部的部分上具有金属场板的保护环在从元件有源部到第一导电型半导体衬底的外周部的方向上交替配置。
为了解决上述问题且实现本发明的目的，提供一种半导体器件的制造方法，所述半导体器件包括：元件有源部，该元件有源部设置在矩形的第一导电型半导体衬底中，且其中流过主电流；击穿电压结构部，该击穿电压结构部包括直线部和连接所述直线部的呈曲线形状的角隅部，且该击穿电压结构部包围所述元件有源部；第二导电型保护环，该第二导电型保护环设置在第一导电型半导体衬底的表面层中，以便从所述击穿电压结构部的所述直线部延伸到所述角隅部；环形多晶硅场板，该环形多晶硅场板隔着绝缘膜设置在所述保护环的表面的上方，且分开配置在所述保护环的内周侧和外周侧上；多个多晶硅桥，该多个多晶硅桥设置在所述内周侧的多晶硅场板与所述外周侧的多晶硅场板之间的所述绝缘膜上，该多晶硅桥以预定间隔将所述多晶硅场板相连接；层间绝缘膜，该层间绝缘膜设置在所述绝缘膜、所述多晶硅场板、所述多晶硅桥以及所述保护环的表面上；接触孔，该接触孔设置在所述层间绝缘膜中，使得所述多晶硅桥和所述保护环选择性露出；以及金属场板，该金属场板通过接触孔与多晶硅桥及保护环相接触且将多晶硅桥与保护环的表面进行电连接，所述金属场板设置在所述击穿电压结构部的所述角隅部中的所述保护环上、以及所述击穿电压结构部的所述直线部中的至少一个所述保护环上。该方法具有以下特征。首先，在所述第一导电型半导体衬底的表面上形成包围所述元件有源部的多个所述环形多晶硅场板。之后，使用所述多晶硅场板作为掩模，将第二导电型杂质注入到第一导电型半导体衬底的在所述多晶硅场板之间露出的部分中，以形成所述保护环。
根据本发明，由于使用多晶硅场板作为掩模来执行用于形成自对准保护环的离子注入，因此，可不执行用于形成保护环的对准工艺。因此，多晶硅场板的突出距离的偏差可能仅仅是将多晶硅场板进行图案化时的蚀刻的偏差。这样，可降低未对准，防止保护环与场板之间的相对位置偏离。
根据本发明，通过金属场板、多晶硅桥将多晶硅场板和保护环的电位充分固定，且多晶硅场板以及保护环也具有相同电位。这样，在相同的保护环中，击穿电压结构部的角隅部中的接触部、与击穿电压结构部的直线部中的保护环或者设置在保护环上的多晶硅场板的中部附近之间的电位被固定，它们之间几乎不存在电位差。因此，能获得稳定地减小电场的能力。
根据本发明，多晶硅场板和保护环的电位充分固定，且多晶硅场板和保护环具有相同电位。因此，即使外部电荷施加到击穿电压结构部，也能防止在相同保护环上、在击穿电压结构部的角隅部中的接触部与击穿电压结构部的直线部中的保护环或者设置在保护环上的多晶硅场板的中部附近之间产生电位差。这样，可防止发生局部雪崩击穿，从而防止击穿电压下降。
本发明的有益效果
根据本发明的半导体器件及半导体器件的制造方法，可减小初始击穿电压的偏差。此外，根据本发明的半导体器件及半导体器件的制造方法，可提供不易受到外部电荷的不利影响且具有较高的长期击穿电压可靠性的半导体器件。
附图说明
图1是示出根据本发明的实施方式的半导体器件的结构的俯视图；
图2是详细示出图1所示的半导体器件的主要部分的图；
图3是详细示出图1所示的半导体器件的主要部分的截面图；
图4是详细示出图1所示的半导体器件的主要部分的截面图；
图5是示出制造过程中的、根据本发明的实施方式的半导体器件、以及根据相关技术的半导体器件的主要部分的状态的截面图；
图6是示出根据相关技术的半导体器件的结构的图；
图7是示出根据本发明的实施方式的半导体器件的击穿电压的特性图。
具体实施方式
在下文中，将参照附图详细描述根据本发明示例性实施方式的半导体器件及半导体器件的制造方法。本发明不限于以下实施方式。在以下描述中，第一导电型是n型，第二导电型是p型。但是，n型和p型也可以反转。在各个实施方式和附图的以下描述中，相同的组件由相同的附图标记表示，并且其描述将不再重复。
(实施方式)
将参考图1至图4来描述根据本发明的实施方式的半导体器件。图1是示出根据本发明的实施方式的半导体器件的结构的俯视图。图2是详细示出图1所示半导体器件的主要部分的图。图3和图4是详细示出图1所示的半导体器件的主要部分的截面图。如图1(b)的俯视图所示，根据本发明的一个实施方式的半导体器件包括：元件有源部2，该元件有源部2设置于在俯视下具有矩形形状的半导体衬底1的中央，且其中有主电流流过；以及击穿电压结构部3，该击穿电压结构部3包围元件有源部2的外周。在图1(b)中，未示出元件有源部2和击穿电压结构部3的具体内部结构和平面图案，以便使元件有源部2与击穿电压结构部3彼此间的配置清楚。
击穿电压结构部3包括：4个直线部3-1，该4个直线部3-1沿着n型半导体衬底1的4个边设置；以及角隅部3-2，该角隅部3-2呈曲线形状，在半导体衬底1的4个角隅处将直线部3-1相连接。在根据本发明的半导体器件中，由于击穿电压结构部3是主要结构，因此不提供元件有源部2的具体描述。例如，可在元件有源部2中形成诸如MOS(金属-氧化膜-半导体)绝缘栅半导体器件或二极管等的已知元件结构。图1(a)是示出击穿电压结构部3中的以虚线圆圈Z表示的角隅部3-2附近的具体平面图案的放大俯视图。在图1(a)中，未示出金属场板9b，以便使击穿电压结构部3的平面图案清楚。
如图1(a)所示，在击穿电压结构部3中，在图1(a)所示图案下方的半导体衬底1的表面层中设置有6个p型保护环4b。在图1(a)中，由粗线表示的平面图案是保护环4b的表面与金属场板9b之间的接触部10，所述金属场板9b未在图1中示出。在各保护环4b上设置有环形多晶硅场板7，且在环形多晶硅场板7与保护环4b之间插入有绝缘膜(氧化膜)5，使得多晶硅场板7分开配置在保护环4b的内周侧和外周侧上。在击穿电压结构部3的角隅部3-2中，在各保护环4b上形成有以阶梯形状将多晶硅场板7进行连接的多晶硅桥8。
金属场板9b在接触部10中通过多晶硅桥8与多晶硅场板7相接触。金属场板9b在接触部10中与保护环4b相接触。因此，多晶硅场板7与保护环4b通过金属场板9b彼此电连接，且具有相同电位。在图1(a)中，表示接触部10的粗线以连续的线来示出。表示接触部10的粗线未切断多晶硅桥8，而是示出了在层间绝缘膜6和绝缘膜5中形成的开口部，所述层间绝缘膜6和绝缘膜5形成在多晶硅场板7与金属场板9b之间。保护环4b的表面和多晶硅桥8从接触部10露出。
下面对保护环4b与金属场板9b之间的接触部、以及多晶硅桥8与金属场板9b之间的接触部的截面结构进行描述。图2(a)是示出图1(a)所示虚线框G的放大俯视图，图2(b)是沿着图2(a)的线B-B所取的截面图。图3(a)是沿图2(a)的线D-D所取的截面图。图3(b)是沿图2(a)的线C-C所取的截面图。在图2(a)中，未示出金属场板9b，以便使多晶硅场板7和多晶硅桥8的平面图案清楚。
金属场板9b在接触部10中与保护环4b的表面相接触(图2(b))，并且还与多晶硅桥8的表面相接触(图3(a)和图3(b))。此外，多晶硅场板7通过多晶硅桥8彼此相连接，所述多晶硅场板7分开配置在内周侧和外周侧，其中在内周侧与外周侧之间插入有保护环4b，制作所述多晶硅桥8的材料与形成多晶硅场板7的材料相同。因此，保护环4b具有与多晶硅场板7、金属场板9b相同的电位。
如图2(b)所示，例如在形成设置在元件有源部2中的MOS半导体器件的p基区(未示出)的同时，通过使用多晶硅场板7作为掩模，并将离子注入到多晶硅场板7的开口部，来形成保护环4b。在图2(b)中，由点划线12来表示多晶硅场板7的开口部的位置。在用于形成保护环4b的离子注入工艺之前，在元件有源部2中形成栅极氧化膜和多晶硅栅极电极(未示出)的同时，形成多晶硅场板7和多晶硅桥8，使得它们的端部位置如点划线12和13所示那样。
如上所述，使用多晶硅场板7作为掩模来形成保护环4b，之后，在多晶硅场板7上形成例如由Al-Si合金制作的金属场板9b，在多晶硅场板7与金属场板9b之间插入有层间绝缘膜6。然后，金属场板9b通过开口部(接触部10)与保护环4b相接触，该开口部预先设置在层间绝缘膜6中。
对于形成保护环4b、多晶硅场板7以及金属场板9b时成为相关技术的问题的未对准，当多晶硅场板7的图案化中产生的蚀刻偏差为±b时，点划线12与点划线13之间的多晶硅场板7的突出距离X的偏差是X±b。由于对准工艺的次数比相关技术少一次，因此，多晶硅场板7的突出距离X的偏差X±b小于根据图6(c)所示的相关技术的多晶硅场板7的突出距离X的偏差X±(a+b)，且未对准仅为±b。通常，多晶硅场板7的厚度小于作为场氧化膜的绝缘膜5的厚度。当多晶硅场板7的厚度较小时，蚀刻偏差减小。因此，根据本发明的实施方式的多晶硅场板7的突出距离X的偏差X±b小于根据相关技术的突出距离X的偏差X±(a+b)。
如图2(a)所示，在沿着线D-D所取的截面中，根据本发明的保护环4b在两个点上横穿多晶硅桥8。图3(a)示出两个点处的多晶硅桥8的截面结构。如上所述，根据本发明的击穿电压结构部3中，使用多晶硅场板7作为掩模来形成保护环4b。因此，用于形成保护环4b的p型杂质离子未注入到多晶硅桥8的正下方。进行离子注入的同时执行热扩散，使得保护环4b在多晶硅桥8的正下方环形连接。
当保护环4b未在多晶硅桥8的正下方形成且不连续时，击穿电压有可能降低。因此，优选多晶硅桥8的宽度(线D-D方向上的宽度)L较小使得保护环4b在多晶硅桥8的正下方通过热扩散而连接。在形成保护环4b时与离子注入一并执行热扩散，以便在在深度方向上自半导体衬底1的前表面达到扩散深度Xj，且还在与半导体衬底1的主表面平行的方向上执行热扩散。因此，在与半导体衬底1的主表面平行的方向上，当多晶硅桥8的宽度L小于为形成保护环4b而实施的p型杂质的扩散宽度时，保护环4b可通过自多晶硅桥8的双侧的热扩散而进行连接。
如图7所示，其验证了多晶硅桥8的宽度L与保护环4b的扩散深度Xj之比(以下称作多晶硅桥8的宽度L/保护环4b的扩散深度Xj)、和击穿电压之间的关系。图7是示出根据本发明的实施方式的半导体器件的击穿电压的特性图。在图7中，横轴是多晶硅桥8的宽度L/保护环4b的扩散深度Xj。纵轴是所测量击穿电压BVdss相对于基准击穿电压(100%)的百分比，其中基准击穿电压(100%)是未设置多晶硅桥8时的击穿电压(保护环完全连续时的击穿电压)。
图7所示结果证明了当多晶硅桥8的宽度L/保护环4b的扩散深度Xj大于0.8时，击穿电压降低。因此，优选为多晶硅桥8的宽度小于保护环4b的扩散深度的0.8倍。例如，当保护环4b的扩散深度为3μm时，多晶硅桥8的宽度优选为小于2.4μm。然而，即使多晶硅桥8的宽度为6μm而成为保护环4b的扩散深度的2倍时，也能获得大于等于基准击穿电压的97%的击穿电压。因此，即使多晶硅桥8的宽度L/保护环4b的扩散深度Xj大于0.8时，击穿电压也不会立即降低。
如沿着线C-C所取的截面图即图3(b)所示，在保护环4b的上方隔着绝缘膜5而设置有多晶硅桥8。多晶硅桥8将设置在保护环4b的两端上的多晶硅场板7进行连接。此外，多晶硅桥8从接触部10露出。金属场板9b在接触部10中与多晶硅桥8的表面相接触，且与多晶硅场板7电连接。由于金属场板9b与保护环4b的表面相接触且与保护环4b电连接，因此，金属场板9b同时与保护环4b及多晶硅场板7电连接，且保护环4b和多晶硅场板7具有相同电位。
在击穿电压结构部3中，在击穿电压结构部3的角隅部3-2和直线部3-1中形成多个多晶硅桥8。由于形成有多个多晶硅桥8，因此，在内周侧及外周侧所设置的多晶硅场板7之间的电连接变得稳定。可形成2个或更多的多晶硅桥8。例如，将多晶硅桥8的数量设置成能确保金属场板9b与接触部10之间的紧密接触的充分面积的值。例如，当形成有2个或更多的多晶硅桥8时，多晶硅桥8之间的间隔优选大于等于10μm。
当在击穿电压结构部的角隅部3-2中的保护环4b与击穿电压结构部的直线部3-1中的至少一个保护环4b之间形成金属场板9b时，能得到上述效果，其中，所述金属场板9b与多晶硅桥8及保护环4b的表面电接触。为了进一步改进效果，优选在至少一个保护环4b的整个圆周上形成金属场板9b。
下面参考图4来描述保护环4b的配置。在图4(a)和4(b)中，图的左侧是击穿电压结构部3的内周侧，而图的右侧是击穿电压结构部3的外周侧。图4(a)是沿着图1(a)的线E-E所取的截面图，是示出击穿电压结构部3的角隅部3-2的截面图。图4(b)是沿着图1(a)的线F-F所取的截面图，是示出击穿电压结构部3的直线部3-1的截面图。对图4(a)所示的击穿电压结构部3的角隅部3-2中的金属场板9b的配置以及图4(b)所示的击穿电压结构部3的直线部3-1中的金属场板9b的配置进行比较。
如图4(a)所示，在击穿电压结构部3的角隅部3-2中，在所有的保护环4b上都形成有金属场板9b且金属场板9b与各保护环4b相接触。如图4(b)所示，在击穿电压结构部3的直线部3-1中，一个隔一个地(交替地)在保护环4b上形成金属场板9b，且不与金属场板9b相接触的保护环4b的宽度(线F-F方向上的宽度)小于与金属场板9b相接触的保护环4b的宽度。其结果是，对于击穿电压结构部3的整体宽度而言，击穿电压结构部3的直线部3-1的宽度能小于击穿电压结构部3的角隅部3-2的宽度。
本发明的特征在于，在击穿电压结构部3的角隅部3-2中的保护环4b、以及击穿电压结构部3的直线部3-1中的保护环4b上，都设置有多个多晶硅桥8。因此，击穿电压结构部3的直线部3-1中的保护环4b和多晶硅场板7通过金属场板9b彼此连接，从而具有相同电位。根据该特性，在保护环4b中，在击穿电压结构部3的角隅部3-2中的接触部10、与击穿电压结构部3的直线部3-1中的保护环4b或者配置在保护环4b上的多晶硅场板7的中部附近之间，几乎不存在电位差。
即使在击穿电压结构部3的表面上存在外部电荷，也能防止电位差的产生，且能保持电场强度分布的平衡。因此，能防止局部雪崩击穿的发生。其结果是，能防止击穿电压的降低，且能得到较高的长期可靠性。具体地，当芯片尺寸增大以便增加流过元件的电流量、且击穿电压结构部3的直线部3-1的长度增大以便响应于芯片尺寸的增大时，或者当击穿电压结构部3的面积增大以便改善对于额定电压(例如，600V至1700V、3300V、4500V、或6500V)的耐电压性时，其效果显著。
接着，与根据相关技术的制造方法相比较，来描述根据本发明的实施方式的半导体器件的制造方法。图5是示出制造过程中的、根据本发明的实施方式的半导体器件、以及根据相关技术的半导体器件的主要部分的状态的截面图。图5(a)至5(c)是示出根据相关技术的半导体器件的制造方法中的保护环附近的主要部分的截面图。图5(d)至5(f)是示出根据本发明的实施方式的半导体器件的保护环4b附近的主要部分的截面图，以清楚表示与根据相关技术的制造方法的不同之处。因此，以半导体器件的制造方法中的击穿电压结构部3为中心来进行描述。此外，对在元件有源部2中形成MOS半导体器件的示例进行描述。
首先，通过热氧化在n型半导体衬底1的前表面上形成氧化膜即绝缘膜5。根据相关技术的半导体器件的制造方法中，图案化并蚀刻厚绝缘膜5以便将其保留在击穿电压结构部3中，通过已知光刻工艺在将成为p型保护环4b的区域上的绝缘膜5中形成开口部，且通过离子注入在绝缘膜5的开口部中形成保护环4b(图5(a))。与之相对，在根据本发明的实施方式的半导体器件的制造方法中，仅形成绝缘膜5及其开口部。在该阶段中，尚未形成保护环4b(图5(d))。
然后，在根据相关技术的半导体器件的制造方法中，形成元件有源部2的栅极氧化膜并使栅极多晶硅层生长。之后，在栅极多晶硅层上进行图案化和干法蚀刻以形成元件有源部2的栅极电极(未示出)，并如图5(b)所示，同时形成击穿电压结构部3的多晶硅场板7。与之相对，在根据本发明的实施方式的半导体器件的制造方法中，如图5(e)所示，在为多晶硅场板7所沉积的多晶硅层中形成用于形成保护环4b的开口部，且使用多晶硅层作为掩模将如硼离子的p型杂质离子注入到半导体衬底1中以形成保护环4b。可用与形成多晶硅场板7相同的材料、在形成多晶硅场板7的同时，形成多晶硅桥8，这未在图中示出。
然后，在根据相关技术的半导体器件的制造方法中，如图5(c)所示，通过CVD(化学气相沉积)法形成层间绝缘膜6。然后，例如由Al-Si合金制作的金属模例如通过溅射法沉积在层间绝缘膜6上，以形成金属场板9b。然后，例如，形成元件有源部2的背面结构(未示出)。这样，如图6(c)所示，完成了根据相关技术的半导体器件。与之相对，在根据本发明的实施方式的半导体器件的制造方法中，如图5(f)所示，在通过CVD法形成层间绝缘膜6之后，在层间绝缘膜6中形成用于将金属场板9b与保护环4b的表面相接触的接触部10。然后，例如由Al-Si合金制作的金属模例如通过溅射法形成在接触部10中。然后，对金属模进行图案化以将其保留在接触部10中并形成金属场板9b。然后，例如，形成元件有源部2的背面结构(未示出)。这样，完成了图2(b)或图4(a)所示的半导体器件。
如上所述，场板具有金属场板和多晶硅场板这双重结构。因此，与场板仅包括金属场板的结构相比，可减小金属场板的厚度。这样，可提高金属场板的处理精度。因此，如侧蚀刻宽度的偏差等的蚀刻量的偏差能得以减小。因此，可减小初始击穿电压的偏差。
根据本实施方式，由于使用多晶硅场板作为掩模来执行用于形成自对准保护环的离子注入，因此，可不执行用于形成保护环的对准工艺。因此，多晶硅场板的突出距离的偏差可能仅仅是将多晶硅场板进行图案化时的蚀刻的偏差。这样，可降低未对准，防止保护环与场板之间的相对位置偏离。因此，能减小初始击穿电压的偏差。
根据本实施方式，通过金属场板和多晶硅桥将多晶硅场板和保护环的电位充分固定，且多晶硅场板以及保护环具有相同电位。这样，在相同的保护环中，击穿电压结构部的角隅部中的接触部、与击穿电压结构部的直线部中的保护环或者设置在保护环上的多晶硅场板的中部附近之间的电位被固定，它们之间几乎不存在电位差。因此，可获得稳定地减小电场且减小初始击穿电压的偏差的能力。
根据本实施方式，多晶硅场板和保护环的电位充分固定，且多晶硅场板和保护环具有相同电位。因此，即使外部电荷被提供到击穿电压结构部上，也可防止在相同保护环上的、击穿电压结构部的角隅部中的接触部与击穿电压结构部的直线部中的保护环或者设置在保护环上的多晶硅场板的中部附近之间产生电位差。这样，可防止局部雪崩击穿的发生，从而防止击穿电压下降。因此，可提供具有长期可靠性的半导体器件。
本发明不限于上述实施方式，而是可应用于包括包围元件有源部的击穿电压结构的各种半导体器件。具体地，在上述实施方式中，主要描述击穿电压结构部且不提供元件有源部的具体描述。然而，例如MOSFET(金属氧化半导体场效应晶体管：绝缘栅型场效应晶体管)、IGBT(绝缘栅双极型晶体管)或二极管可用作形成在元件有源部中的元件。在该情况下，根据本发明的上述实施方式的半导体器件的击穿电压结构部可应用于包围元件的已知元件有源部的击穿电压结构部。
工业应用性
如上所述，根据本发明的半导体器件及半导体器件的制造方法对于在例如功率转换装置中使用的高击穿电压功率半导体器件而言是有用的。
附图标记列表
1 半导体衬底
2 元件有源部
3 击穿电压结构部
3-1 击穿电压结构部的直线部
3-2 击穿电压结构部的角隅部
4b 保护环
5 绝缘膜
6 层间绝缘膜
7 多晶硅场板
8 多晶硅桥
9a 金属电极
9b 金属场板
10 接触部
11 氧化膜
12,13 点划线

Claims (6)

1.一种半导体器件，其特征在于，包括：
元件有源部，该元件有源部设置在矩形的第一导电型半导体衬底中，且其中流过主电流；
击穿电压结构部，该击穿电压结构部包括直线部和连接所述直线部的呈曲线形状的角隅部，且该击穿电压结构部包围所述元件有源部；
第二导电型保护环，该第二导电型保护环设置在所述第一导电型半导体衬底的表面层中，以便从所述击穿电压结构部的所述直线部延伸到所述角隅部；
环形多晶硅场板，该环形多晶硅场板隔着绝缘膜设置在所述保护环的表面的上方，且分开配置在所述保护环的内周侧和外周侧上；
多晶硅桥，该多晶硅桥设置在所述内周侧的多晶硅场板与所述外周侧的多晶硅场板之间的所述绝缘膜上，且该多晶硅桥以预定间隔将所述多晶硅场板相连接，在所述角隅部中的保护环、及所述直线部中的保护环上，都设置有多个所述多晶硅桥；
层间绝缘膜，该层间绝缘膜设置在所述绝缘膜、所述多晶硅场板、所述多晶硅桥以及所述保护环的表面上；
接触孔，该接触孔设置在所述层间绝缘膜中，使得所述多晶硅桥和所述保护环选择性露出；以及
金属场板，该金属场板通过所述接触孔与所述多晶硅桥及所述保护环相接触，且将所述多晶硅桥与所述保护环的表面进行电连接，
所述金属场板设置在所述击穿电压结构部的所述角隅部中的所述保护环上、以及所述击穿电压结构部的所述直线部中的至少一个所述保护环上。
2.如权利要求1所述的半导体器件，其特征在于，
所述保护环配置成环形，
所述金属场板设置在至少一个所述保护环的整个圆周上。
3.如权利要求1所述的半导体器件，其特征在于，
所述多晶硅桥的宽度小于所述保护环的扩散深度的2倍。
4.如权利要求3所述的半导体器件，其特征在于，
所述多晶硅桥的宽度小于所述保护环的扩散深度的0.8倍。
5.如权利要求1至4的任一项所述的半导体器件，其特征在于，
在配置于所述击穿电压结构部的所述角隅部和所述直线部的部分上具有金属场板的保护环、以及仅在配置于所述角隅部的部分上具有金属场板的保护环在从元件有源部到第一导电型半导体衬底的外周部的方向上交替配置。
6.一种半导体器件的制造方法，所述半导体器件包括：
元件有源部，该元件有源部设置在矩形的第一导电型半导体衬底中，且其中流过主电流；
击穿电压结构部，该击穿电压结构部包括直线部和连接所述直线部的呈曲线形状的角隅部，且该击穿电压结构部包围所述元件有源部；
第二导电型保护环，该第二导电型保护环设置在所述第一导电型半导体衬底的表面层中，以便从所述击穿电压结构部的所述直线部延伸到所述角隅部；
环形多晶硅场板，该环形多晶硅场板隔着绝缘膜设置在所述保护环的表面的上方，且分开配置在所述保护环的内周侧和外周侧上；
多晶硅桥，该多晶硅桥设置在所述内周侧的多晶硅场板与所述外周侧的多晶硅场板之间的所述绝缘膜上，该多晶硅桥以预定间隔将所述多晶硅场板相连接，在所述角隅部中的保护环、及所述直线部中的保护环上，都设置有多个所述多晶硅桥；
层间绝缘膜，该层间绝缘膜设置在所述绝缘膜、所述多晶硅场板、所述多晶硅桥以及所述保护环的表面上；
接触孔，该接触孔设置在所述层间绝缘膜中，使得所述多晶硅桥和所述保护环选择性露出；以及
金属场板，该金属场板通过所述接触孔与所述多晶硅桥及所述保护环相接触，且将所述多晶硅桥与所述保护环的表面进行电连接，
所述金属场板设置在所述击穿电压结构部的所述角隅部中的所述保护环上、以及所述击穿电压结构部的所述直线部中的至少一个所述保护环上，
所述半导体器件的制造方法的特征在于，包括：
在所述第一导电型半导体衬底的表面上形成包围所述元件有源部的多个所述环形多晶硅场板；以及
使用所述多晶硅场板作为掩模，将第二导电型杂质注入到所述第一导电型半导体衬底的在所述多晶硅场板之间露出的部分中，以形成所述保护环。
CN201280023679.5A 2011-08-05 2012-06-14 半导体器件及半导体器件的制造方法 Active CN103534809B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011171521 2011-08-05
JP2011-171521 2011-08-05
PCT/JP2012/065293 WO2013021727A1 (ja) 2011-08-05 2012-06-14 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103534809A CN103534809A (zh) 2014-01-22
CN103534809B true CN103534809B (zh) 2016-08-17

Family

ID=47668248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280023679.5A Active CN103534809B (zh) 2011-08-05 2012-06-14 半导体器件及半导体器件的制造方法

Country Status (5)

Country Link
US (1) US9129819B2 (zh)
EP (1) EP2698822B1 (zh)
JP (1) JP5534034B2 (zh)
CN (1) CN103534809B (zh)
WO (1) WO2013021727A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2927961B1 (en) 2012-11-29 2017-10-18 Fuji Electric Co., Ltd. Semiconductor device
DE112014002993T5 (de) * 2013-06-27 2016-03-03 Mitsubishi Electric Corp. Halbleitervorrichtung und Verfahren zum Herstellen derselben
CN104944354B (zh) * 2014-03-31 2017-11-14 中芯国际集成电路制造(上海)有限公司 芯片结构、其制作方法及包括其的mems器件
CN104319287A (zh) * 2014-10-31 2015-01-28 无锡同方微电子有限公司 一种沟槽栅型半导体器件结构及其制作方法
CN104409479A (zh) * 2014-11-05 2015-03-11 中国东方电气集团有限公司 一种电力电子半导体芯片的终端单元结构及其制造方法
CN104332491B (zh) * 2014-11-05 2018-05-22 中国东方电气集团有限公司 采用金属延伸、多晶截止场板的终端单元结构及制造方法
US9806186B2 (en) * 2015-10-02 2017-10-31 D3 Semiconductor LLC Termination region architecture for vertical power transistors
JP6649102B2 (ja) * 2016-02-05 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
DE112017000081B4 (de) * 2016-03-14 2022-12-29 Fuji Electric Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren
US10074685B1 (en) * 2017-05-17 2018-09-11 Prismatic Sensors Ab X-ray sensor, x-ray detector system and x-ray imaging system
DE102018116332B4 (de) * 2018-07-05 2022-02-24 Infineon Technologies Ag Leistungshalbleitervorrichtung
JP7201288B2 (ja) * 2018-07-26 2023-01-10 ラピスセミコンダクタ株式会社 半導体装置
CN110518032B (zh) * 2019-09-02 2022-12-23 电子科技大学 多晶硅soi基板型光电耦合器、其集成电路及制备方法
CN111326588A (zh) * 2020-03-11 2020-06-23 四川美阔电子科技有限公司 平面型场效晶体管及其制作方法
JP7094611B2 (ja) * 2020-09-18 2022-07-04 サンケン電気株式会社 半導体装置
CN112768506B (zh) * 2021-01-08 2023-12-12 滁州华瑞微电子科技有限公司 一种沟槽终端结构及其制备方法
WO2023166827A1 (ja) * 2022-03-04 2023-09-07 ローム株式会社 半導体装置および半導体モジュール
CN117116974A (zh) * 2023-08-31 2023-11-24 海信家电集团股份有限公司 半导体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
US5474946A (en) * 1995-02-17 1995-12-12 International Rectifier Corporation Reduced mask process for manufacture of MOS gated devices
CN101221980A (zh) * 2007-01-11 2008-07-16 富士电机电子设备技术株式会社 电力半导体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593302B1 (en) * 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
US4399449A (en) * 1980-11-17 1983-08-16 International Rectifier Corporation Composite metal and polysilicon field plate structure for high voltage semiconductor devices
GB2131603B (en) * 1982-12-03 1985-12-18 Philips Electronic Associated Semiconductor devices
US4974059A (en) * 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
GB2134705B (en) * 1983-01-28 1985-12-24 Philips Electronic Associated Semiconductor devices
FR2581252B1 (fr) * 1985-04-26 1988-06-10 Radiotechnique Compelec Composant semiconducteur du type planar a structure d'anneaux de garde, famille de tels composants et procede de realisation
JPH01225164A (ja) 1988-03-03 1989-09-08 Fuji Electric Co Ltd 絶縁ゲートｍｏｓｆｅｔの製造方法
DE4300806C1 (de) 1993-01-14 1993-12-23 Siemens Ag Verfahren zur Herstellung von vertikalen MOS-Transistoren
EP0661753A1 (en) * 1994-01-04 1995-07-05 Motorola, Inc. Semiconductor structure with field limiting ring and method for making
US5723890A (en) * 1994-01-07 1998-03-03 Fuji Electric Co., Ltd. MOS type semiconductor device
JP3591301B2 (ja) 1998-05-07 2004-11-17 富士電機デバイステクノロジー株式会社 半導体装置
JP4362679B2 (ja) * 2001-05-07 2009-11-11 サンケン電気株式会社 半導体装置
JP2004214512A (ja) 2003-01-07 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
US7026204B2 (en) * 2004-03-24 2006-04-11 Freescale Semiconductor, Inc. Transistor with reduced gate-to-source capacitance and method therefor
RU2407107C2 (ru) * 2005-05-24 2010-12-20 Абб Швайц Аг Полупроводниковый прибор с изолированным затвором
US8008734B2 (en) 2007-01-11 2011-08-30 Fuji Electric Co., Ltd. Power semiconductor device
EP2165185B1 (en) * 2007-06-26 2015-08-19 Massachusetts Institute of Technology Controlled modification of semiconductor nanocrystals
JP2009117715A (ja) 2007-11-08 2009-05-28 Toshiba Corp 半導体装置及びその製造方法
JP5358963B2 (ja) 2008-02-04 2013-12-04 富士電機株式会社 半導体装置およびその製造方法
JP5509908B2 (ja) * 2010-02-19 2014-06-04 富士電機株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
US5474946A (en) * 1995-02-17 1995-12-12 International Rectifier Corporation Reduced mask process for manufacture of MOS gated devices
CN101221980A (zh) * 2007-01-11 2008-07-16 富士电机电子设备技术株式会社 电力半导体装置

Also Published As

Publication number Publication date
US9129819B2 (en) 2015-09-08
EP2698822B1 (en) 2019-11-27
WO2013021727A1 (ja) 2013-02-14
JPWO2013021727A1 (ja) 2015-03-05
CN103534809A (zh) 2014-01-22
EP2698822A4 (en) 2014-12-24
JP5534034B2 (ja) 2014-06-25
US20140077329A1 (en) 2014-03-20
EP2698822A1 (en) 2014-02-19

Similar Documents

Publication Publication Date Title
CN103534809B (zh) 半导体器件及半导体器件的制造方法
JP6284314B2 (ja) 半導体装置
TWI407548B (zh) 積體有感應電晶體的分立功率金屬氧化物半導體場效應電晶體
US7659575B2 (en) Semiconductor device
JP6616878B2 (ja) 半導体装置
JP2018082055A (ja) 半導体装置および半導体装置の製造方法
CN108807541A (zh) 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件
US9178055B2 (en) Semiconductor device
CN106611784A (zh) 半导体器件及其制造方法
CN105655402A (zh) 低压超结mosfet终端结构及其制造方法
US10340147B2 (en) Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same
CN106716601B (zh) 半导体装置
CN102916042A (zh) 逆导igbt器件结构及制造方法
CN110534559B (zh) 一种碳化硅半导体器件终端及其制造方法
WO2013027463A1 (ja) 半導体装置および半導体装置の製造方法
US9362373B2 (en) Semiconductor device and the method of manufacturing the same
JP2010258329A (ja) ワイドバンドギャップ半導体素子
JP6564821B2 (ja) 半導体装置
CN104332488B (zh) 半导体器件终端、半导体器件及其制造方法
JP2017092360A (ja) 半導体装置
JP2020177955A (ja) 炭化珪素半導体装置
CN206672934U (zh) 集成肖特基二极管的SiCJFET器件
US20190341486A1 (en) Semiconductor device
CN212113722U (zh) 具有肖特基二极管的半导体器件
US20220416093A1 (en) Semiconductor device with embedded schottky diode and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant