CN112768506B - 一种沟槽终端结构及其制备方法 - Google Patents
一种沟槽终端结构及其制备方法 Download PDFInfo
- Publication number
- CN112768506B CN112768506B CN202110023025.3A CN202110023025A CN112768506B CN 112768506 B CN112768506 B CN 112768506B CN 202110023025 A CN202110023025 A CN 202110023025A CN 112768506 B CN112768506 B CN 112768506B
- Authority
- CN
- China
- Prior art keywords
- groove
- grooves
- intermittent
- thickness
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 238000000151 deposition Methods 0.000 claims description 19
- 238000000137 annealing Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 17
- 238000001259 photo etching Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910004028 SiCU Inorganic materials 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910001316 Ag alloy Inorganic materials 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 208000032750 Device leakage Diseases 0.000 description 1
- QQMBHAVGDGCSGY-UHFFFAOYSA-N [Ti].[Ni].[Ag] Chemical compound [Ti].[Ni].[Ag] QQMBHAVGDGCSGY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽终端结构及其制备方法，沟槽呈环状分布于有源区的外围，在沟槽的外围设有截止环，沟槽包括若干条间断沟槽和一条连续沟槽，所述连续沟槽位于间断沟槽与截止环之间，每条间断沟槽包括若干条等间距设置的间断子沟槽，且相邻间断沟槽的间断子沟槽交错分布。本发明使得终端位置的电势分布更均匀，并减小了终端宽度，提升了器件性能。
Description
技术领域
本发明属于半导体器件领域，特别涉及了一种沟槽终端结构。
背景技术
图1给出了一种现有的普通沟槽终端结构，终端由几条沟槽按一定间距排列，通常沟槽的宽度w相同，间距d也相同，并且最外面一圈为截止环，截止环与其他沟槽的间距h比d大。沟槽呈环状分布于有源区外围，主要由靠近有源区的第一根沟槽侧壁的栅氧来承担压降，由于终端位置的沟槽宽度比有源区宽，在沟槽刻蚀时，其沟槽深度更深，沟槽侧壁的栅氧化层更薄，导致终端位置的击穿电压低于有源区，限制了器件性能。
发明内容
为了解决上述背景技术提到的技术问题，本发明提出了一种沟槽终端结构及其制备方法，使终端位置的电势分布更均匀，并减小终端宽度，提升器件性能。
为了实现上述技术目的，本发明的技术方案为：
一种沟槽终端结构，沟槽呈环状分布于有源区的外围，在沟槽的外围设有截止环，所述沟槽包括若干条间断沟槽和一条连续沟槽，所述连续沟槽位于间断沟槽与截止环之间，每条间断沟槽包括若干条等间距设置的间断子沟槽，且相邻间断沟槽的间断子沟槽交错分布。
进一步地，连续沟槽与间断沟槽的间距为e，连续沟槽与截止环的间距为h，相邻间断沟槽的间距为d，则h的取值大于e和d的取值。
进一步地，间断沟槽的宽度为w，连续沟槽的宽度为f，截止环的宽度为i，则i的取值大于w和f的取值。
如上述沟槽终端结构的制备方法，包括如下步骤：
（1）衬底采用N型<100>晶向，并掺杂砷元素或磷元素，在衬底做外延生长，所生长的外延电阻率和厚度根据器件的耐压要求确定；
（2）在衬底表面沉积一层SiO2膜，并在膜上进行光刻、刻蚀形成沟槽结构；
（3）在沟槽侧壁通过干法氧化形成一层氧化层，然后湿法漂洗去除所有氧化层，修复沟槽刻蚀损伤，使沟槽底部圆滑；
（4）在沟槽侧壁生长一层氧化层作为栅介质层；
（5）通过多晶沉积、光刻、刻蚀，形成多晶栅；
（6）在芯片表面注入硼元素，高温退火形成P阱；通过光刻、注入、退火形成N+区，注入元素为砷元素；
（7）在N+区上淀积一层氧化层作为介质层，并在介质层上通过孔光刻、刻蚀，形成接触孔；
（8）通过注入、退火，降低接触孔的接触电阻，注入的元素为B或BF2；在接触孔中淀积Ti或TiN层并填充金属钨，形成欧姆接触孔；
（9）在P阱和介质层上淀积金属铝，通过刻蚀金属铝形成各功能区；
（10）沉积钝化层并光刻腐蚀，形成栅极和源极的开口区；
（11）减薄衬底背面，并在衬底背面蒸镀Ti-Ni-Ag合金。
进一步地，在步骤（2）中，SiO2膜厚度为4000埃，沟槽结构的深度为0.6-2um，宽度为0.2-1.2um，倾斜角度为89度；
在步骤（3）中，干法氧化形成的氧化层的厚度为500-2000埃，氧化温度为1000-1100℃；在步骤（4）中，在沟槽侧壁生长的氧化层的厚度为500-1000埃，生长温度为950℃-1050℃；在步骤（5）中，多晶的厚度为0.8-1.2um，多晶的掺杂浓度为1E19-6E19，掺杂元素为磷。
进一步地，在步骤（6）中，硼元素的注入能量为60KeV ~120KeV，注入剂量根据电压阈值确定，形成P阱的退火条件为1100℃/60min，采用双注入提高P阱掺杂浓度的均匀性；形成N+区的注入元素为砷，注入能量为60KeV，退火条件为950℃/60min。
进一步地，在步骤（7）中，介质层的厚度为8000-12000埃，在介质层中掺杂硼元素和磷元素，接触孔的深度为0.3-0.45um。
进一步地，在步骤（8）中，注入的能量为30-40KeV，注入的剂量为2E14-5E14，退火条件为950℃/30s。
进一步地，在步骤（9）中，金属铝的厚度为4um，在金属铝中掺杂SiCu。
进一步地，在步骤（10）中，钝化层为氮化硅，钝化层的厚度为7000-12000埃。
采用上述技术方案带来的有益效果：
与普通沟槽终端相比，本发明采用分段沟槽结构，可显著降低第一根沟槽侧氧的电场强度，降低电势密度，将电势场引流到第二根和第三根等，从而使终端位置的电势分布更均匀，更容易向终端外围耗尽；终端沟槽和有源区沟槽的间距更短，沟槽环数更少，终端宽度可降低30%以上。而且本发明无需调整工艺流程，工艺实现简单且工艺窗口足够。
附图说明
图1为一种现有的普通沟槽终端结构示意图；
图2为本发明设计的沟槽终端结构示意图。
具体实施方式
以下将结合附图，对本发明的技术方案进行详细说明。
本发明设计了一种沟槽终端结构，如图2所示，沟槽呈环状分布于有源区的外围，在沟槽的外围设有截止环，所述沟槽包括若干条间断沟槽和一条连续沟槽，所述连续沟槽位于间断沟槽与截止环之间，每条间断沟槽包括若干条等间距设置的间断子沟槽，且相邻间断沟槽的间断子沟槽交错分布。
在本实施例中，连续沟槽与间断沟槽的间距为e，连续沟槽与截止环的间距为h，相邻间断沟槽的间距为d，则h的取值大于e和d的取值。间断沟槽的宽度为w，连续沟槽的宽度为f，截止环的宽度为i，则i的取值大于w和f的取值。
对比图1与图2，可以明显看出图2中沟槽的环数少于图1中的沟槽环数，且图2中终端沟槽与有源区沟槽的间距小于图1中终端沟槽与有源区沟槽的间距，所以图2中整个终端的宽度小于图1中整个终端的宽度。
本发明还提出了针对上述沟槽终端结构的制备方法，步骤如下：
1、衬底材料准备：外延片的衬底采用N型（100）晶向， 砷元素或磷元素掺杂，电阻率通常在0.001-0.05Ω.cm. 在衬底做外延生长，所生长的外延电阻率和厚度，由不同的器件耐压决定。通常外延厚度：3-15um，外延电阻率：0.1-3Ω.cm，器件耐压可以达到20V-200V。
2、沟槽（Trench）刻蚀：圆片表面淀积一层SiO2，厚度为4000埃，膜厚可根据沟槽刻蚀形貌做微调。沟槽光刻、刻蚀形成沟槽结构，深度为0.6-2um，沟槽宽度为0.2-1.2um，倾斜角度为89度，便于后续栅多晶和栅介质层填充。
3、牺牲氧化生长：在沟槽侧壁通过干法氧化形成一层厚度500-2000埃的氧化层，氧化温度1000-1100℃，湿法漂洗去除所有氧化层，修复Trench刻蚀损伤，并使Trench底部圆滑。
4、栅介质层形成：在沟槽侧壁生长一层厚度500-1000埃的氧化层，生长温度950℃-1050℃，氧化层厚度越厚，需要更高的温度生长。
5、多晶栅形成：多晶淀积、光刻、刻蚀，多晶厚度0.8-1.2um，多晶掺杂浓度1E19-6E19，掺杂元素：磷。
6、P阱和N+区形成：在芯片表面注入B元素，能量60KeV ~120KeV，剂量根据VTH参数的需求调整，通常在5E12-1.8E13左右，高温退火形成P阱，退火条件：1100℃/60min,也可以采用双注入提高P阱掺杂浓度的均匀性；N+区光刻、注入、退火，注入元素：As元素，能量60KeV，退火条件：950℃/60min。
7、介质层淀积、孔刻蚀：淀积一层厚度8000-12000埃的氧化层，可在氧化层中掺入一定比例的B元素和P元素，吸收可动Na、K离子，提高器件可靠性。孔光刻、刻蚀，孔深度一般为0.3-0.45um。
8、孔注入、填充：孔注入、退火，降低接触电阻，注入元素为BF2/B，剂量：2E14-5E14，能量：30-40KeV，快速退火：950℃/30s；Ti/TiN层淀积和钨金属填充，形成欧姆接触孔。
9、金属淀积、刻蚀：沉积厚度为4um金属铝，铝中可掺杂一定比例的SiCu，防止铝硅互溶，然后光刻腐蚀铝。
10、钝化层沉积，钝化层光刻，腐蚀：沉积钝化层氮化硅 7000-12000埃，然后光刻腐蚀，形成Gate和Source的开口区，可降低芯片表面可动离子引起的器件漏电。
11、背面蒸镀Ti-Ni-Ag：减薄圆片背面到150um左右，在背面蒸镀Ti-Ni-Ag（钛-镍-银）。
实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。
Claims (9)
1.一种沟槽终端结构，沟槽呈环状分布于有源区的外围，在沟槽的外围设有截止环，其特征在于：所述沟槽包括若干条间断沟槽和一条连续沟槽，所述连续沟槽位于间断沟槽与截止环之间，每条间断沟槽包括若干条等间距设置的间断子沟槽，且相邻间断沟槽的间断子沟槽交错分布；
连续沟槽与间断沟槽的间距为e，连续沟槽与截止环的间距为h，相邻间断沟槽的间距为d，则h的取值大于e和d的取值。
2.根据权利要求1所述沟槽终端结构，其特征在于：间断沟槽的宽度为w，连续沟槽的宽度为f，截止环的宽度为i，则i的取值大于w和f的取值。
3.如权利要求1所述沟槽终端结构的制备方法，其特征在于，包括如下步骤：
(1)衬底采用N型<100>晶向，并掺杂砷元素或磷元素，在衬底做外延生长，所生长的外延电阻率和厚度根据器件的耐压要求确定；
(2)在衬底表面沉积一层SiO2膜，并在膜上进行光刻、刻蚀形成沟槽结构；
(3)在沟槽侧壁通过干法氧化形成一层氧化层，然后湿法漂洗去除所有氧化层，修复沟槽刻蚀损伤，使沟槽底部圆滑；
(4)在沟槽侧壁生长一层氧化层作为栅介质层；
(5)通过多晶沉积、光刻、刻蚀，形成多晶栅；
(6)在芯片表面注入硼元素，高温退火形成P阱；通过光刻、注入、退火形成N+区，注入元素为砷元素；
(7)在N+区上淀积一层氧化层作为介质层，并在介质层上通过孔光刻、刻蚀，形成接触孔；
(8)通过注入、退火，降低接触孔的接触电阻，注入的元素为B或BF2；在接触孔中淀积Ti或TiN层并填充金属钨，形成欧姆接触孔；
(9)在P阱和介质层上淀积金属铝，通过刻蚀金属铝形成各功能区；
(10)沉积钝化层并光刻腐蚀，形成栅极和源极的开口区；
(11)减薄衬底背面，并在衬底背面蒸镀Ti-Ni-Ag合金。
4.根据权利要求3所述制备方法，其特征在于：在步骤(2)中，SiO2膜厚度为4000埃，沟槽结构的深度为0.6-2um，宽度为0.2-1.2um，倾斜角度为89度；
在步骤(3)中，干法氧化形成的氧化层的厚度为500-2000埃，氧化温度为1000-1100℃；在步骤(4)中，在沟槽侧壁生长的氧化层的厚度为500-1000埃，生长温度为950℃-1050℃；在步骤(5)中，多晶的厚度为0.8-1.2um，多晶的掺杂浓度为1E19-6E19，掺杂元素为磷。
5.根据权利要求3所述制备方法，其特征在于：在步骤(6)中，硼元素的注入能量为60KeV～120KeV，注入剂量根据电压阈值确定，形成P阱的退火条件为1100℃/60min，采用双注入提高P阱掺杂浓度的均匀性；形成N+区的注入元素为砷，注入能量为60KeV，退火条件为950℃/60min。
6.根据权利要求3所述制备方法，其特征在于：在步骤(7)中，介质层的厚度为8000-12000埃，在介质层中掺杂硼元素和磷元素，接触孔的深度为0.3-0.45um。
7.根据权利要求3所述制备方法，其特征在于：在步骤(8)中，注入的能量为30-40KeV，注入的剂量为2E14-5E14，退火条件为950℃/30s。
8.根据权利要求3所述制备方法，其特征在于：在步骤(9)中，金属铝的厚度为4um，在金属铝中掺杂SiCu。
9.根据权利要求3所述制备方法，其特征在于：在步骤(10)中，钝化层为氮化硅，钝化层的厚度为7000-12000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110023025.3A CN112768506B (zh) | 2021-01-08 | 2021-01-08 | 一种沟槽终端结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110023025.3A CN112768506B (zh) | 2021-01-08 | 2021-01-08 | 一种沟槽终端结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112768506A CN112768506A (zh) | 2021-05-07 |
| CN112768506B true CN112768506B (zh) | 2023-12-12 |
Family
ID=75700954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110023025.3A Active CN112768506B (zh) | 2021-01-08 | 2021-01-08 | 一种沟槽终端结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112768506B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09107028A (ja) * | 1995-08-31 | 1997-04-22 | Samsung Electron Co Ltd | 半導体装置の素子分離方法 |
| JPH118376A (ja) * | 1997-06-16 | 1999-01-12 | Meidensha Corp | 半導体素子 |
| US5879838A (en) * | 1996-06-21 | 1999-03-09 | Hyundai Electronics Industries Co. | Contact mask having guard ring patterns for manufacturing a semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5224289B2 (ja) * | 2009-05-12 | 2013-07-03 | 三菱電機株式会社 | 半導体装置 |
| CN103534809B (zh) * | 2011-08-05 | 2016-08-17 | 富士电机株式会社 | 半导体器件及半导体器件的制造方法 |
-
2021
- 2021-01-08 CN CN202110023025.3A patent/CN112768506B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09107028A (ja) * | 1995-08-31 | 1997-04-22 | Samsung Electron Co Ltd | 半導体装置の素子分離方法 |
| US5879838A (en) * | 1996-06-21 | 1999-03-09 | Hyundai Electronics Industries Co. | Contact mask having guard ring patterns for manufacturing a semiconductor device |
| JPH118376A (ja) * | 1997-06-16 | 1999-01-12 | Meidensha Corp | 半導体素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112768506A (zh) | 2021-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8586435B2 (en) | Fabrication of MOSFET device with reduced breakdown voltage | |
| JP5309058B2 (ja) | トレンチ金属酸化膜半導体素子及び終端構造の製造方法 | |
| CN114068331B (zh) | 一种提高bv稳定性的sgt终端结构及其制备方法 | |
| CN111430453B (zh) | 一种反向恢复特性好的rc-igbt芯片及其制造方法 | |
| CN106876449A (zh) | 一种沟槽金属－氧化物半导体及其制备方法 | |
| CN115831759B (zh) | 一种集成sbd结构的sgt mosfet及其制作方法 | |
| CN111211168B (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN111933714A (zh) | 三段式氧化层屏蔽栅沟槽mosfet结构的制造方法 | |
| CN112242446A (zh) | 一种mosfet终端结构及其制备方法 | |
| CN110429134B (zh) | 一种具有非对称原胞的igbt器件及制备方法 | |
| CN114464667A (zh) | 一种可优化终端电场的屏蔽栅沟槽mosfet结构及其制造方法 | |
| CN113488389B (zh) | 一种沟槽栅双层超结vdmosfet半导体器件及其制备方法 | |
| CN113823567A (zh) | 一种优化电场特性的分裂栅沟槽mos及其制造方法 | |
| JP3372176B2 (ja) | 半導体装置とその製造方法 | |
| CN112768506B (zh) | 一种沟槽终端结构及其制备方法 | |
| WO2024026904A1 (zh) | 一种低压超结沟槽mos器件的制备方法及结构 | |
| CN113921401B (zh) | 一种超结和sgt新型复合mosfet及其制造方法 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 | |
| CN113314592B (zh) | 一种集成sbr的低损耗高压超结器件及其制备方法 | |
| CN111463282B (zh) | 集成启动管和采样管的低压超结dmos结构及制备方法 | |
| WO2021082273A1 (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| EP0996970B1 (en) | Manufacture of field-effect semiconductor devices | |
| CN213071150U (zh) | 一种mosfet终端结构 | |
| CN221176228U (zh) | 降低制造成本的高可靠性半导体器件 | |
| CN216698373U (zh) | 一种肖特基二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |