CN104944354B - 芯片结构、其制作方法及包括其的mems器件 - Google Patents
芯片结构、其制作方法及包括其的mems器件 Download PDFInfo
- Publication number
- CN104944354B CN104944354B CN201410127665.9A CN201410127665A CN104944354B CN 104944354 B CN104944354 B CN 104944354B CN 201410127665 A CN201410127665 A CN 201410127665A CN 104944354 B CN104944354 B CN 104944354B
- Authority
- CN
- China
- Prior art keywords
- chip
- corner part
- metal structure
- metal
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Micromachines (AREA)
Abstract
本申请公开了一种芯片结构、其制作方法及包括其的MEMS器件。其中,该芯片结构包括衬底,以及设置于衬底上的金属结构,其中金属结构具有由多个直线部和多个拐角部相连形成的环形结构,且至少一个拐角部的内壁为薄壁拐角部,该薄壁拐角部的壁厚小于与其相邻的直线部的壁厚。在将上述芯片结构与其他芯片结构键合连接形成芯片的过程中,金属结构中薄壁拐角部因其壁厚小于与其相邻的直线部的壁厚,使其伸展开时的长度较大,能够更好的分散键合过程中所承受的压力,从而降低了拐角部所承受的应力,进而避免了拐角部发生外延,从而提高了后期制作的MEMS器件的性能。
Description
技术领域
本申请涉及半导体集成电路制作技术领域,具体而言,涉及一种芯片结构、其制作方法及包括其的MEMS器件。
背景技术
在集成电路的制作过程中,通常需要将不同的芯片结构键合形成所需的芯片。其中,芯片结构通常包括衬底,以及设置于衬底上的金属结构,且金属结构为具有由多个直线部和多个拐角部相连形成的环形结构。在将上述芯片结构与其他芯片结构键合连接的过程中,金属结构中的拐角部会在键合压力的作用下向外延展,从而降低键合形成的芯片的性能。
MEMS器件是采用微电子和微机械加工技术制作出来的器件。现有的MEMS器件中,如图1和图2所示,通常包括第一芯片100′和第二芯片200′。其中,第一芯片100′包括第一衬底110′,设置于第一衬底110′中的第一金属结构140′,设置于第一衬底110′表面上的第一介质层130′,以及设置于第一介质层130′上的第一金属结构140′;第二芯片200′包括具有第二介质层211′的第二衬底210′,设置于第二介质层211′上的第二介质层230′,以及设置于第二介质层230′上的第二金属结构240′;上述第一金属结构140′和第二金属结构240′为环形结构(如图2所示),且第一芯片100′和第二芯片200′通过第一金属结构140′和第二金属结构240′进行键合连接,从而在第一金属结构140′和第二金属结构240′之间形成密封腔室。
在上述MEMS器件的制作过程中,通常采用热压键合的方式将第一金属结构和第二金属结构之间键合连接。在上述键合过程中,第一金属结构和第二金属结构的拐角部分会在键合压力的作用下向外延展,从而导致第一芯片和第二芯片之间的连接强度下降,进而降低MEMS器件的性能。目前,技术人员尝试通过降低键合压力以减少第一金属结构和第二金属结构的拐角部分的外延。然而,降低键合压力会造成部分第一金属结构和第二金属结构之间无法键合连接,进而降低MEMS器件的性能。
发明内容
本申请旨在提供一种芯片结构、其制作方法及包括其的MEMS器件,以提高后期制作的MEMS器件的性能。
本申请提供了一种芯片结构,包括衬底,以及设置于衬底上的金属结构,其中金属结构具有由多个直线部和多个拐角部相连形成的环形结构,且至少一个拐角部为薄壁拐角部,该薄壁拐角部的壁厚小于与其相邻的直线部的壁厚。
进一步地,上述芯片结构中,薄壁拐角部的内壁具有弧形过渡结构,且弧形过渡结构朝向外壁方向延伸至与该薄壁拐角部相邻的两个直线部的内壁的外延交线处的外部。
进一步地,上述芯片结构中,薄壁拐角部与所述直线部相连的两端点之间的连线D的长度与其相邻的所述直线部的长度的1/8~1/4,薄壁拐角部的内壁与连线D之间的最大垂直高度为连线D的1/2~2。
进一步地,上述芯片结构中,金属结构包括四个拐角部,其中沿对角线设置的两个拐角部为薄壁拐角部。
进一步地,上述芯片结构中,金属结构包括四个拐角部,且四个拐角部均为薄壁拐角部。
本申请还提供了一种上述芯片结构的制作方法,该制作方法包括:提供衬底;在衬底上形成金属预备结构;刻蚀金属预备结构,形成由多个直线部和多个拐角部相连形成的环形的金属结构,且其中至少一个所述拐角部为薄壁拐角部,该薄壁拐角部的壁厚小于与其相邻的直线部的壁厚。
进一步地,上述芯片的制作方法中,形成金属结构的步骤包括:在金属预备结构上形成与所欲形成的金属结构的形状相符的硬掩模;沿硬掩模的侧边向下刻蚀金属预备结构形成金属结构。
本申请还提供了一种MEMS器件,包括:第一芯片,设置有MEMS结构以及第一金属结构;第二芯片,设置有第二金属结构;第一芯片和第二芯片通过第一金属结构和第二金属结构相连接,其中第一芯片和第二芯片中至少一个具有本申请上述的芯片结构。
进一步地,上述MEMS器件中,第一芯片和第二芯片均具有本申请上述的芯片结构。
进一步地,上述MEMS器件中,第一金属结构中的薄壁拐角部与第二金属结构中的薄壁拐角部相对应设置。
进一步地,上述MEMS器件中,第一芯片包括:第一衬底;MEMS结构,设置于第一衬底中;第一介质层,设置于第一衬底和MEMS结构上;第一金属结构,设置于第一介质层上,且相对环绕在MEMS结构的外周设置;第二芯片包括:具有环形凸出部的第二衬底;第二介质层,设置于第二衬底的环形凸出部上;第二金属结构,设置于第二介质层上。
进一步地,上述MEMS器件中,第一金属结构的高度为第二金属结构的高度的1/2~2。
进一步地,上述MEMS器件中,第一金属结构为Al,第二金属结构为Ge。
应用本申请提供的技术方案,通过在芯片结构的金属结构中形成壁厚小于与其相邻的直线部的壁厚的薄壁拐角部,在将其与其他芯片结构通过键合连接形成芯片的过程中,薄壁拐角部因其壁厚小于与其相邻的直线部的壁厚,使其伸展开时的长度较大,能够更好的分散键合过程中所承受的压力,从而降低了拐角部中的应力,进而避免了拐角部发生外延,最终提高了后期制作的MEMS器件的性能。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了现有MEMS器件的结构示意图;
图2示出了现有MEMS器件中金属结构或第二金属结构的结构示意图;
图3示出了本申请实施方式提供的MEMS器件的结构示意图;以及
图4示出了本申请实施方式提供的MEMS器件中第一金属结构或第二金属结构的结构示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术中所介绍的,在将包含金属结构的芯片结构与其他芯片结构键合连接的过程中,金属结构中的拐角部会在键合压力的作用下向外延展,从而降低键合形成的MEMS器件的性能。本申请的发明人针对上述问题进行研究,提出了一种芯片结构,包括衬底,以及设置于衬底上的金属结构,其中金属结构具有由多个直线部和多个拐角部相连形成的环形结构,且至少一个拐角部为薄壁拐角部,该薄壁拐角部的壁厚小于与其相邻的所述直线部的壁厚。
在上述芯片结构中,通过在芯片结构的金属结构中形成壁厚小于与其相邻的直线部的壁厚的薄壁拐角部,在将其与其他芯片结构通过键合连接形成芯片的过程中,薄壁拐角部因其壁厚小于与其相邻的直线部的壁厚,使得伸展开时的长度较大,能够更好的分散键合过程中所承受的压力,从而降低了拐角部中的应力,进而避免了拐角部发生外延,从而提高了后期制作的MEMS器件的性能。
上述金属结构中,只要拐角部为壁厚小于与其相邻的所述直线部的壁厚的薄壁拐角部就能够降低了拐角部中的应力,进而就能够提高后期制作的MEMS器件的性能。在一种优选实施方式中,上述薄壁拐角部的内壁具有弧形过渡结构,且该弧形过渡结构朝向外壁方向延伸至与该薄壁拐角部相邻的两个直线部的内壁的外延交线处的外部。在这种结构中,通过增加薄壁拐角部的内壁的弧度,使其形成由两端向中间形成壁厚逐渐减小的结构,这种薄壁拐角部的结构因其壁厚逐渐减小,一方面使得该薄壁拐角部在承受键合压力的过程中,各部位形成逐渐过渡的状态,形成不易断裂的平稳结构,另一方面使其伸展开时能够具有较长的,进而能够承受的较大的键合压力,从而降低了拐角部所承受的应力,进而避免了拐角部发生外延,从而提高了后期制作的MEMS器件的性能
上述金属结构中,只要薄壁拐角部中内壁的弧形过渡结构朝向外壁方向延伸至与该薄壁拐角部相邻的两个直线部的内壁的外延交线处的外部就能够降低了拐角部中的应力。在一种优选实施方式中,薄壁拐角部与直线部相连的两端点之间的连线D的长度与其相邻的直线部的长度的1/8~1/4,薄壁拐角部的内壁与连线D之间的最大垂直高度为连线D的1/2~2。将薄壁拐角部中内壁的弧形过渡结构设置在上述尺寸范围内时能够尽可能降低拐角部中的应力,从而进一步提高后期制作的MEMS器件的性能。
上述金属结构可以采用不同的形状,只要采用本申请所提供的上述薄壁拐角部结构,就能够改善MEMS器件的性能。在一种优选实施方式中,上述金属结构为方形,即金属结构具有由四个直线部和四个拐角部相连形成的结构,这种结构简单,且易于与其他芯片结构键合连接。此时,金属结构中只要一个拐角部为薄壁拐角部就能够降低拐角部中的应力,就能够提高后期制作的MEMS器件的性能。在一种优选实施方式中,金属结构中沿对角线设置的两个拐角部为具有上述结构的薄壁拐角部。在另一种优选实施方式中,金属结构中四个拐角部均为具有上述结构的薄壁拐角部。此时,增加薄壁拐角部的数量能够更好的降低拐角部中的应力,从而进一步提高后期制作的MEMS器件的性能。
本申请还提供了一种上述的芯片结构的制作方法。该制作方法包括:提供衬底;在衬底上形成金属预备结构;刻蚀金属预备结构,形成由多个直线部和多个拐角部相连形成的环形的金属结构,其中至少一个拐角部为薄壁拐角部,该薄壁拐角部的壁厚小于与其相邻的直线部的壁厚。本申请所采用的这种方法简单易行,容易操作,且适用于大规模生产。
上述制作方法中,形成上述金属结构的步骤包括:在金属预备结构上形成与所欲形成的金属结构的形状相符的硬掩模;沿硬掩模的侧边向下刻蚀金属预备结构形成金属结构。上述硬掩模的材料可以为SiN、SiO2等,形成上述硬掩模的工艺可以为化学气相沉积、溅射等。上述刻蚀工艺可以为干法刻蚀,优选为等离子刻蚀,上述工艺的参数可以根据现有技术进行设定。上述金属预备结构的材料可以为本领域中常见的金属材料,例如Al或Ge。形成上述金属预备结构的工艺可以为化学气相沉积、溅射等。
本申请还提供了一种MEMS器件。如图3至4所示,该MEMS器件包括第一芯片100和第二芯片200。第一芯片100设置有MEMS结构120以及第一金属结构140。第二芯片200设置有第二金属结构240。第一芯片100和第二芯片200通过第一金属结构140和第二金属结构240相连接,其中第一芯片100和第二芯片200中至少一个具有本申请上述提供的芯片结构。
在上述MEMS器件中,在第一金属结构140和第二金属结构240中至少一个拐角部为薄壁拐角部,该薄壁拐角部的壁厚小于与其相邻的直线部的壁厚。这种薄壁拐角部因其壁厚小于与其相邻的直线部的壁厚,使其伸展开时的长度较大,能够更好的分散键合过程中的压力,从而降低了拐角部中的应力,进而避免了拐角部发生外延,最终提高了MEMS器件的性能。
上述第一芯片100和第二芯片200可以都具有本申请提供的芯片结构。此时,在第一金属结构140和第二金属结构240中都具有薄壁拐角部。因此,第一金属结构140和第二金属结构240之间的拐角部之间的应力得到进一步降低,进而进一步避免了拐角部发生外延,并进一步提高了MEMS器件的性能。
上述第一金属结构140中的薄壁拐角部与第二金属结构240中的薄壁拐角部可以对应设置。此时,第一金属结构140和第二金属结构240之间的拐角部之间的应力得到进一步降低,进而进一步避免了拐角部发生外延,并进一步提高了MEMS器件的性能。
在上述MEMS器件中,第一芯片100包括第一衬底110,设置于第一衬底110中的MEMS结构120,设置于第一衬底110上的第一介质层130,以及设置于第一介质层130上,且相对环绕在MEMS结构120的外周设置的第一金属结构140。第二芯片200包括具有环形凸出部211的第二衬底210,设置于凸出部211上的第二介质层230,设置于第二介质层230上的第二金属结构240。上述第一介质层130和第二介质层230的材料可以为本领域常见的介质材料,例如SiO2。
上述第一金属结构140和第二金属层的高度可以根据实际工艺需求进行设置。在一种优选实施方式中,第一金属结构140的高度为第二金属结构240的高度的1/2~2。如果第一金属结构140的高度与为第二金属结构240的高度的比值小于1/2或大于2,形成第一金属结构140或第二金属结构240的工艺变得比较困难。上述第一金属结构140和第二金属结构240的材料可以为本领域常见的键合金属。优选地,第一金属结构140为Al,第二金属结构240为Ge。采用上述材料形成的第一金属结构140和第二金属结构240的键合温度较低,有利于进一步提高MEMS器件的性能。
本申请还提供了一种MEMS器件的制作方法。该制作方法包括:制作具有MEMS结构120以及第一金属结构140的第一芯片100,第一金属结构140具有由多个第一直线部和多个第一拐角部相连形成的第一环形结构,且至少一个拐角部为薄壁拐角部,该薄壁拐角部的壁厚小于与其相邻的直线部的壁厚;制作具有第二金属结构240的第二芯片200,第二金属结构240具有由多个第二直线部和多个第二拐角部相连形成的环形结构,且至少一个第二拐角部为薄壁拐角部,该薄壁拐角部的壁厚小于与其相邻的直线部的壁厚;将第一芯片100和第二芯片200通过第一金属结构140和第二金属结构240进行键合连接。
在制作上述第一芯片100的步骤中,在一种优选的实施方式中,形成上述第一芯片100的步骤包括:提供第一衬底110;在第一衬底110中形成MEMS结构120;在第一衬底110上形成第一金属预备结构;以及刻蚀第一金属预备结构,形成第一金属结构140。
上述第一衬底110的材料可以为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)或碳化SiC),也可以是绝缘体上硅(SOI),绝缘体上锗(GOI),或者还可以为其它的材料,例如砷化镓等III-V族化合物。上述MEMS结构120可以为微型压力传感器、加速度传感器和微机械温度传感器等,且MEMS结构120可以采用集成电路制作工艺制作而成。
上述第一金属预备结构可以为本领域常见的键合金属,例如Al或Sn,形成上述第一金属预备结构的工艺包括但不限于采用化学气相沉积或溅射等。刻蚀上述第一金属预备结构的工艺可以为干法刻蚀,优选为等离子刻蚀。在一种可选的实施方式中,等离子法刻蚀的工艺条件为:刻蚀气体为CF4和CHF3,溅射功率为400~1000瓦,刻蚀温度为25~60℃,刻蚀时间为30~360秒。
在形成上述第一金属预备结构之前,还可以在第一衬底110上形成第一介质层130;在刻蚀第一金属预备结构时,进一步刻蚀第一介质层130。上述第一介质层130可以为本领域常见的介质材料,例如SiO2。形成上述第一介质层130的工艺可以为化学气相沉积或溅射等,上述工艺为本领域现有技术,在此不再赘述。
在制作上述第一芯片100的过程中,可以同时制作第二芯片200。在一种优选的实施方式中,形成上述第二芯片200的步骤包括:提供第二衬底210;在第二衬底210上形成第二金属预备结构;以及刻蚀第二金属预备结构,形成所述第二金属结构240。
上述第二衬底210的材料可以为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)或碳化SiC),也可以是绝缘体上硅(SOI),绝缘体上锗(GOI),或者还可以为其它的材料,例如6砷化镓等III-V族化合物。上述第二金属预备结构可以为本领域常见的键合金属,例如Ge,形成上述第一金属预备结构的工艺包括但不限于采用化学气相沉积或溅射等。
刻蚀上述第二金属预备结构的工艺可以为干法刻蚀,优选为等离子刻蚀。在一种可选的实施方式中,等离子法刻蚀的工艺条件为:刻蚀气体为CF4和CHF3,溅射功率为400~1000瓦,刻蚀温度为25~60℃,刻蚀时间为30~360秒。
形成上述第二金属预备结构之前,还可以在第二衬底210上形成第二介质预备层;在刻蚀第二金属预备结构的步骤中,进一步刻蚀第二介质预备层和第二衬底210,从而在第二衬底210上形成凸出部211,并在凸出部211上形成第二介质层230和第二金属结构240。上述第二介质预备层可以为本领域常见的介质材料,例如SiO2。形成上述第二介质预备层的工艺可以为化学气相沉积或溅射等,上述工艺为本领域现有技术,在此不再赘述。
完成制作第一芯片100和第二芯片200的步骤之后,将第一芯片100和第二芯片200通过第一金属结构140和第二金属结构240进行键合连接。上述键合连接的工艺可以为本领域常见的键合工艺。在一种可选实施方式中,将第一金属结构140和第二金属结构240进行键合的工艺为热压键合。此时,一种可选方式中,热压键合的温度为300~500℃,压力为1~5KN,时间为5~20min。上述第一金属结构140和第二金属结构240的材料可以为本领域常见的键合金属。优选地,第一金属结构140为Al,第二金属结构240为Ge。采用上述材料形成的第一金属结构140和第二金属结构240的键合温度较低,有利于进一步提高MEMS器件的性能。需要注意的是,在键合连接前还可以清洗第一芯片100和第二芯片200的表面,以去除表面的缺陷,比如残留有机物等。上述工艺为本领域现有技术,在此不再赘述。
从以上的描述中,可以看出,本申请上述的实施方式实现了如下技术效果:通过在芯片结构的金属结构中形成壁厚小于与其相邻的直线部的壁厚的薄壁拐角部,在将其与其他芯片结构通过键合连接形成芯片的过程中,薄壁拐角部因其壁厚小于与其相邻的直线部的壁厚,使其伸展开时的长度较大,能够更好的分散键合过程中所承受的压力,从而降低了拐角部中的应力,进而避免了拐角部发生外延,最终提高了后期制作的MEMS器件的性能
以上仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (12)
1.一种芯片结构,包括衬底,以及设置于所述衬底上的金属结构,其特征在于,所述金属结构具有由多个直线部和多个拐角部相连形成的环形结构,且至少一个所述拐角部为薄壁拐角部,所述薄壁拐角部的壁厚小于与其相邻的所述直线部的壁厚,
所述薄壁拐角部的内壁具有弧形过渡结构,且所述弧形过渡结构朝向外壁方向延伸至与该薄壁拐角部相邻的两个直线部的内壁的外延交线处的外部。
2.根据权利要求1所述的芯片结构,其特征在于,所述薄壁拐角部与所述直线部相连的两端点之间的连线D的长度与其相邻的所述直线部的长度的1/8~1/4,所述薄壁拐角部的内壁与所述连线D之间的最大垂直高度为所述连线D的1/2~2。
3.根据权利要求1至2中任一项所述的芯片结构,其特征在于,所述金属结构包括四个所述拐角部,其中沿对角线设置的两个所述拐角部为薄壁拐角部。
4.根据权利要求1至2中任一项所述的芯片结构,其特征在于,所述金属结构包括四个所述拐角部,且四个所述拐角部均为薄壁拐角部。
5.一种权利要求1至4中任一项所述的芯片结构的制作方法,其特征在于,所述制作方法包括:
提供衬底;
在所述衬底上形成金属预备结构;
刻蚀所述金属预备结构,形成由多个直线部和多个拐角部相连形成的环形的金属结构,且其中至少一个所述拐角部为薄壁拐角部,所述薄壁拐角部的壁厚小于与其相邻的所述直线部的壁厚。
6.根据权利要求5所述的制作方法,其特征在于,形成所述金属结构的步骤包括:
在所述金属预备结构上形成与所欲形成的所述金属结构的形状相符的硬掩模;
沿所述硬掩模的侧边向下刻蚀所述金属预备结构形成所述金属结构。
7.一种MEMS器件,包括:
第一芯片,设置有MEMS结构以及第一金属结构;
第二芯片,设置有第二金属结构;
所述第一芯片和第二芯片通过所述第一金属结构和第二金属结构相连接,
其特征在于,所述第一芯片和所述第二芯片中至少一个具有权利要求1至4中任一项所述的芯片结构。
8.根据权利要求7所述的MEMS器件,其特征在于,所述第一芯片和所述第二芯片均具有权利要求1至4中任一项所述的芯片结构。
9.根据权利要求8所述的MEMS器件,其特征在于,所述第一金属结构中的薄壁拐角部与所述第二金属结构中的薄壁拐角部相对应设置。
10.根据权利要求9所述的MEMS器件,其特征在于,
所述第一芯片包括:
第一衬底;
所述MEMS结构,设置于所述第一衬底中;
第一介质层,设置于所述第一衬底和所述MEMS结构上;
所述第一金属结构,设置于所述第一介质层上,且相对环绕在所述MEMS结构的外周设置;
所述第二芯片包括:
具有环形凸出部的第二衬底;
第二介质层,设置于所述第二衬底的环形凸出部上;
所述第二金属结构,设置于所述第二介质层上。
11.根据权利要求7所述的MEMS器件,其特征在于,所述第一金属结构的高度为所述第二金属结构的高度的1/2~2。
12.根据权利要求7所述的MEMS器件,其特征在于,所述第一金属结构为Al,所述第二金属结构为Ge。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410127665.9A CN104944354B (zh) | 2014-03-31 | 2014-03-31 | 芯片结构、其制作方法及包括其的mems器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410127665.9A CN104944354B (zh) | 2014-03-31 | 2014-03-31 | 芯片结构、其制作方法及包括其的mems器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104944354A CN104944354A (zh) | 2015-09-30 |
CN104944354B true CN104944354B (zh) | 2017-11-14 |
Family
ID=54159503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410127665.9A Active CN104944354B (zh) | 2014-03-31 | 2014-03-31 | 芯片结构、其制作方法及包括其的mems器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104944354B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11145606B1 (en) | 2020-03-26 | 2021-10-12 | Globalfoundries U.S. Inc. | Corner structures for an optical fiber groove |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0645468A (ja) * | 1992-07-21 | 1994-02-18 | Kyocera Corp | 電子部品収納用パッケージ |
CN101399236A (zh) * | 2007-09-27 | 2009-04-01 | 三洋电机株式会社 | 半导体装置及其制造方法 |
CN101562437A (zh) * | 2008-04-16 | 2009-10-21 | 日本电波工业株式会社 | 用于表面安装的晶体器件 |
CN103534809A (zh) * | 2011-08-05 | 2014-01-22 | 富士电机株式会社 | 半导体器件及半导体器件的制造方法 |
JP2014049562A (ja) * | 2012-08-30 | 2014-03-17 | Kyocera Corp | 電子素子収納用パッケージおよび電子装置 |
-
2014
- 2014-03-31 CN CN201410127665.9A patent/CN104944354B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0645468A (ja) * | 1992-07-21 | 1994-02-18 | Kyocera Corp | 電子部品収納用パッケージ |
CN101399236A (zh) * | 2007-09-27 | 2009-04-01 | 三洋电机株式会社 | 半导体装置及其制造方法 |
CN101562437A (zh) * | 2008-04-16 | 2009-10-21 | 日本电波工业株式会社 | 用于表面安装的晶体器件 |
CN103534809A (zh) * | 2011-08-05 | 2014-01-22 | 富士电机株式会社 | 半导体器件及半导体器件的制造方法 |
JP2014049562A (ja) * | 2012-08-30 | 2014-03-17 | Kyocera Corp | 電子素子収納用パッケージおよび電子装置 |
Also Published As
Publication number | Publication date |
---|---|
CN104944354A (zh) | 2015-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9511996B2 (en) | Methods of forming semiconductor structures including MEMS devices and integrated circuits on common sides of substrates, and related structures and devices | |
JP5543683B2 (ja) | Mems素子のパッケージ及びその製造方法 | |
US8828771B2 (en) | Sensor manufacturing method | |
CN106744656A (zh) | 一种微机电系统器件封装方法及结构 | |
Fischer et al. | Very high aspect ratio through-silicon vias (TSVs) fabricated using automated magnetic assembly of nickel wires | |
JP2011098434A (ja) | マイクロエレクトロニクス及びマイクロシステムの新規構造、及びその製造方法 | |
TW201430974A (zh) | 微機電系統元件的形成方法 | |
US8828772B2 (en) | High aspect ratio MEMS devices and methods for forming the same | |
US9481566B2 (en) | Methods of forming semiconductor structures including MEMS devices and integrated circuits on opposing sides of substrates, and related structures and devices | |
CN108083226A (zh) | 一种mems器件圆片级真空封装方法 | |
CN107814351A (zh) | 适用于射频mems的键合封装构造及其方法 | |
TW201103107A (en) | Method for packaging micromachined devices | |
CN105036060A (zh) | 一种mems器件及其制作方法 | |
CN104944354B (zh) | 芯片结构、其制作方法及包括其的mems器件 | |
CN208819867U (zh) | 硅穿孔结构及半导体器件 | |
Kuisma | Glass isolated TSVs for MEMS | |
CN103943605B (zh) | 基于超薄玻璃的封装结构及方法 | |
US9212051B1 (en) | Systems and methods for forming MEMS assemblies incorporating getters | |
TWI578420B (zh) | 半導體結構及其製作方法 | |
TW201447992A (zh) | 用於面外間隔體界定電極的磊晶式多晶矽蝕刻停止 | |
CN106298719A (zh) | 金属凸块结构及其形成方法 | |
TW202335242A (zh) | 光電器件的轉移方法 | |
CN104355284A (zh) | 一种mems器件双面对通介质隔离结构及制备方法 | |
CN103926034A (zh) | 硅压力芯片结构设计及工艺 | |
CN104766828B (zh) | 晶圆三维集成的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |