WO2013021727A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2013021727A1
WO2013021727A1 PCT/JP2012/065293 JP2012065293W WO2013021727A1 WO 2013021727 A1 WO2013021727 A1 WO 2013021727A1 JP 2012065293 W JP2012065293 W JP 2012065293W WO 2013021727 A1 WO2013021727 A1 WO 2013021727A1
Authority
WO
WIPO (PCT)
Prior art keywords
guard ring
polysilicon
field plate
semiconductor device
metal film
Prior art date
Application number
PCT/JP2012/065293
Other languages
English (en)
French (fr)
Inventor
和 阿部
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to EP12821415.2A priority Critical patent/EP2698822B1/en
Priority to JP2012550262A priority patent/JP5534034B2/ja
Priority to US14/118,548 priority patent/US9129819B2/en
Priority to CN201280023679.5A priority patent/CN103534809B/zh
Publication of WO2013021727A1 publication Critical patent/WO2013021727A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Definitions

  • the present invention relates to a high-voltage semiconductor device for power used in a power converter and the like and a method for manufacturing the semiconductor device.
  • FIG. 6 is an explanatory diagram showing a configuration of a conventional semiconductor device.
  • FIG. 6A is a plan view of a conventional semiconductor device described in Patent Document 2 below.
  • the conventional semiconductor device shown in FIG. 6 includes an element active part 2 through which a main current flows in the center of the semiconductor substrate 1 and a breakdown voltage structure part 3 disposed around the element active part 2.
  • FIG. 6A a straight line portion of the pressure-resistant structure 3 is denoted by reference numeral 3-1, and a corner portion connecting the straight line portions 3-1 in a curved shape is denoted by reference numeral 3-2.
  • FIG. 6A a detailed plane pattern showing an actual structure formed inside each of the element active portion 2 and the breakdown voltage structure portion 3 is not shown.
  • FIG. 6B is a cross-sectional view taken along line AA of the voltage withstanding structure portion 3 in FIG.
  • FIG. 6C is an enlarged cross-sectional view of a portion surrounded by a rectangular frame (hereinafter referred to as a broken-line frame) indicated by a broken line in the pressure-resistant structure 3 in FIG.
  • the front surface of the n-type semiconductor substrate 1 is covered with at least the insulating film 5.
  • This insulating film 5 is usually made of a film mainly composed of an oxide film, and a silicon nitride (SiN) -based insulating film or the like may be laminated as the insulating film 5.
  • the breakdown voltage structure 3 is not only covered with the insulating film 5, but also has an electric field relaxation structure such as a guard ring 4b and field plates 7 and 9b for the purpose of improving breakdown voltage.
  • Reference numeral 11 denotes an oxide film.
  • the field plate 9b shields (blocks) external charges that enter the vicinity of the front surface of the insulating film 5 of the breakdown voltage structure portion 3 from the external environment, thereby preventing long-term breakdown voltage. It also has functions to maintain reliability (also called charge resistance and induced charge blocking function).
  • the polarity of the charge induced in the insulating film 5 is near the front surface of the n-type semiconductor substrate 1 immediately below the insulating film 5 when the off-voltage is applied. This is because it may adversely affect the electric field strength distribution and degrade the withstand voltage reliability.
  • the field plate 9b is formed simultaneously with the metal electrode 9a in contact with the surface of the p-type well region 4a on the front surface side of the element active portion 2 for the efficiency of the manufacturing process. Therefore, the field plate 9b is generally formed using a metal film of the same type as the metal electrode 9a. Regarding the above-described charge resistance, the thick field plate 9b made of a metal film has a feature that it has a higher function of blocking the influence of external charges than the thin field plate 7 made of a polysilicon film.
  • an aluminum alloy (Al-Si alloy) film to which a small amount of silicon (Si) is added is formed on the front surface of the n-type semiconductor substrate 1 by sputtering or the like as the metal film to be the metal electrode 9a and the field plate 9b. Is done.
  • the metal film serving as the metal electrode 9a and the field plate (hereinafter referred to as the metal film field plate) 9b is formed to be relatively thick, about 3 ⁇ m to 5 ⁇ m. Therefore, the metal electrode 9a and the metal film field plate 9b are processed into a required electrode pattern or field plate pattern by wet etching using a photo process, not by dry etching.
  • a relatively thick metal film such as an Al—Si alloy film is formed by wet etching, variations in the etching amount are likely to occur, such as variations in the side etching width of the metal film. As a result, there is a risk that variations in the initial breakdown voltage will increase.
  • the variation in the etching amount such as the variation in the side etching width is estimated in advance, and the width of the breakdown voltage structure portion 3 (from the boundary with the element active portion 2 to the outer edge of the n-type semiconductor substrate 1). It is necessary to make a design in which the width of the pressure-resistant structure portion 3 in the direction toward is widened. However, increasing the width of the pressure-resistant structure 3 is not preferable because it leads to an increase in chip size from the viewpoint of cost reduction.
  • the material of the field plate 7 As the material of the field plate 7, a conductive polysilicon film or a semi-insulating thin film is used.
  • the field plate 7 is thinner than the relatively thick metal film field plate 9b and can be patterned by dry etching. For this reason, the pattern processing accuracy of the field plate 7 is higher than the pattern processing accuracy of the metal film field plate 9b.
  • the width of the breakdown voltage structure 3 needs to be increased as the electric field relaxation effect of the breakdown voltage structure 3 is increased.
  • the chip size can be increased by increasing the width of the pressure-resistant structure 3 as described above.
  • the width of the breakdown voltage structure portion 3 is increased, the area occupied by the breakdown voltage structure portion 3 is increased, and the area of the element active portion 2 is relatively reduced. For this reason, it is desirable that the width of the pressure
  • the field plate has a double structure of a metal film and a polysilicon film in order to improve the pattern processing accuracy of the metal film field plate 9b.
  • the lower layer is a field plate (hereinafter referred to as a polysilicon field plate) 7 made of a polysilicon film
  • the upper layer is a metal film field plate 9b.
  • the width of the lower polysilicon field plate 7 substantially equal to the width of the upper metal film field plate 9b, the expansion of the width of the breakdown voltage structure portion 3 is made as small as possible, while the electric field relaxation effect and the charge resistance are reduced. Both are improving. Further, since the polysilicon film is used as the lower layer as the double-structured field plate, there is an effect of reducing the variation in the initial breakdown voltage compared to the case where the field plate is configured by only the metal film field plate 9b.
  • each field plate and guard ring have the same potential in order to make the electric field relaxation function effective.
  • an opening is provided in the insulating film on the surface of the guard ring, and the field plate is brought into contact (contact) with the guard ring through the opening.
  • the field plate is brought into contact (contact) with the guard ring through the opening.
  • Patent Document 2 discloses that a contact (contact) portion provided in the insulating film 5 is disposed only on the p-type guard ring 4b of the corner portion 3-2 of the four corners of the pressure-resistant structure portion 3. It has been proposed that the linear portion 3-1 of the portion 3 has a structure in which no contact portion is disposed and the width is not increased. As a result, the following Patent Document 2 has a structure in which a semiconductor device having a small variation in initial breakdown voltage can be obtained without substantially changing the width of the breakdown voltage structure portion 3.
  • the p-type layer of the guard ring is formed by forming an opening in an oxide film by photolithography, and ion-implanting p-type impurities (boron (B), etc.) into the n-type semiconductor substrate using this oxide film as a mask.
  • a mask different from the mask used for forming the guard ring is used to pattern the metal film field plate or the polysilicon field plate.
  • This misalignment is a relative positional shift between the guard ring and the field plate, resulting in variations in the electric field strength distribution, resulting in variations in breakdown voltage.
  • an alignment process is performed by forming a guard ring in a self-aligning manner using a polysilicon field plate as a mask without using an oxide film patterned by photolithography as a mask.
  • a method has been proposed in which the variation in breakdown voltage is reduced by omitting (see, for example, Patent Document 3 below (FIG. 3, paragraphs 0007 and 0009)).
  • Patent Document 3 since alignment for forming the guard ring is not performed, the number of alignments is reduced by one, and the alignment deviation is reduced.
  • a field plate made of a conductive film and a field plate made of a semi-insulating film are used.
  • Has been proposed see, for example, Patent Document 1 (FIG. 1, FIG. 0026 paragraph) below) on a plurality of ring-shaped guard rings.
  • Patent Document 2 the alignment accuracy is lowered due to a plurality of alignments for providing contact portions between the field plate and the guard ring surface only at the four corners of the pressure-resistant structure. For this reason, the problem that the initial withstand voltage variation occurs due to the decrease in alignment accuracy has not been solved.
  • the electric field relaxation effect by the field plates 7 and 9b in the breakdown voltage structure 3 shown in FIG. 6C is the protruding distance of the field plates 7 and 9b from the end of the guard ring 4b (the end of the guard ring 4b). Depending on the distance in the horizontal direction).
  • the protrusion distance of the polysilicon field plate 7 closer to the front surface of the n-type semiconductor substrate 1 is particularly important.
  • the protruding distance X of the polysilicon field plate 7 is the distance from the position of the opening side wall of the insulating film 5 which is a field oxide film to the position of the end of the polysilicon field plate 7 extending on the insulating film 5.
  • the position of the side wall of the opening of the insulating film 5 and the position of the end of the polysilicon field plate 7 are affected by the alignment accuracy when the opening of the insulating film 5 is formed and when the polysilicon field plate 7 is formed. fluctuate.
  • the polysilicon field plate 7 is expressed by X ⁇ (a + b). Due to the variation X ⁇ (a + b) of the protruding distance X of the polysilicon field plate 7, the degree of electric field relaxation ability varies. As a result, the initial withstand voltage varies due to the variation in the electric field relaxation capability. For example, in the market of in-vehicle power semiconductor devices, an initial withstand voltage variation that is particularly smaller than usual is required, so the influence of this withstand voltage variation is large. A device with a large variation in pressure resistance may be selected, but this greatly reflects the cost.
  • Patent Document 3 when the guard ring is formed by self-alignment by ion implantation from the opening of the polysilicon field plate, a contact (conductive contact) between the guard ring surface and the polysilicon field plate is easily formed. I can't. Furthermore, when a metal film field plate made of, for example, aluminum (Al) is formed on the polysilicon field plate via an interlayer insulating film, it becomes difficult to remove the interlayer insulating film embedded in the contact portion. For this reason, there is a problem that it is difficult to make contact between both field plates and the guard ring surface.
  • Al aluminum
  • the polysilicon field plate 7 and the guard ring 4b are only one or two of the four corner portions 3-2 of the breakdown voltage structure 3.
  • the same potential is obtained by conductive connection with the metal film field plate 9b.
  • the sheet resistance of the polysilicon field plate 7 is about several tens of ohms / square even when the resistance is sufficiently lowered, and is larger than the sheet resistance of the metal film field plate 9b. Therefore, for example, when the chip size is increased in order to increase the current of the element, and the length of the linear portion 3-1 of the breakdown voltage structure portion 3 is increased accordingly, the adverse effect of flying external charges is greatly affected. End up.
  • one of the peak values of the electric field intensity at the outer peripheral end of the p-type well region 4a of the element active portion 2 and the end portions of the plurality of guard rings 4b of the breakdown voltage structure portion 3 is caused by the occurrence of a potential difference due to the flying of external charges. Only the electric field strength of the guard ring 4b increases abnormally. As a result, even at a low operating voltage, local avalanche breakdown occurs at only one point and the breakdown current concentrates, which may reduce the breakdown voltage. That is, there is a problem that the sharing of breakdown current due to local avalanche breakdown is unbalanced.
  • the contact portion of the corner portion 3-2 at the four corners of the pressure-resistant structure portion 3 and the guard ring 4b of the straight portion 3-1 of the pressure-resistant structure portion 3 or the guard ring 4b are arranged. Further, the potential is not sufficiently fixed in the polysilicon field plate 7 particularly in the vicinity of the middle, and a potential difference is generated between the two points, and the balance of the electric field intensity distribution may be lost. It is desirable to suppress the occurrence of such a potential difference due to the resistance components of the polysilicon field plate 7 and the guard ring 4b.
  • the present invention eliminates the problems caused by the above-described prior art, and therefore, variations in initial breakdown voltage can be reduced, and it is difficult to be adversely affected by external charges, and is excellent in long-term breakdown voltage reliability.
  • An object is to provide a manufacturing method.
  • a semiconductor device has the following characteristics.
  • An element active portion through which a main current flows is provided on a rectangular first conductive semiconductor substrate.
  • a withstand voltage structure portion having a straight portion and a corner portion connecting the straight portion in a curved shape and surrounding the element active portion is provided.
  • a second conductivity type guard ring is provided on the surface layer of the first conductivity type semiconductor substrate from the straight portion of the pressure-resistant structure portion to the corner portion.
  • An annular polysilicon field plate is provided on the surface of the guard ring via an insulating film. The annular polysilicon field plate is disposed separately on the inner and outer peripheral sides of the guard ring.
  • a plurality of polysilicon bridges for connecting the polysilicon field plates to each other at a predetermined interval are provided on the insulating film between the polysilicon field plate on the inner peripheral side and the polysilicon field plate on the outer peripheral side. It has been.
  • An interlayer insulating film is provided on the surfaces of the insulating film, the polysilicon field plate, the polysilicon bridge, and the guard ring.
  • the interlayer insulating film is provided with a contact hole that selectively exposes the polysilicon bridge and the guard ring.
  • a metal film field plate is provided in contact with the polysilicon bridge and the guard ring through the contact hole, and conductively connecting the polysilicon bridge and the guard ring surface to each other.
  • the metal film field plate is provided on the guard ring in the corner portion of the pressure-resistant structure portion and on at least one guard ring in the linear portion of the pressure-resistant structure portion.
  • the guard ring is arranged in an annular shape, and the metal film field plate is provided over the entire circumference of at least one of the guard rings.
  • the width of the polysilicon bridge is narrower than twice the diffusion depth of the guard ring.
  • the width of the polysilicon bridge is narrower than 0.8 times the diffusion depth of the guard ring.
  • the guard ring having the metal film field plate on the corner portion and the linear portion of the breakdown voltage structure portion, and the corner portion It is desirable that the guard rings having the metal film field plates are arranged alternately only in the direction from the element active part side to the outer peripheral part side of the first conductivity type semiconductor substrate only on the arranged part. .
  • a method for manufacturing a semiconductor device includes an element active portion that is provided on a rectangular first conductive type semiconductor substrate and through which a main current flows. And a corner portion that connects the straight portion and the straight portion in a curved line, and surrounds the element active portion, and a surface layer of the first conductivity type semiconductor substrate includes the pressure-resistant structure portion.
  • a guard ring of the second conductivity type provided from the straight part to the corner part, and provided on the surface of the guard ring via an insulating film, separated into an inner peripheral side and an outer peripheral side of the guard ring.
  • An annular polysilicon field plate disposed on the insulating film between the inner peripheral side polysilicon field plate and the outer peripheral side polysilicon field plate; A plurality of polysilicon bridges that connect each other at predetermined intervals, an interlayer insulating film provided on the surfaces of the insulating film, the polysilicon field plate, the polysilicon bridge, and the guard ring, and the interlayer A contact hole provided in an insulating film, which selectively exposes the polysilicon bridge and the guard ring; and contacts the polysilicon bridge and the guard ring via the contact hole; and the polysilicon bridge and the guard ring surface
  • a metal film field plate that is conductively connected to each other, and the metal film field plate includes at least one of the linear part of the pressure-resistant structure portion and the guard ring at the corner portion of the pressure-resistant structure portion.
  • Half provided on the guard ring A method of manufacturing a body device, having the following characteristics. First, a plurality of annular polysilicon field plates surrounding the element active portion are formed on the surface of the first conductive semiconductor substrate. Next, using the polysilicon field plate as a mask, the guard ring is formed by ion-implanting a second conductivity type impurity into the first conductivity type semiconductor substrate exposed at a portion sandwiched between the polysilicon field plates. It is preferable.
  • the alignment step for forming the guard ring can be omitted. For this reason, the variation in the protruding distance of the polysilicon field plate can be made only to the etching variation when forming the pattern of the polysilicon field plate. Thereby, the alignment shift can be reduced, and the shift of the relative positional relationship between the guard ring and the field plate can be suppressed.
  • the potential of the polysilicon field plate and the guard ring is sufficiently fixed to the same potential via the metal film field plate and the polysilicon bridge.
  • the potential between the contact portion at the corner of the pressure-resistant structure portion and the guard ring at the straight portion of the pressure-resistant structure portion or near the middle of the polysilicon field plate disposed on the guard ring Is fixed and almost no potential difference occurs. Therefore, stable electric field relaxation ability can be obtained.
  • the same guard ring is used. Suppresses the occurrence of a potential difference between the contact portion at the corner portion of the breakdown voltage structure portion and the guard ring of the straight portion of the breakdown voltage structure portion or the middle portion of the polysilicon field plate disposed on the guard ring. be able to. Thereby, it is possible to prevent the occurrence of local avalanche breakdown and to suppress the breakdown voltage from decreasing.
  • the semiconductor device and the method for manufacturing the semiconductor device of the present invention it is possible to reduce the variation in the initial breakdown voltage. Moreover, according to the semiconductor device and the method for manufacturing the semiconductor device of the present invention, it is possible to provide a semiconductor device that is hardly affected by external charges and that has excellent long-term breakdown voltage reliability.
  • FIG. 1 is a plan view showing a configuration of a semiconductor device according to an embodiment of the present invention.
  • FIG. 2 is an explanatory diagram showing in detail a main part of the semiconductor device of FIG.
  • FIG. 3 is a cross-sectional view showing in detail a main part of the semiconductor device of FIG. 4 is a cross-sectional view showing in detail the main part of the semiconductor device of FIG.
  • FIG. 5 is a cross-sectional view of a principal part showing a state in the middle of manufacturing the semiconductor device according to the embodiment of the present invention and the conventional semiconductor device.
  • FIG. 6 is an explanatory diagram showing a configuration of a conventional semiconductor device.
  • FIG. 7 is a characteristic diagram showing the breakdown voltage of the semiconductor device according to the embodiment of the present invention.
  • the first conductivity type is n-type and the second conductivity type is p-type.
  • the n-type and p-type can be reversed. Note that, in the following description of the embodiments and the accompanying drawings, the same reference numerals are given to the same components, and duplicate descriptions are omitted.
  • FIG. 1 is a plan view showing a configuration of a semiconductor device according to an embodiment of the present invention.
  • FIG. 2 is an explanatory diagram showing in detail a main part of the semiconductor device of FIG. 3 and 4 are cross-sectional views showing in detail the main part of the semiconductor device of FIG.
  • the semiconductor device according to the first embodiment of the present invention is an element active portion that is provided at the center of a semiconductor substrate 1 having a rectangular planar shape and through which a main current flows. 2 and the pressure
  • FIG. 1B in order to clearly show the mutual arrangement of the element active part 2 and the breakdown voltage structure part 3, the detailed structure and planar pattern inside each are not shown.
  • the breakdown voltage structure 3 includes four straight portions 3-1 along the four sides of the n-type semiconductor substrate 1, and a corner portion 3 that connects these straight portions 3-1 in a curved shape at four corners of the semiconductor substrate 1. -2. Further, since the semiconductor device of the present invention is mainly related to the structure of the breakdown voltage structure portion 3, detailed description of the element active portion 2 is omitted. In the element active portion 2, for example, a MOS (insulated gate made of metal-oxide film-semiconductor) type semiconductor device or a known element structure such as a diode may be formed.
  • FIG. 1A shows an enlarged plan view of a detailed plane pattern in the vicinity of the corner portion 3-2 indicated by a broken-line circle Z for the pressure-resistant structure portion 3.
  • FIG. 1A the metal film field plate 9b is not shown in order to clearly show the planar pattern of the pressure-resistant structure portion 3.
  • the pressure-resistant structure 3 has a six-layer p-type guard ring 4b on the surface layer of the semiconductor substrate 1 under the illustrated pattern.
  • a planar pattern indicated by a thick line in FIG. 1A is a contact portion 10 between the surface of the guard ring 4b and the metal film field plate 9b not shown in FIG.
  • An annular polysilicon field plate 7 is formed on each guard ring 4b so as to be separated into an inner peripheral side and an outer peripheral side of each guard ring 4b with an insulating film (oxide film) 5 interposed therebetween.
  • a polysilicon bridge 8 is formed at the corner 3-2 of the pressure-resistant structure 3 to connect the polysilicon field plate 7 in a ladder form on each guard ring 4b.
  • the metal field plate 9b is in contact with the polysilicon field plate 7 through the polysilicon bridge 8 at the contact portion 10.
  • the metal film field plate 9b is in contact with the guard ring 4b at the contact portion 10. Therefore, the polysilicon field plate 7 and the guard ring 4b are electrically conductively connected to each other through the metal film field plate 9b and have the same potential.
  • a thick line indicating the contact portion 10 is drawn as a continuous line.
  • the thick line indicating the contact portion 10 does not cut the polysilicon bridge 8 but the opening of the interlayer insulating film 6 and the insulating film 5 formed between the polysilicon field plate 7 and the metal film field plate 9b. Show.
  • the contact portion 10 exposes the surface of the guard ring 4 b and the polysilicon bridge 8.
  • FIG. 2 (a) is an enlarged plan view of the broken-line frame G of Fig.1 (a).
  • FIG. 2B is a sectional view taken along line BB in FIG.
  • FIG. 3A is a cross-sectional view taken along the line DD of FIG.
  • FIG. 3B is a cross-sectional view taken along the line CC of FIG.
  • the metal film field plate 9b is not shown in order to clearly show the planar patterns of the polysilicon field plate 7 and the polysilicon bridge 8.
  • the metal film field plate 9b contacts the surface of the guard ring 4b at the contact portion 10 (FIG. 2 (b)) and also contacts the surface of the polysilicon bridge 8 (FIGS. 3 (a) and 3 (b)).
  • the polysilicon field plates 7 arranged separately on the inner peripheral side and the outer peripheral side across the guard ring 4b are connected to each other by a polysilicon bridge 8 made of the same material as the polysilicon field plate 7. . Therefore, the guard ring 4b has the same potential as the polysilicon field plate 7 and the metal film field plate 9b.
  • the guard ring 4b is formed in the polysilicon field using the polysilicon field plate 7 as a mask simultaneously with the p base region (not shown) of the MOS type semiconductor device formed in the element active portion 2, for example. It is formed by ion implantation from the opening of the plate 7.
  • the position of the opening of the polysilicon field plate 7 is indicated by a one-dot chain line 12.
  • the polysilicon field plate 7 and the polysilicon bridge 8 are simultaneously formed with, for example, a gate oxide film and a polysilicon gate electrode (not shown) in the element active portion 2 before the ion implantation step for forming the guard ring 4b.
  • the positions of the end portions are formed so as to be the alternate long and short dash lines 12 and 13.
  • a metal film field such as an Al—Si alloy is formed on the polysilicon field plate 7 via the interlayer insulating film 6.
  • a plate 9b is formed. Thereafter, the guard ring 4b and the metal film field plate 9b are brought into contact with each other through an opening (contact portion 10) provided in advance in the interlayer insulating film 6.
  • the misalignment which has been a problem in the past when forming the guard ring 4b, the polysilicon field plate 7 and the metal film field plate 9b, is obtained when the variation in etching during pattern formation of the polysilicon field plate 7 is ⁇ b.
  • the variation of the protrusion distance X of the polysilicon field plate 7 between the alternate long and short dash line 12 is only X ⁇ b.
  • the variation X ⁇ b of the protruding distance X of the polysilicon field plate 7 is compared with the variation X ⁇ (a + b) of the protruding distance X of the conventional polysilicon field plate 7 shown in FIG. Is smaller than that of the prior art, and the misalignment is limited to ⁇ b.
  • the thickness of the polysilicon field plate 7 can be made thinner than the thickness of the insulating film 5 which is a field oxide film. Since the thickness of the polysilicon field plate 7 is small, the variation in etching is reduced. Therefore, the variation X ⁇ b of the protrusion distance X of the polysilicon field plate 7 according to the embodiment of the present invention is equal to the conventional protrusion distance X. Compared with the variation X ⁇ (a + b), it will be smaller.
  • the guard ring 4b crosses the polysilicon bridge 8 at two points in the cross section along the line DD.
  • FIG. 3A shows the cross-sectional structure of the two polysilicon bridges 8.
  • the guard ring 4b is formed using the polysilicon field plate 7 as a mask. Therefore, the p-type impurity for forming the guard ring 4b is not ion-implanted immediately below the polysilicon bridge 8. By performing thermal diffusion along with this ion implantation, the guard ring 4b is connected immediately below the polysilicon bridge 8 to form an annular shape.
  • the width (width in the DD line direction) L of the polysilicon bridge 8 is preferably narrow enough to connect the guard ring 4b directly below the polysilicon bridge 8 by thermal diffusion.
  • the thermal diffusion performed together with the ion implantation when forming the guard ring 4b is not only diffused in the depth direction from the front surface of the semiconductor substrate 1 with the diffusion depth Xj, but also parallel to the main surface of the semiconductor substrate 1. Proceed in the direction as well.
  • the polysilicon bridge 8 can be connected by thermal diffusion from both sides of the 8.
  • FIG. 7 is a characteristic diagram showing the breakdown voltage of the semiconductor device according to the embodiment of the present invention.
  • the horizontal axis represents the width L of the polysilicon bridge 8 / the diffusion depth Xj of the guard ring 4b.
  • the vertical axis represents the measured breakdown voltage BVdss as a percentage, with the breakdown voltage when the polysilicon bridge 8 is not present (withstand voltage when the guard ring is completely continuous) as the reference breakdown voltage (100%).
  • the width of the polysilicon bridge 8 is preferably less than 0.8 times the diffusion depth of the guard ring 4b.
  • the width of the polysilicon bridge 8 is preferably less than 2.4 ⁇ m.
  • the width of the polysilicon bridge 8 is 6 ⁇ m, which is twice the diffusion depth of the guard ring 4b, a breakdown voltage of 97% or more of the reference breakdown voltage can be obtained. Even if the diffusion depth Xj of the guard ring 4b is larger than 0.8, it does not immediately cause a breakdown voltage failure.
  • a polysilicon bridge 8 is provided above the guard ring 4b with an insulating film 5 interposed therebetween.
  • the polysilicon bridge 8 connects the polysilicon field plates 7 provided above both end portions of the guard ring 4b.
  • the polysilicon bridge 8 is exposed in the contact portion 10.
  • the metal film field plate 9 b is in contact with the surface of the polysilicon bridge 8 in the contact portion 10 and is electrically connected to the polysilicon field plate 7. Since the metal film field plate 9b is in contact with and electrically connected to the surface of the guard ring 4b, the metal film field plate 9b is electrically connected to both the guard ring 4b and the polysilicon field plate 7 and has the same potential.
  • a plurality of polysilicon bridges 8 are formed at the corner portion 3-2 and the straight portion 3-1 of the pressure resistant structure portion 3.
  • the inner and outer polysilicon field plates 7 are electrically and stably connected to each other.
  • More than one polysilicon bridge 8 may be formed.
  • the polysilicon bridges 8 may be formed in a number that can secure an area where the metal film field plate 9b can be formed on the contact portion 10 with good adhesion. That's fine.
  • the arrangement interval of the polysilicon bridges 8 is preferably 10 ⁇ m or more.
  • the metal film field plate 9b that conductively connects the polysilicon bridge 8 and the surface of the guard ring 4b to each other is composed of at least one of the guard ring 4b at the corner portion 3-2 of the breakdown voltage structure portion and the straight portion 3-1 of the breakdown voltage structure portion. If it is formed on the guard ring 4b, the above-described effects can be obtained. In order to exert a stronger effect, it is preferable that the metal film field plate 9b is formed over the entire circumference of at least one guard ring 4b.
  • FIG. 4A is a cross-sectional view taken along the line EE of FIG. 1A, and is a cross-sectional view of the corner portion 3-2 of the pressure-resistant structure portion 3.
  • FIG. 4B is a cross-sectional view taken along the line FF of FIG. 1A, and is a cross-sectional view of the straight line portion 3-1 of the pressure-resistant structure portion 3.
  • the metal film field plate 9b is formed on all the guard rings 4b at the corner portion 3-2 of the pressure-resistant structure portion 3, and is in contact with each guard ring 4b.
  • the metal film field plate 9b is formed alternately (alternately) with respect to the guard ring 4b in the straight line part 3-1.
  • the width of the guard ring 4b not in contact with the plate 9b (the width in the FF line direction) is narrower than the width of the guard ring 4b in contact with the metal film field plate 9b.
  • the width of the entire pressure-resistant structure 3 can be made narrower than the width of the corner portion 3-2 of the pressure-resistant structure 3 and the width of the straight portion 3-1 of the pressure-resistant structure 3 is reduced.
  • the present invention is characterized in that a plurality of polysilicon bridges 8 are provided not only on the guard ring 4b of the corner portion 3-2 of the pressure-resistant structure 3, but also on the guard ring 4b of the straight portion 3-1 of the pressure-resistant structure 3. It is a point that is provided.
  • the guard ring 4b of the linear portion 3-1 of the breakdown voltage structure portion 3 and the polysilicon field plate 7 are connected to each other through the metal film field plate 9b so as to have the same potential.
  • the chip size is increased, and accordingly, the length of the straight line portion 3-1 of the breakdown voltage structure 3 is increased, or the rated voltage is increased (600V to 1700V, (3300V, 4500V, 6500V, etc.) This effect is more prominent when the area of the withstand voltage structure 3 is increased.
  • FIG. 5 is a cross-sectional view of a principal part showing a state in the middle of manufacturing the semiconductor device according to the embodiment of the present invention and the conventional semiconductor device.
  • 5 (a) to 5 (c) are cross-sectional views of the main part in the vicinity of the guard ring in a conventional method for manufacturing a semiconductor device.
  • 5 (d) to 5 (f) are cross-sectional views of the main part in the vicinity of the guard ring 4b in order to clarify the difference from the conventional manufacturing method of the semiconductor device according to the embodiment of the present invention. It is. Therefore, the following method for manufacturing a semiconductor device will be mainly described with a focus on the breakdown voltage structure 3. The case where a MOS semiconductor device is formed in the element active portion 2 will be described as an example.
  • an insulating film 5 made of an oxide film is formed on the front surface of the n-type semiconductor substrate 1 by thermal oxidation.
  • a thick insulating film 5 is left in the pressure-resistant structure portion 3 by patterning and etching, and the insulating film 5 on the region that becomes the p-type guard ring 4b is formed by a known photolithography process.
  • An opening is formed, and a guard ring 4b is formed in the opening of the insulating film 5 by ion implantation (FIG. 5A).
  • FIG. 5D On the other hand, in the method for manufacturing a semiconductor device according to the embodiment of the present invention, only the insulating film 5 and its opening are formed, and the guard ring 4b is not yet formed at this stage.
  • the gate oxide film of the element active portion 2 is formed and the gate polysilicon layer is grown.
  • a gate electrode (not shown) of the element active portion 2 and a polysilicon field plate 7 of the breakdown voltage structure portion 3 are simultaneously formed as shown in FIG. 5B by patterning and dry etching of the gate polysilicon layer.
  • an opening for forming the guard ring 4b is formed in the polysilicon layer deposited for the polysilicon field plate 7.
  • the polysilicon bridge 8 may be formed of the same material as the polysilicon field plate 7 and at the same time as the polysilicon field plate 7.
  • an interlayer insulating film 6 is formed by a CVD (Chemical Vapor Deposition) method.
  • a metal film such as an Al—Si alloy is deposited on the interlayer insulating film 6 by a sputtering method or the like to form a metal film field plate 9b.
  • a back surface structure (not shown) of the element active portion 2
  • a conventional semiconductor device is completed as shown in FIG. 6C.
  • FIG. 6C On the other hand, in the method of manufacturing a semiconductor device according to the embodiment of the present invention, as shown in FIG.
  • the metal film field plate is formed on the interlayer insulating film 6.
  • a contact portion 10 for contacting 9b with the surface of the guard ring 4b is formed.
  • a metal film such as an Al—Si alloy is deposited by sputtering or the like so as to be embedded in the contact portion 10.
  • the metal film is patterned so that the metal film remains in the contact portion 10 to form the metal film field plate 9b. Thereafter, by forming a back surface structure (not shown) of the element active portion 2, the semiconductor device shown in FIG. 2B or FIG. 4A is completed.
  • the metal film field plate is composed of the metal film field plate and the polysilicon field plate, so that the metal film field plate can be compared with the case where the field plate is configured only by the metal film field plate.
  • the thickness can be reduced. Thereby, the processing accuracy of the metal film field plate can be improved. For this reason, variation in etching amount such as variation in side etching width can be reduced. Therefore, variations in initial breakdown voltage can be reduced.
  • the alignment process for forming the guard ring can be omitted.
  • the variation in the protruding distance of the polysilicon field plate can be made only to the etching variation when forming the pattern of the polysilicon field plate.
  • the alignment shift can be reduced, and the shift of the relative positional relationship between the guard ring and the field plate can be suppressed. Therefore, variations in initial breakdown voltage can be reduced.
  • the potential of the polysilicon field plate and the guard ring is sufficiently fixed to the same potential via the metal film field plate and the polysilicon bridge.
  • the potential between the contact portion at the corner of the pressure-resistant structure portion and the guard ring at the straight portion of the pressure-resistant structure portion or near the middle of the polysilicon field plate disposed on the guard ring Is fixed and almost no potential difference occurs. Therefore, stable electric field relaxation capability can be obtained, and variations in initial breakdown voltage can be reduced.
  • the potential of the polysilicon field plate and the guard ring is sufficiently fixed to be the same potential, so that the same guard ring can be obtained even when external charges fly on the breakdown voltage structure. Suppresses the occurrence of a potential difference between the contact portion at the corner portion of the breakdown voltage structure portion and the guard ring of the straight portion of the breakdown voltage structure portion or the middle portion of the polysilicon field plate disposed on the guard ring. be able to. Thereby, it is possible to prevent the occurrence of local avalanche breakdown and to suppress the breakdown voltage from decreasing. Accordingly, a semiconductor device with excellent long-term reliability can be provided.
  • the present invention described above is not limited to the above-described embodiment, but can be applied to various semiconductor devices including a withstand voltage structure portion surrounding an element active portion.
  • the breakdown voltage structure portion is mainly described, and a detailed description of the element active portion is omitted.
  • a MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • IGBT Insulated Gate Bipolar Transistor
  • diode diode
  • the structure of the breakdown voltage structure portion of the semiconductor device according to the present invention described in the above embodiment may be applied to the breakdown voltage structure portion surrounding the well-known element active portion of these elements.
  • the semiconductor device and the method for manufacturing the semiconductor device according to the present invention are useful for a high-breakdown-voltage power semiconductor device used for a power conversion device or the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

　耐圧構造部（３）に、環状のポリシリコンフィールドプレート（７）と金属膜フィールドプレート（９ｂ）との二重構造のフィールドプレートを有する。また、耐圧構造部（３）には、半導体基板（１）のおもて面の表面層に環状の複数のガードリング（４ｂ）が設けられている。ポリシリコンフィールドプレート（７）は、ガードリング（４ｂ）の内周側と外周側とに分離されている。複数のガードリング（４ｂ）のうち少なくとも１つのガードリング（４ｂ）上には、内外周側のポリシリコンフィールドプレート（７）どうしを連結するポリシリコンブリッジ（８）が所定の間隔で全周に亘って設けられている。金属膜フィールドプレート（９ｂ）は、耐圧構造部（３）のコーナー部（３－２）のガードリング（４ｂ）上と、耐圧構造部（３）の直線部（３－１）の少なくとも一つのガードリング（４ｂ）上とに設けられている。

Description

半導体装置および半導体装置の製造方法
　本発明は、電力変換装置などに用いられる電力用高耐圧の半導体装置および半導体装置の製造方法に関する。
　従来、電力用半導体装置として、主電流の流れる素子活性部と、素子活性部周辺の電界を緩和し耐圧を保持する領域と、を備えた装置が公知である（例えば、下記特許文献２（第１図、第５－１図）参照。）。下記特許文献２に記載された従来の電力用半導体装置について説明する。図６は、従来の半導体装置の構成を示す説明図である。図６（ａ）は、下記特許文献２に記載された従来の半導体装置の平面図である。図６に示す従来の半導体装置は、半導体基板１中央にあって主電流の流れる素子活性部２と、この素子活性部２を取り巻く周辺に配置される耐圧構造部３と、を備える。
　図６（ａ）では、耐圧構造部３の直線部を符号３－１で示し、直線部３－１を曲線状に連結するコーナー部を符号３－２で示す。図６（ａ）では、素子活性部２および耐圧構造部３それぞれの内部に形成された実際の構造を示す詳細な平面パターンは図示省略する。図６（ｂ）は、図６（ａ）の耐圧構造部３のＡ－Ａ線における断面図である。図６（ｃ）は、図６（ｂ）の耐圧構造部３内の破線で示す矩形状の枠（以下、破線枠とする）で囲まれる部分の拡大断面図である。
　図６に示す従来の半導体装置の耐圧構造部３は、オフ状態では、ｎ型半導体基板１の上部電極と下部電極（上部電極は金属電極９ａ、下部電極は図示せず）との間にかかるオフ電圧を信頼性よく保持するために、ｎ型半導体基板１のおもて面が少なくとも絶縁膜５で覆われる。この絶縁膜５は通常、酸化膜を主体とする膜からなり、絶縁膜５として窒化シリコン（ＳｉＮ）系絶縁膜などが積層されていてもよい。また、この耐圧構造部３は、単に絶縁膜５で覆われるだけでなく、耐圧を向上させる目的で、ガードリング４ｂやフィールドプレート７，９ｂなどの電界緩和構造が設けられることが多い。符号１１は、酸化膜である。
　フィールドプレート９ｂは、前述の電界緩和機能による耐圧向上のほかにも、外部環境から耐圧構造部３の絶縁膜５のおもて面近傍に侵入する外部電荷をシールド（遮断）して、長期耐圧信頼性を維持する機能（耐電荷性、誘起電荷遮断機能ともいう）も併せ持っている。外部電荷（図示せず）は、絶縁膜５表面に達して付着した場合、絶縁膜５に誘起された電荷の極性がオフ電圧時に絶縁膜５直下のｎ型半導体基板１おもて面近傍での電界強度分布に影響を及ぼして耐圧信頼性を劣化させることがあるため、好ましくないからである。
　また、フィールドプレート９ｂは、製造プロセスの効率上、素子活性部２のおもて面側のｐ型ウエル領域４ａ表面に接触する金属電極９ａと同時形成される。このため、フィールドプレート９ｂは、一般的に、金属電極９ａと同種の金属膜を用いて形成される。前述の耐電荷性については、金属膜からなる厚いフィールドプレート９ｂは、ポリシリコン膜からなる薄いフィールドプレート７よりも外部電荷による影響を遮断する機能が高いという特長を有する。そのような金属電極９ａおよびフィールドプレート９ｂとなる金属膜として、例えばシリコン（Ｓｉ）を微量添加したアルミニウム合金（Ａｌ－Ｓｉ合金）膜がスパッタ等によりｎ型半導体基板１おもて面に被膜形成される。
　特に電力用半導体装置では、この金属電極９ａおよびフィールドプレート（以下、金属膜フィールドプレートとする）９ｂとなる金属膜は３μｍ～５μｍ程度と比較的厚く形成される。このため、金属電極９ａおよび金属膜フィールドプレート９ｂは、ドライエッチングではなく、フォトプロセスを用いたウェットエッチングにより所要の電極パターンやフィールドプレートパターンに加工される。しかしながら、比較的厚いＡｌ－Ｓｉ合金膜などの金属膜をウェットエッチングでパターン形成するため、金属膜のサイドエッチング幅がばらつくなど、エッチング量のばらつきが大きくなり易い。その結果、初期耐圧のばらつきが大きくなる虞がある。
　この耐圧ばらつきを低減するには、サイドエッチング幅のばらつきなどのエッチング量のばらつきの大きさを予め見込んで耐圧構造部３の幅（素子活性部２との境界からｎ型半導体基板１の外端へ向かう方向における耐圧構造部３の幅）を広げた設計にしておく必要がある。しかしながら、耐圧構造部３の幅を広げることは、コスト低減の観点からチップサイズの拡大につながるため、好ましくない。
　フィールドプレート７の材料としては導電性ポリシリコン膜や、半絶縁性薄膜などが用いられる。このフィールドプレート７は、比較的厚い金属膜フィールドプレート９ｂよりも厚さが薄く、ドライエッチングによるパターン加工が可能である。このため、フィールドプレート７のパターン加工精度は、金属膜フィールドプレート９ｂのパターン加工精度よりも高い。
　さらに、高耐圧にするために耐圧構造部３の電界緩和効果を強くするほど、耐圧構造部３の幅を広げる必要がある。しかしながら、この場合においても、前述のように耐圧構造部３の幅を広げることでチップサイズの拡大につながる。また、耐圧構造部３の幅が広くなることで耐圧構造部３の占有面積が大きくなり、素子活性部２の面積が相対的に減少する。このため、耐圧構造部３の幅は狭いことが望ましい。
　そこで、図６に示す従来の耐圧構造部３では、金属膜フィールドプレート９ｂのパターン加工精度を向上させるために、フィールドプレートを金属膜とポリシリコン膜との二重構造にしている。この二重構造のフィールドプレートは、下層をポリシリコン膜からなるフィールドプレート（以下、ポリシリコンフィールドプレートとする）７とし、上層を金属膜フィールドプレート９ｂとしている。
　そして、下層のポリシリコンフィールドプレート７の幅を上層の金属膜フィールドプレート９ｂの幅とほぼ等しくすることにより、耐圧構造部３の幅の拡大をできるだけ小さくしつつ、電界緩和効果と耐電荷性との双方を向上させている。また、二重構造のフィールドプレートとして下層にポリシリコン膜を使用しているため、初期耐圧のばらつきを金属膜フィールドプレート９ｂのみでフィールドプレートを構成した場合に比べて軽減する効果がある。
　前述のような二重構造のフィールドプレートを形成する際には、電界緩和機能を有効にするために各フィールドプレートとガードリングとを同電位にする必要がある。そのためにはガードリング表面の絶縁膜に開口部を設けて、この開口部を介してフィールドプレートをガードリングにコンタクト（接触）させる構造とする。その際、エッチングによる絶縁膜のパターン加工精度とアライメント精度との両方を加味し、かつ抵抗の低いコンタクト部を形成するには、コンタクト部を設けない場合に比してガードリングの幅を広げる必要がある。
　この点に関して、下記特許文献２には、絶縁膜５に設けるコンタクト（接触）部を、耐圧構造部３の４隅のコーナー部３－２のｐ型ガードリング４ｂ上のみに配置し、耐圧構造部３の直線部３－１にはコンタクト部を配置せず幅も広げない構造とすることが提案されている。その結果、下記特許文献２では、実質的に耐圧構造部３の幅を変えず、初期耐圧のばらつきが小さい半導体装置が得られる構造となっている。
　また、初期耐圧のばらつきに影響する別の要因として、ガードリングとフィールドプレートとの間のアライメントずれがある。通常、ガードリングのｐ型層は、フォトリソグラフィ法により酸化膜に開口部を形成し、この酸化膜をマスクにしてｎ型半導体基板にｐ型不純物（ボロン（Ｂ）など）をイオン注入することにより形成する。一方、フィールドプレートにおいては金属膜フィールドプレートあるいはポリシリコンフィールドプレートをパターニングするため、ガードリングの形成時に用いたマスクとは異なるマスクを使用する。
　このようにガードリングとフィールドプレートとで異なるマスクを用いるため、ガードリングのパターンとフィールドプレートのパターンとの間に、各マスクのフォトリソグラフィ工程（特に露光）におけるアライメントずれが生じることは避けられない。このアライメントずれ（アライメント精度）は、ガードリングとフィールドプレートとの間の相対的な位置関係のずれとなり、電界強度分布のばらつきをもたらすため、最終的に耐圧のばらつきとなる。
　このアライメントずれに起因する耐圧ばらつきを低減する方法として、フォトリソグラフィによりパターニングされた酸化膜をマスクとして用いずに、ポリシリコンフィールドプレートをマスクにして自己整合的にガードリングを形成してアライメント工程を省くことにより耐圧ばらつきを小さくする方法が提案されている（例えば、下記特許文献３（第３図、第０００７段落、第０００９段落）参照）。下記特許文献３では、ガードリングを形成するためのアライメントが行われないため、アライメント回数が一回少なくなり、アライメントずれが小さくなる。
　なお、耐圧構造部のフィールドプレート技術に関して、耐圧構造部の占有面積を増加させることなく、安定した高耐圧特性を得るために、導電性膜からなるフィールドプレートと半絶縁性膜からなるフィールドプレートとを複数のリング状のガードリング上に交互に配置する技術が提案されている（例えば、下記特許文献１（第１図、第００２６段落）参照）。
特許第３５９１３０１号公報 特開２００８－１９３０４３号公報 特開平８－２５０５１２号公報
　しかしながら、上記特許文献２では、耐圧構造部の４隅のコーナー部のみにフィールドプレートとガードリング表面とのコンタクト部を設けるための複数回のアライメントに起因してアライメント精度が低下する。このため、アライメント精度の低下に起因して初期耐圧ばらつきが生じるという問題は解消されていない。例えば、図６（ｃ）に示す耐圧構造部３におけるフィールドプレート７，９ｂによる電界緩和効果は、このフィールドプレート７，９ｂの、ガードリング４ｂの端部からのはみ出し距離（ガードリング４ｂの端部の左右方向の距離）によって変動する。
　二重構造のフィールドプレートの場合は、特にｎ型半導体基板１おもて面により近いポリシリコンフィールドプレート７のはみ出し距離が重要となる。ポリシリコンフィールドプレート７のはみ出し距離Ｘは、フィールド酸化膜である絶縁膜５の開口部側壁の位置から絶縁膜５上に伸びるポリシリコンフィールドプレート７の端部の位置までの距離となる。絶縁膜５の開口部側壁の位置とポリシリコンフィールドプレート７の端部との位置は、絶縁膜５の開口部の形成時およびポリシリコンフィールドプレート７の形成時のアライメント精度の影響を受けてそれぞれ変動する。
　アライメント精度をアライメントずれの大きさであらわし、絶縁膜５の開口部側壁の位置のばらつきを±ａとし、ポリシリコンフィールドプレート７の端部に位置のばらつきを±ｂとした場合、ポリシリコンフィールドプレート７のはみ出し距離ＸのばらつきはＸ±（ａ＋ｂ）であらわされる。このポリシリコンフィールドプレート７のはみ出し距離ＸのばらつきＸ±（ａ＋ｂ）により、電界緩和能力の程度がばらつくことになる。その結果、この電界緩和能力のばらつきを原因とする初期耐圧のばらつきが生じる。例えば車載用パワー半導体装置の市場では、通常より特に小さい初期耐圧ばらつきが求められるため、この耐圧ばらつきの影響が大きい。耐圧ばらつきが大きい装置を選別すればよいが、コストに大きく反映する。
　また、上記特許文献３では、ポリシリコンフィールドプレートの開口部からのイオン注入による自己整合によりガードリングを形成する場合、ガードリング表面とポリシリコンフィールドプレートとのコンタクト（導電接触）を容易に形成することができない。さらに、ポリシリコンフィールドプレートの上部に層間絶縁膜を介して例えばアルミニウム（Ａｌ）からなる金属膜フィールドプレートを形成する場合も、コンタクト部内に埋め込まれた層間絶縁膜の除去が困難となる。このため、両方のフィールドプレートとガードリング表面とのコンタクトが困難であるという問題がある。
　さらに、上記特許文献２に記載された耐圧構造部３の場合、ポリシリコンフィールドプレート７とガードリング４ｂとは、耐圧構造部３の４隅のコーナー部３－２のうち１、２点のみでそれぞれ金属膜フィールドプレート９ｂと導電接続されることで同電位になっている。また、ポリシリコンフィールドプレート７のシート抵抗は十分低抵抗化した場合でも数１０Ω／□程度であり、金属膜フィールドプレート９ｂのシート抵抗よりも大きい。そのため、例えば素子の大電流化を図るためにチップサイズが大きくなり、それに応じて耐圧構造部３の直線部３－１の長さが長くなった場合、外部電荷の飛来による悪影響を大きく受けてしまう。
　具体的には、外部電荷の飛来により、同じガードリング４ｂ上において、耐圧構造部３のコーナー部３－２のコンタクト部と、耐圧構造部３の直線部３－１のガードリング４ｂまたは当該ガードリング４ｂ上に配置されたポリシリコンフィールドプレート７の中間付近との間で電位差が生じ、電界強度分布のバランスが崩れて耐圧が低下する虞がある。すなわち、素子活性部２のｐ型ウエル領域４ａの外周端および耐圧構造部３の複数のガードリング４ｂ端部の電界強度の各ピーク値のうち、外部電荷の飛来による電位差の発生によりある一つのガードリング４ｂの電界強度だけが異常に増加する。これにより、低い動作電圧でもその１点のみで局所的なアバランシェ降伏が発生して降伏電流が集中することで、耐圧が低下する虞がある。すなわち、局所的なアバランシェ降伏による降伏電流の分担がアンバランスであるという問題がある。
　例えば、強い外部電荷が耐圧構造部３上に飛来した場合であっても、二重構造のフィールドプレートにより、外部電荷をフィールドプレートと同電位に固定する効果を、ある程度期待することができる。しかしながら、この二重構造のフィールドプレートとガードリングとの電気的な接触は、前述のように耐圧構造部３の４隅のコーナー部３－２に設けられたコンタクト部のうち１，２点のみで行われる。また、ポリシリコンフィールドプレート７およびガードリング４ｂは、金属膜フィールドプレート９ｂに比べるとシート抵抗が大きい。
　そのため、同じガードリング４ｂ上において、耐圧構造部３の４隅のコーナー部３－２のコンタクト部と、耐圧構造部３の直線部３－１のガードリング４ｂまたはこのガードリング４ｂ上に配置されたポリシリコンフィールドプレート７の中で特に中間付近との間では、電位が十分に固定されず、この２点間に電位差が生じ、電界強度分布のバランスが崩れてくる虞がある。このようなポリシリコンフィールドプレート７およびガードリング４ｂの抵抗成分に起因する電位差の発生を抑制することが望ましい。
　本発明は、上述した従来技術による問題点を解消するため、初期耐圧のばらつきを小さくすることができ、また外部電荷の悪影響を受け難く、かつ長期耐圧信頼性にも優れる半導体装置および半導体装置の製造方法を提供することを目的とする。
　上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。矩形状の第１導電型半導体基板に、主電流の流れる素子活性部が設けられている。直線部と当該直線部を曲線状に連結するコーナー部とを有し、前記素子活性部を囲む耐圧構造部が設けられている。前記第１導電型半導体基板の表面層に、前記耐圧構造部の前記直線部から前記コーナー部に亘って第２導電型のガードリングが設けられている。前記ガードリングの表面に絶縁膜を介して環状のポリシリコンフィールドプレートが設けられている。環状の前記ポリシリコンフィールドプレートは、当該ガードリングの内周側と外周側とに分離して配置される。内周側の前記ポリシリコンフィールドプレートと外周側の前記ポリシリコンフィールドプレートとの間の前記絶縁膜上に、前記ポリシリコンフィールドプレートどうしを相互に所定の間隔で連結する複数のポリシリコンブリッジが設けられている。前記絶縁膜、前記ポリシリコンフィールドプレート、前記ポリシリコンブリッジおよび前記ガードリングの表面に、層間絶縁膜が設けられている。前記層間絶縁膜には、前記ポリシリコンブリッジおよび前記ガードリングを選択的に露出するコンタクトホールが設けられている。前記コンタクトホールを介して前記ポリシリコンブリッジおよび前記ガードリングに接し、前記ポリシリコンブリッジと前記ガードリング表面とを相互に導電接続する金属膜フィールドプレートが設けられている。前記金属膜フィールドプレートは、前記耐圧構造部の前記コーナー部の前記ガードリングの上と、前記耐圧構造部の前記直線部の少なくとも一つの前記ガードリング上とに設けられている。
　また、この発明にかかる半導体装置は、上述した発明において、前記ガードリングは環状に配置され、前記金属膜フィールドプレートが、少なくとも一つの前記ガードリングの全周に亘って設けられていることが好ましい。
　また、この発明にかかる半導体装置は、上述した発明において、前記ポリシリコンブリッジの幅が前記ガードリングの拡散深さの２倍よりも狭いことが好ましい。
　また、この発明にかかる半導体装置は、上述した発明において、前記ポリシリコンブリッジの幅が前記ガードリングの拡散深さの０．８倍よりも狭いことがより好ましい。
　また、この発明にかかる半導体装置は、上述した発明において、前記耐圧構造部の前記コーナー部および前記直線部に配置された部分上に前記金属膜フィールドプレートを有する前記ガードリングと、前記コーナー部に配置された部分上のみに前記金属膜フィールドプレートを有する前記ガードリングとが、前記素子活性部側から前記第１導電型半導体基板の外周部側へ向かう方向に交互に配置されていることが望ましい。
　また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、矩形状の第１導電型半導体基板に設けられた、主電流の流れる素子活性部と、直線部と当該直線部を曲線状に連結するコーナー部とを有し、前記素子活性部を囲む耐圧構造部と、前記第１導電型半導体基板の表面層に、前記耐圧構造部の前記直線部から前記コーナー部に亘って設けられた第２導電型のガードリングと、前記ガードリングの表面に絶縁膜を介して設けられ、当該ガードリングの内周側と外周側とに分離して配置される環状のポリシリコンフィールドプレートと、内周側の前記ポリシリコンフィールドプレートと外周側の前記ポリシリコンフィールドプレートとの間の前記絶縁膜上に設けられ、前記ポリシリコンフィールドプレートどうしを相互に所定の間隔で連結する複数のポリシリコンブリッジと、前記絶縁膜、前記ポリシリコンフィールドプレート、前記ポリシリコンブリッジおよび前記ガードリングの表面に設けられた層間絶縁膜と、前記層間絶縁膜に設けられ、前記ポリシリコンブリッジおよび前記ガードリングを選択的に露出するコンタクトホールと、前記コンタクトホールを介して前記ポリシリコンブリッジおよび前記ガードリングに接し、前記ポリシリコンブリッジと前記ガードリング表面とを相互に導電接続する金属膜フィールドプレートと、を備え、前記金属膜フィールドプレートは、前記耐圧構造部の前記コーナー部の前記ガードリング上と、前記耐圧構造部の前記直線部の少なくとも一つの前記ガードリング上とに設けられている半導体装置の製造方法であって、次の特徴を有する。先ず、前記第１導電型半導体基板の表面に、前記素子活性部を囲む環状の複数の前記ポリシリコンフィールドプレートを形成する。次に、前記ポリシリコンフィールドプレートをマスクとして、前記ポリシリコンフィールドプレートに挟まれた部分に露出する前記第１導電型半導体基板に第２導電型不純物をイオン注入することで前記ガードリングを形成することが好ましい。
　上述した発明によれば、ポリシリコンフィールドプレートをマスクとして自己整合的にガードリングを形成するためのイオン注入を行うことで、ガードリングを形成するためのアライメント工程を省略することができる。このため、ポリシリコンフィールドプレートのはみ出し距離のばらつきを、ポリシリコンフィールドプレートのパターン形成時のエッチングばらつきのみとすることができる。これにより、アライメントずれを低減し、ガードリングとフィールドプレートとの間の相対的な位置関係のずれを抑制することができる。
　また、上述した発明によれば、金属膜フィールドプレートおよびポリシリコンブリッジを介して、ポリシリコンフィールドプレートとガードリングとの電位が十分に固定され同電位となる。これにより、同じガードリング上において、耐圧構造部のコーナー部のコンタクト部と、耐圧構造部の直線部のガードリングまたは当該ガードリング上に配置されたポリシリコンフィールドプレートの中間付近との間の電位が固定され、電位差が殆ど生じない。従って、安定した電界緩和能力を得ることができる。
　また、上述した発明によれば、ポリシリコンフィールドプレートとガードリングとの電位が十分に固定され同電位となることにより、耐圧構造部上に外部電荷が飛来した場合であっても、同じガードリング上における、耐圧構造部のコーナー部のコンタクト部と、耐圧構造部の直線部のガードリングまたは当該ガードリング上に配置されたポリシリコンフィールドプレートの中間付近との間に電位差が生じることを抑制することができる。これにより、局所的なアバランシェ降伏が発生することを防止し、耐圧が低下することを抑制することができる。
　本発明にかかる半導体装置および半導体装置の製造方法によれば、初期耐圧のばらつきを小さくすることができるという効果を奏する。また、本発明にかかる半導体装置および半導体装置の製造方法によれば、外部電荷の悪影響を受け難く、長期耐圧信頼性にも優れる半導体装置を提供することができるという効果を奏する。
図１は、本発明の実施の形態にかかる半導体装置の構成を示す平面図である。 図２は、図１の半導体装置の要部を詳細に示す説明図である。 図３は、図１の半導体装置の要部を詳細に示す断面図である。 図４は、図１の半導体装置の要部を詳細に示す断面図である。 図５は、本発明の実施の形態にかかる半導体装置および従来の半導体装置の製造途中の状態を示す要部断面図である。 図６は、従来の半導体装置の構成を示す説明図である。 図７は、本発明の実施の形態にかかる半導体装置の耐圧について示す特性図である。
　以下、本発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態について、添付図面を参照して詳細に説明する。本発明は、以下説明する実施の形態の記載のみに限定されるものではない。以下の説明では、第１導電型をｎ型、第２導電型をｐ型として説明するが、ｎ型とｐ型とを逆にすることもできる。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
　本発明の実施の形態にかかる半導体装置について、図１～４を参照して説明する。図１は、本発明の実施の形態にかかる半導体装置の構成を示す平面図である。図２は、図１の半導体装置の要部を詳細に示す説明図である。図３，４は、図１の半導体装置の要部を詳細に示す断面図である。図１（ｂ）の平面図に示すように、本発明の実施の形態１にかかる半導体装置は、矩形状の平面形状を有する半導体基板１の中央部に設けられた主電流が流れる素子活性部２と、この素子活性部２の外周を取り巻く耐圧構造部３と、を備える。図１（ｂ）においては、素子活性部２と耐圧構造部３との相互の配置を明確に示すために、それぞれの内部の詳細な構造および平面パターンを図示省略する。
　耐圧構造部３は、ｎ型の半導体基板１の４辺に沿った４つの直線部３－１と、これらの直線部３－１を半導体基板１の４隅で曲線状に連結するコーナー部３－２とを有する。また、本発明の半導体装置は主として耐圧構造部３の構成にかかるため、素子活性部２についての詳細な説明を省略する。素子活性部２には、例えば、ＭＯＳ（金属－酸化膜－半導体からなる絶縁ゲート）型半導体装置や、ダイオードなどの周知の素子構造が形成されていてもよい。耐圧構造部３については、破線円Ｚで示すコーナー部３－２近傍の詳細な平面パターンの拡大平面図を図１（ａ）に示す。図１（ａ）では耐圧構造部３の平面パターンを明確に示すために、金属膜フィールドプレート９ｂを図示省略する。
　図１（ａ）に示すように、耐圧構造部３には図示のパターンの下の半導体基板１の表面層に６重のｐ型のガードリング４ｂを有する。図１（ａ）において太線で示す平面パターンは、ガードリング４ｂ表面と図１には示されない金属膜フィールドプレート９ｂとのコンタクト部１０である。各ガードリング４ｂ上には、絶縁膜（酸化膜）５を介して、それぞれのガードリング４ｂの内周側と外周側とに分離して配置される環状のポリシリコンフィールドプレート７が形成されている。そして、耐圧構造部３のコーナー部３－２には各ガードリング４ｂ上にてポリシリコンフィールドプレート７をはしご段状に連結するポリシリコンブリッジ８が形成されている。
　このポリシリコンフィールドプレート７には、コンタクト部１０にて、ポリシリコンブリッジ８を介して金属膜フィールドプレート９ｂが接する。ガードリング４ｂには、コンタクト部１０において金属膜フィールドプレート９ｂが接する。そのため、金属膜フィールドプレート９ｂを介して、ポリシリコンフィールドプレート７とガードリング４ｂとは相互に電気的に導電接続され、同電位となっている。図１（ａ）ではコンタクト部１０を示す太線は連続線として描かれている。このコンタクト部１０を示す太線は、ポリシリコンブリッジ８を切断するものではなく、ポリシリコンフィールドプレート７と金属膜フィールドプレート９ｂとの間に形成される層間絶縁膜６および絶縁膜５の開口部を示している。コンタクト部１０には、ガードリング４ｂの表面とポリシリコンブリッジ８とが露出される。
　ガードリング４ｂと金属膜フィールドプレート９ｂとの接触箇所、および、ポリシリコンブリッジ８と金属膜フィールドプレート９ｂとの接触箇所の断面構造について説明する。図２（ａ）は、図１（ａ）の破線枠Ｇの拡大平面図である。図２（ｂ）は、図２（ａ）のＢ－Ｂ線断面図である。図３（ａ）は、図２（ａ）のＤ－Ｄ線断面図である。図３（ｂ）は図２（ａ）のＣ－Ｃ線断面図である。図２（ａ）ではポリシリコンフィールドプレート７およびポリシリコンブリッジ８の平面パターンを明確に示すために、金属膜フィールドプレート９ｂを図示省略する。
　金属膜フィールドプレート９ｂは、コンタクト部１０でガードリング４ｂ表面に接触する（図２（ｂ））とともに、ポリシリコンブリッジ８の表面とも接触する（図３（ａ），３（ｂ））。また、ガードリング４ｂを挟んで内周側と外周側とに分離して配置されたポリシリコンフィールドプレート７どうしは、ポリシリコンフィールドプレート７と同材料でできたポリシリコンブリッジ８により連結されている。このため、ガードリング４ｂは、ポリシリコンフィールドプレート７および金属膜フィールドプレート９ｂと同電位となる。
　図２（ｂ）に示すように、ガードリング４ｂは、素子活性部２内に形成された例えばＭＯＳ型半導体装置の図示しないｐベース領域と同時に、ポリシリコンフィールドプレート７をマスクにしてポリシリコンフィールドプレート７の開口部からイオン注入により形成される。図２（ｂ）に、ポリシリコンフィールドプレート７の開口部の位置を一点鎖線１２で示す。このポリシリコンフィールドプレート７およびポリシリコンブリッジ８は、ガードリング４ｂを形成するためのイオン注入工程よりも前に、例えば素子活性部２内の図示しないゲート酸化膜およびポリシリコンゲート電極の形成と同時に、端部の位置が一点鎖線１２，１３となるように形成される。
　また、前述のように、このポリシリコンフィールドプレート７をマスクにしてガードリング４ｂを形成した後、ポリシリコンフィールドプレート７の上に、層間絶縁膜６を介してＡｌ－Ｓｉ合金などの金属膜フィールドプレート９ｂが形成される。その後、層間絶縁膜６に予め設けられていた開口部（コンタクト部１０）を介してガードリング４ｂと金属膜フィールドプレート９ｂとが接触される。
　このガードリング４ｂ、ポリシリコンフィールドプレート７および金属膜フィールドプレート９ｂを形成するときに従来問題にされていたアライメントずれは、ポリシリコンフィールドプレート７のパターン形成時のエッチングばらつきを±ｂとした場合、一点鎖線１２と一点鎖線１３との間のポリシリコンフィールドプレート７のはみ出し距離ＸのばらつきはＸ±ｂだけとなる。このポリシリコンフィールドプレート７のはみ出し距離ＸのばらつきＸ±ｂは、前述の図６（ｃ）の従来のポリシリコンフィールドプレート７のはみ出し距離ＸのばらつきＸ±（ａ＋ｂ）と比較して、アライメント回数が従来よりも一回少なく、アライメントずれが±ｂのみにとどまるため、小さくなる。さらに、一般的に、ポリシリコンフィールドプレート７の厚さはフィールド酸化膜である絶縁膜５の厚さより薄くすることができる。ポリシリコンフィールドプレート７の厚さが薄いことで、エッチングばらつきも小さくなるため、本発明の実施の形態にかかるポリシリコンフィールドプレート７のはみ出し距離ＸのばらつきＸ±ｂは、従来のはみ出し距離ＸのばらつきＸ±（ａ＋ｂ）に比べるとさらに小さいずれとなる。
　図２（ａ）に示すように、Ｄ－Ｄ線断面において、本発明にかかるガードリング４ｂはポリシリコンブリッジ８を２箇所で横切っている。図３（ａ）にはその２箇所のポリシリコンブリッジ８の断面構成が図示されている。前述のように、本発明にかかる耐圧構造部３では、ガードリング４ｂはポリシリコンフィールドプレート７をマスクとして形成される。このため、ポリシリコンブリッジ８の直下には、ガードリング４ｂを形成するためのｐ型不純物はイオン注入されない。このイオン注入とともに熱拡散が行われることで、ポリシリコンブリッジ８の直下においてガードリング４ｂが繋がり環状となる。
　ガードリング４ｂがポリシリコンブリッジ８の直下に形成されずに不連続になる場合、耐圧が低下する虞がある。このため、ポリシリコンブリッジ８の幅（Ｄ－Ｄ線方向の幅）Ｌは、熱拡散によりポリシリコンブリッジ８の直下でガードリング４ｂが繋がる程度に狭いことが好ましい。ガードリング４ｂを形成する際にイオン注入とともに行われる熱拡散は、半導体基板１のおもて面から深さ方向に拡散深さＸｊで拡散するだけでなく、半導体基板１の主面に平行な方向にも進行する。このため、ガードリング４ｂを形成するために注入されたｐ型不純物の、半導体基板１の主面に平行な方向への拡散幅よりもポリシリコンブリッジ８の幅Ｌが狭ければ、ポリシリコンブリッジ８の両側方からの熱拡散によりガードリング４ｂを繋げることができる。
　図７に示すようにポリシリコンブリッジ８の幅Ｌに対するガードリング４ｂの拡散深さＸｊの比（以下、ポリシリコンブリッジ８の幅Ｌ／ガードリング４ｂの拡散深さＸｊとする）と耐圧との関係について検証した。図７は、本発明の実施の形態にかかる半導体装置の耐圧について示す特性図である。図７において、横軸は、ポリシリコンブリッジ８の幅Ｌ／ガードリング４ｂの拡散深さＸｊである。縦軸は、ポリシリコンブリッジ８がないときの耐圧（ガードリングが完全に連続しているときの耐圧）を基準耐圧（１００％）として、測定耐圧ＢＶｄｓｓを百分率で表したものである。
　図７に示す結果から、ポリシリコンブリッジ８の幅Ｌ／ガードリング４ｂの拡散深さＸｊが０．８より大きい場合に耐圧が低下することが確認された。従って、ポリシリコンブリッジ８の幅はガードリング４ｂの拡散深さの０．８倍未満であることが好ましい。例えば、ガードリング４ｂの拡散深さを３μｍとした場合、ポリシリコンブリッジ８の幅は２．４μｍ未満であることが好ましい。ただし、ポリシリコンブリッジ８の幅をガードリング４ｂの拡散深さの２倍の６μｍにした場合であっても、基準耐圧の９７％以上の耐圧が得られるため、ポリシリコンブリッジ８の幅Ｌ／ガードリング４ｂの拡散深さＸｊを０．８よりも大きくしたとしても直ちに耐圧不良になるわけではない。
　図３（ｂ）のＣ－Ｃ線断面図に示すように、ガードリング４ｂの上方に絶縁膜５を介してポリシリコンブリッジ８が設けられている。ポリシリコンブリッジ８は、ガードリング４ｂの両端部側の上方にそれぞれ設けられたポリシリコンフィールドプレート７どうしを連結する。また、ポリシリコンブリッジ８は、コンタクト部１０内に露出されている。金属膜フィールドプレート９ｂは、コンタクト部１０内においてポリシリコンブリッジ８の表面と接触し、ポリシリコンフィールドプレート７に電気的に接続されている。金属膜フィールドプレート９ｂは、ガードリング４ｂの表面と接触し電気的に接続されているため、ガードリング４ｂおよびポリシリコンフィールドプレート７の両方と電気的に接続され、同電位にされている。
　耐圧構造部３には、ポリシリコンブリッジ８が耐圧構造部３のコーナー部３－２および直線部３－１に複数形成されている。ポリシリコンブリッジ８を複数形成することにより、内周側および外周側のポリシリコンフィールドプレート７どうしが電気的に安定して接続される。このポリシリコンブリッジ８は１個よりも多く、複数個形成されればよく、例えば、コンタクト部１０に金属膜フィールドプレート９ｂを密着性よく形成することができる面積を確保可能な個数で形成されればよい。例えば、ポリシリコンブリッジ８が２個以上形成される場合、ポリシリコンブリッジ８の配置間隔は１０μｍ以上あることが好ましい。
　ポリシリコンブリッジ８とガードリング４ｂ表面とを相互に導電接続する金属膜フィールドプレート９ｂは、耐圧構造部のコーナー部３－２のガードリング４ｂと、耐圧構造部の直線部３－１の少なくとも１本のガードリング４ｂとに形成されていれば、前述の効果を奏することができる。より強く効果を奏するには、少なくとも１本のガードリング４ｂの全周にわたり金属膜フィールドプレート９ｂが形成されると好ましい。
　ガードリング４ｂの配置について、図４を参照して説明する。図４（ａ），４（ｂ）では、図面の左側が耐圧構造部３の内周側であり、図面右側が、耐圧構造部３の外周側である。図４（ａ）は図１（ａ）のＥ－Ｅ線断面図であり、耐圧構造部３のコーナー部３－２の断面図である。図４（ｂ）は図１（ａ）のＦ－Ｆ線断面図であり、耐圧構造部３の直線部３－１の断面図である。図４（ａ）に示す耐圧構造部３のコーナー部３－２における金属膜フィールドプレート９ｂの配置と、図４（ｂ）の耐圧構造部３の直線部３－１における金属膜フィールドプレート９ｂの配置とを比較する。
　図４（ａ）に示すように、耐圧構造部３のコーナー部３－２において、金属膜フィールドプレート９ｂは、すべてのガードリング４ｂ上に形成され、それぞれガードリング４ｂに接触している。一方、図４（ｂ）に示すように、耐圧構造部３の直線部３－１において、金属膜フィールドプレート９ｂは、ガードリング４ｂに対して一本おき（交互）に形成され、金属膜フィールドプレート９ｂに接していないガードリング４ｂの幅（Ｆ－Ｆ線方向の幅）が、金属膜フィールドプレート９ｂに接しているガードリング４ｂの幅より狭くなっている。その結果、耐圧構造部３全体の幅も、耐圧構造部３のコーナー部３－２の幅よりも耐圧構造部３の直線部３－１の幅を狭くすることができる。
　また、本発明の特徴は、耐圧構造部３のコーナー部３－２のガードリング４ｂ上だけでなく、耐圧構造部３の直線部３－１のガードリング４ｂ上にもポリシリコンブリッジ８を複数設けている点である。これにより、金属膜フィールドプレート９ｂを介して、耐圧構造部３の直線部３－１のガードリング４ｂとポリシリコンフィールドプレート７とが相互に同電位となるように接続される。この特徴により、同じガードリング４ｂ上において、耐圧構造部３のコーナー部３－２のコンタクト部１０と、耐圧構造部３の直線部３－１のガードリング４ｂまたはこのガードリング４ｂ上に配置されたポリシリコンフィールドプレート７の中間付近との間で電位差が生じることは殆どない。
　仮に外部電荷が耐圧構造部３の表面に存在したとしても、上記のような電位差の発生が抑えられ、電界強度分布のバランスも良好に維持することができる。このため、局所的なアバランシェ降伏の発生を抑えることができる。従って、耐圧の低下が抑えられ、長期信頼性に優れるという効果を奏することができる。特に、素子の大電流化を図るためにチップサイズが大きくなり、それに応じて耐圧構造部３の直線部３－１の長さが長くなる場合や、定格電圧の高耐圧化（６００Ｖ～１７００Ｖ、または３３００Ｖ、４５００Ｖ、６５００Ｖなど）により耐圧構造部３の面積が大きくなる場合に、この効果はより顕著にあらわれる。
　次に、本発明の実施の形態にかかる半導体装置の製造方法について、従来の製造方法と比較しながら説明する。図５は、本発明の実施の形態にかかる半導体装置および従来の半導体装置の製造途中の状態を示す要部断面図である。図５（ａ）～５（ｃ）は従来の半導体装置の製造方法について、ガードリング近傍の要部断面図で示す。図５（ｄ）～５（ｆ）は本発明の実施の形態にかかる半導体装置について、従来の製造方法との違いが明確になるように、ガードリング４ｂ近傍の要部断面図で示したものである。従って、以降の半導体装置の製造方法についても主として耐圧構造部３を中心に説明する。また、素子活性部２には、ＭＯＳ半導体装置を形成する場合を例に説明する。
　先ず、ｎ型の半導体基板１のおもて面に熱酸化によって酸化膜からなる絶縁膜５を形成する。次に、従来の半導体装置の製造方法では、パターニングおよびエッチングによって耐圧構造部３に厚い絶縁膜５を残すとともに、周知のフォトリソグラフィ工程によりｐ型のガードリング４ｂとなる領域上の絶縁膜５に開口部を形成し、イオン注入により絶縁膜５の開口部にガードリング４ｂを形成する（図５（ａ））。一方、本発明の実施の形態にかかる半導体装置の製造方法では、絶縁膜５とその開口部のみを形成し、この段階では、まだガードリング４ｂは形成しない（図５（ｄ））。
　続いて、従来の半導体装置の製造方法では、素子活性部２のゲート酸化膜の形成とゲートポリシリコン層の成長を行う。次に、ゲートポリシリコン層のパターニングおよびドライエッチングにより、素子活性部２のゲート電極（図示せず）と、図５（ｂ）に示すように同時に耐圧構造部３のポリシリコンフィールドプレート７を形成する。一方、本発明の実施の形態にかかる半導体装置の製造方法では、図５（ｅ）に示すように、ポリシリコンフィールドプレート７のために堆積したポリシリコン層にガードリング４ｂ形成用の開口部を形成し、このポリシリコン層をマスクとしてボロンなどのｐ型不純物を半導体基板１にイオン注入することでガードリング４ｂを形成する。図示省略するが、ポリシリコンブリッジ８は、ポリシリコンフィールドプレート７と同材料で、ポリシリコンフィールドプレート７と同時に形成されてもよい。
　次に、従来の半導体装置の製造方法では、図５（ｃ）に示すように、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により層間絶縁膜６を形成する。次に、層間絶縁膜６上にＡｌ－Ｓｉ合金などの金属膜をスパッタ法などで堆積被着させ、金属膜フィールドプレート９ｂを形成する。その後、素子活性部２の裏面構造（不図示）などを形成することにより、図６（ｃ）に示すように従来の半導体装置が完成する。一方、本発明の実施の形態にかかる半導体装置の製造方法では、図５（ｆ）に示すように、層間絶縁膜６をＣＶＤ法で形成した後に、この層間絶縁膜６に、金属膜フィールドプレート９ｂをガードリング４ｂ表面に接触させるためのコンタクト部１０を形成する。次に、コンタクト部１０内に埋め込むように、Ａｌ－Ｓｉ合金などの金属膜をスパッタ法などで被着させる。次に、コンタクト部１０内に金属膜が残るように金属膜をパターニングし、金属膜フィールドプレート９ｂを形成する。その後、素子活性部２の裏面構造（不図示）などを形成することにより、図２（ｂ）や図４の（ａ）に示す半導体装置が完成する。
　以上、説明したように、金属膜フィールドプレートとポリシリコンフィールドプレートとからなる二重構造のフィールドプレートとすることにより、金属膜フィールドプレートのみでフィールドプレートを構成した場合に比べて金属膜フィールドプレートの厚さを薄くすることができる。これにより、金属膜フィールドプレートの加工精度を向上させることができる。このため、サイドエッチング幅のばらつきなどのエッチング量のばらつきを小さくすることができる。従って、初期耐圧のばらつきを低減することができる。
　また、実施の形態によれば、ポリシリコンフィールドプレートをマスクとして自己整合的にガードリングを形成するためのイオン注入を行うことで、ガードリングを形成するためのアライメント工程を省略することができる。このため、ポリシリコンフィールドプレートのはみ出し距離のばらつきを、ポリシリコンフィールドプレートのパターン形成時のエッチングばらつきのみとすることができる。これにより、アライメントずれを低減し、ガードリングとフィールドプレートとの間の相対的な位置関係のずれを抑制することができる。従って、初期耐圧のばらつきを低減することができる。
　また、実施の形態によれば、金属膜フィールドプレートおよびポリシリコンブリッジを介して、ポリシリコンフィールドプレートとガードリングとの電位が十分に固定され同電位となる。これにより、同じガードリング上において、耐圧構造部のコーナー部のコンタクト部と、耐圧構造部の直線部のガードリングまたは当該ガードリング上に配置されたポリシリコンフィールドプレートの中間付近との間の電位が固定され、電位差が殆ど生じない。従って、安定した電界緩和能力を得ることができ、初期耐圧のばらつきを小さくすることができる。
　また、実施の形態によれば、ポリシリコンフィールドプレートとガードリングとの電位が十分に固定され同電位となることにより、耐圧構造部上に外部電荷が飛来した場合であっても、同じガードリング上における、耐圧構造部のコーナー部のコンタクト部と、耐圧構造部の直線部のガードリングまたは当該ガードリング上に配置されたポリシリコンフィールドプレートの中間付近との間に電位差が生じることを抑制することができる。これにより、局所的なアバランシェ降伏が発生することを防止し、耐圧が低下することを抑制することができる。従って、長期信頼性に優れた半導体装置を提供することができる。
　以上説明した本発明は、上述した実施の形態に限らず、素子活性部を囲む耐圧構造部を備えた様々な半導体装置に適用可能である。具体的には、上述した実施の形態では、主として耐圧構造部について説明し、素子活性部については詳細な説明を省いたが、素子活性部に形成される素子としてＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）、ダイオードなどを適用することができる。この場合、これらの素子のよく知られた素子活性部を囲む耐圧構造部に、前述の実施の形態で説明した本発明にかかる半導体装置の耐圧構造部の構成を適用すればよい。
　以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、電力変換装置などに使用される高耐圧なパワー半導体装置に有用である。
　１　半導体基板
　２　素子活性部
　３　耐圧構造部
　３－１　耐圧構造部の直線部
　３－２　耐圧構造部のコーナー部
　４ｂ　ガードリング
　５　絶縁膜
　６　層間絶縁膜
　７　ポリシリコンフィールドプレート
　８　ポリシリコンブリッジ
　９ａ　金属電極
　９ｂ　金属膜フィールドプレート
　１０　コンタクト部
　１１　酸化膜
　１２、１３　一点鎖線

Claims (6)

  1. 　矩形状の第１導電型半導体基板に設けられた、主電流の流れる素子活性部と、
    　直線部と当該直線部を曲線状に連結するコーナー部とを有し、前記素子活性部を囲む耐圧構造部と、
    　前記第１導電型半導体基板の表面層に、前記耐圧構造部の前記直線部から前記コーナー部に亘って設けられた第２導電型のガードリングと、
    　前記ガードリングの表面に絶縁膜を介して設けられ、当該ガードリングの内周側と外周側とに分離して配置される環状のポリシリコンフィールドプレートと、
    　内周側の前記ポリシリコンフィールドプレートと外周側の前記ポリシリコンフィールドプレートとの間の前記絶縁膜上に設けられ、前記ポリシリコンフィールドプレートどうしを相互に所定の間隔で連結する複数のポリシリコンブリッジと、
    　前記絶縁膜、前記ポリシリコンフィールドプレート、前記ポリシリコンブリッジおよび前記ガードリングの表面に設けられた層間絶縁膜と、
    　前記層間絶縁膜に設けられ、前記ポリシリコンブリッジおよび前記ガードリングを選択的に露出するコンタクトホールと、
    　前記コンタクトホールを介して前記ポリシリコンブリッジおよび前記ガードリングに接し、前記ポリシリコンブリッジと前記ガードリング表面とを相互に導電接続する金属膜フィールドプレートと、
    　を備え、
    　前記金属膜フィールドプレートは、前記耐圧構造部の前記コーナー部の前記ガードリング上と、前記耐圧構造部の前記直線部の少なくとも一つの前記ガードリング上とに設けられていることを特徴とする半導体装置。
  2. 　前記ガードリングは環状に配置され、
    　前記金属膜フィールドプレートが、少なくとも一つの前記ガードリングの全周に亘って設けられていることを特徴とする請求項１に記載の半導体装置。
  3. 　前記ポリシリコンブリッジの幅が前記ガードリングの拡散深さの２倍よりも狭いことを特徴とする請求項１に記載の半導体装置。
  4. 　前記ポリシリコンブリッジの幅が前記ガードリングの拡散深さの０．８倍よりも狭いことを特徴とする請求項３に記載の半導体装置。
  5. 　前記耐圧構造部の前記コーナー部および前記直線部に配置された部分上に前記金属膜フィールドプレートを有する前記ガードリングと、前記コーナー部に配置された部分上のみに前記金属膜フィールドプレートを有する前記ガードリングとが、前記素子活性部側から前記第１導電型半導体基板の外周部側へ向かう方向に交互に配置されていることを特徴とする請求項１～４のいずれか一つに記載の半導体装置。
  6. 　矩形状の第１導電型半導体基板に設けられた、主電流の流れる素子活性部と、直線部と当該直線部を曲線状に連結するコーナー部とを有し、前記素子活性部を囲む耐圧構造部と、前記第１導電型半導体基板の表面層に、前記耐圧構造部の前記直線部から前記コーナー部に亘って設けられた第２導電型のガードリングと、前記ガードリングの表面に絶縁膜を介して設けられ、当該ガードリングの内周側と外周側とに分離して配置される環状のポリシリコンフィールドプレートと、内周側の前記ポリシリコンフィールドプレートと外周側の前記ポリシリコンフィールドプレートとの間の前記絶縁膜上に設けられ、前記ポリシリコンフィールドプレートどうしを相互に所定の間隔で連結する複数のポリシリコンブリッジと、前記絶縁膜、前記ポリシリコンフィールドプレート、前記ポリシリコンブリッジおよび前記ガードリングの表面に設けられた層間絶縁膜と、前記層間絶縁膜に設けられ、前記ポリシリコンブリッジおよび前記ガードリングを選択的に露出するコンタクトホールと、前記コンタクトホールを介して前記ポリシリコンブリッジおよび前記ガードリングに接し、前記ポリシリコンブリッジと前記ガードリング表面とを相互に導電接続する金属膜フィールドプレートと、を備え、前記金属膜フィールドプレートは、前記耐圧構造部の前記コーナー部の前記ガードリング上と、前記耐圧構造部の前記直線部の少なくとも一つの前記ガードリング上とに設けられている半導体装置の製造方法であって、
    　前記第１導電型半導体基板の表面に、前記素子活性部を囲む環状の複数の前記ポリシリコンフィールドプレートを形成する工程と、
    　前記ポリシリコンフィールドプレートをマスクとして、前記ポリシリコンフィールドプレートに挟まれた部分に露出する前記第１導電型半導体基板に第２導電型不純物をイオン注入することで前記ガードリングを形成する工程と、
    　を含むことを特徴とする半導体装置の製造方法。
PCT/JP2012/065293 2011-08-05 2012-06-14 半導体装置および半導体装置の製造方法 WO2013021727A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP12821415.2A EP2698822B1 (en) 2011-08-05 2012-06-14 Semiconductor device and method for manufacturing semiconductor device
JP2012550262A JP5534034B2 (ja) 2011-08-05 2012-06-14 半導体装置および半導体装置の製造方法
US14/118,548 US9129819B2 (en) 2011-08-05 2012-06-14 Semiconductor device and method of manufacturing semiconductor device
CN201280023679.5A CN103534809B (zh) 2011-08-05 2012-06-14 半导体器件及半导体器件的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-171521 2011-08-05
JP2011171521 2011-08-05

Publications (1)

Publication Number Publication Date
WO2013021727A1 true WO2013021727A1 (ja) 2013-02-14

Family

ID=47668248

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/065293 WO2013021727A1 (ja) 2011-08-05 2012-06-14 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9129819B2 (ja)
EP (1) EP2698822B1 (ja)
JP (1) JP5534034B2 (ja)
CN (1) CN103534809B (ja)
WO (1) WO2013021727A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014084124A1 (ja) * 2012-11-29 2014-06-05 富士電機株式会社 半導体装置
JPWO2014208201A1 (ja) * 2013-06-27 2017-02-23 三菱電機株式会社 半導体装置
JP2022051356A (ja) * 2020-09-18 2022-03-31 サンケン電気株式会社 半導体装置
WO2023166827A1 (ja) * 2022-03-04 2023-09-07 ローム株式会社 半導体装置および半導体モジュール

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104944354B (zh) * 2014-03-31 2017-11-14 中芯国际集成电路制造(上海)有限公司 芯片结构、其制作方法及包括其的mems器件
CN104319287A (zh) * 2014-10-31 2015-01-28 无锡同方微电子有限公司 一种沟槽栅型半导体器件结构及其制作方法
CN104409479A (zh) * 2014-11-05 2015-03-11 中国东方电气集团有限公司 一种电力电子半导体芯片的终端单元结构及其制造方法
CN104332491B (zh) * 2014-11-05 2018-05-22 中国东方电气集团有限公司 采用金属延伸、多晶截止场板的终端单元结构及制造方法
US9806186B2 (en) * 2015-10-02 2017-10-31 D3 Semiconductor LLC Termination region architecture for vertical power transistors
JP6649102B2 (ja) * 2016-02-05 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
DE112017000081B4 (de) * 2016-03-14 2022-12-29 Fuji Electric Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren
US10074685B1 (en) * 2017-05-17 2018-09-11 Prismatic Sensors Ab X-ray sensor, x-ray detector system and x-ray imaging system
DE102018116332B4 (de) * 2018-07-05 2022-02-24 Infineon Technologies Ag Leistungshalbleitervorrichtung
JP7201288B2 (ja) * 2018-07-26 2023-01-10 ラピスセミコンダクタ株式会社 半導体装置
CN110518032B (zh) * 2019-09-02 2022-12-23 电子科技大学 多晶硅soi基板型光电耦合器、其集成电路及制备方法
CN111326588A (zh) * 2020-03-11 2020-06-23 四川美阔电子科技有限公司 平面型场效晶体管及其制作方法
CN112768506B (zh) * 2021-01-08 2023-12-12 滁州华瑞微电子科技有限公司 一种沟槽终端结构及其制备方法
CN117116974A (zh) * 2023-08-31 2023-11-24 海信家电集团股份有限公司 半导体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115192A (ja) * 1993-01-14 1995-05-02 Siemens Ag 垂直形ｍｏｓトランジスタの製造方法
JPH08250512A (ja) 1995-02-17 1996-09-27 Internatl Rectifier Corp Ｍｏｓゲートデバイスの製造方法
JP2003031791A (ja) * 2001-05-07 2003-01-31 Sanken Electric Co Ltd 半導体装置
JP3591301B2 (ja) 1998-05-07 2004-11-17 富士電機デバイステクノロジー株式会社 半導体装置
JP2008193043A (ja) 2007-01-11 2008-08-21 Fuji Electric Device Technology Co Ltd 電力用半導体素子

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593302B1 (en) * 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
US4399449A (en) * 1980-11-17 1983-08-16 International Rectifier Corporation Composite metal and polysilicon field plate structure for high voltage semiconductor devices
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
GB2131603B (en) * 1982-12-03 1985-12-18 Philips Electronic Associated Semiconductor devices
US4974059A (en) * 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
GB2134705B (en) * 1983-01-28 1985-12-24 Philips Electronic Associated Semiconductor devices
FR2581252B1 (fr) * 1985-04-26 1988-06-10 Radiotechnique Compelec Composant semiconducteur du type planar a structure d'anneaux de garde, famille de tels composants et procede de realisation
JPH01225164A (ja) 1988-03-03 1989-09-08 Fuji Electric Co Ltd 絶縁ゲートｍｏｓｆｅｔの製造方法
EP0661753A1 (en) * 1994-01-04 1995-07-05 Motorola, Inc. Semiconductor structure with field limiting ring and method for making
US5723890A (en) * 1994-01-07 1998-03-03 Fuji Electric Co., Ltd. MOS type semiconductor device
JP2004214512A (ja) 2003-01-07 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
US7026204B2 (en) * 2004-03-24 2006-04-11 Freescale Semiconductor, Inc. Transistor with reduced gate-to-source capacitance and method therefor
JP2008543031A (ja) * 2005-05-24 2008-11-27 アーベーベー・シュバイツ・アーゲー カソードセル設計
US8008734B2 (en) 2007-01-11 2011-08-30 Fuji Electric Co., Ltd. Power semiconductor device
JP2011508793A (ja) * 2007-06-26 2011-03-17 マサチューセッツ インスティテュート オブ テクノロジー 半導体ナノクリスタルの制御された修飾
JP2009117715A (ja) * 2007-11-08 2009-05-28 Toshiba Corp 半導体装置及びその製造方法
JP5358963B2 (ja) 2008-02-04 2013-12-04 富士電機株式会社 半導体装置およびその製造方法
JP5509908B2 (ja) * 2010-02-19 2014-06-04 富士電機株式会社 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115192A (ja) * 1993-01-14 1995-05-02 Siemens Ag 垂直形ｍｏｓトランジスタの製造方法
JPH08250512A (ja) 1995-02-17 1996-09-27 Internatl Rectifier Corp Ｍｏｓゲートデバイスの製造方法
JP3591301B2 (ja) 1998-05-07 2004-11-17 富士電機デバイステクノロジー株式会社 半導体装置
JP2003031791A (ja) * 2001-05-07 2003-01-31 Sanken Electric Co Ltd 半導体装置
JP2008193043A (ja) 2007-01-11 2008-08-21 Fuji Electric Device Technology Co Ltd 電力用半導体素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2698822A4

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014084124A1 (ja) * 2012-11-29 2014-06-05 富士電機株式会社 半導体装置
US9299771B2 (en) 2012-11-29 2016-03-29 Fuji Electric Co., Ltd. Semiconductor device with an electric field reduction mechanism in an edge termination region surrounding the active region
JP5949941B2 (ja) * 2012-11-29 2016-07-13 富士電機株式会社 半導体装置
JPWO2014208201A1 (ja) * 2013-06-27 2017-02-23 三菱電機株式会社 半導体装置
US9704947B2 (en) 2013-06-27 2017-07-11 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing same
JP2022051356A (ja) * 2020-09-18 2022-03-31 サンケン電気株式会社 半導体装置
JP7094611B2 (ja) 2020-09-18 2022-07-04 サンケン電気株式会社 半導体装置
WO2023166827A1 (ja) * 2022-03-04 2023-09-07 ローム株式会社 半導体装置および半導体モジュール

Also Published As

Publication number Publication date
EP2698822A1 (en) 2014-02-19
CN103534809B (zh) 2016-08-17
US20140077329A1 (en) 2014-03-20
EP2698822A4 (en) 2014-12-24
JPWO2013021727A1 (ja) 2015-03-05
US9129819B2 (en) 2015-09-08
CN103534809A (zh) 2014-01-22
JP5534034B2 (ja) 2014-06-25
EP2698822B1 (en) 2019-11-27

Similar Documents

Publication Publication Date Title
JP5534034B2 (ja) 半導体装置および半導体装置の製造方法
JP5205856B2 (ja) 電力用半導体素子
US7573100B2 (en) High voltage semiconductor device and method for fabricating the same
JP2009231321A (ja) 炭化珪素半導体装置およびその製造方法
US9153677B2 (en) Insulated gate bipolar transistor with high emitter gate capacitance
US9548294B2 (en) Semiconductor device with temperature-detecting diode
JP2019054087A (ja) 半導体装置およびその製造方法
JP6566835B2 (ja) 半導体装置およびその製造方法
JP5397289B2 (ja) 電界効果トランジスタ
US20200168714A1 (en) Semiconductor device and method for manufacturing the same
KR101273108B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US10340147B2 (en) Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same
JP5827020B2 (ja) 高耐圧半導体装置
JP2017228679A (ja) 半導体装置およびその製造方法
JP5155600B2 (ja) 静電誘導サイリスタ
JP7443673B2 (ja) 炭化珪素半導体装置
JP4287419B2 (ja) 半導体装置
WO2024018695A1 (ja) 半導体装置およびその製造方法
JP2004228553A (ja) 絶縁ゲート型半導体素子及びその製造方法
JPH09331071A (ja) プレーナ型半導体素子
JP2021153155A (ja) 半導体装置及び半導体装置の製造方法
TW202418404A (zh) 碳化矽金氧半導體場效電晶體及形成其之製造方法
JP2013149682A (ja) 半導体装置及びその製造方法
JP2013008807A (ja) 絶縁ゲート型半導体装置
JP2019021761A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2012550262

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12821415

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012821415

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14118548

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE