JP5155600B2 - 静電誘導サイリスタ - Google Patents
静電誘導サイリスタ Download PDFInfo
- Publication number
- JP5155600B2 JP5155600B2 JP2007137635A JP2007137635A JP5155600B2 JP 5155600 B2 JP5155600 B2 JP 5155600B2 JP 2007137635 A JP2007137635 A JP 2007137635A JP 2007137635 A JP2007137635 A JP 2007137635A JP 5155600 B2 JP5155600 B2 JP 5155600B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- main surface
- gate
- cathode
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thyristors (AREA)
Description
本発明は、パワーエレクトロニクス分野におけるスイッチング素子、特に用途としてゲート・カソード間耐圧が必要な静電誘導サイリスタに関するものである。
従来この種の静電誘導サイリスタの構造は、エピタキシャル層を用いるゲート埋込型構造により形成していた（特許文献１参照）。
しかしながら、このように形成される従来の静電誘導サイリスタにおいて、ゲート・カソード間耐圧を高く確保するには、ゲートとカソード間に相当するエピタキシャル層を厚くする必要があり、またゲート電極の取り出し工程も困難となり、結果としてコスト高となる。更にゲート拡散部形成工程以後のエピタキシャル工程及びカソード形成工程での熱処理工程に伴い、ゲート拡散部の熱拡散により、ゲート部の電流通路となるゲートチャネル部の微細化の制御が困難となり、結果としてスイッチング特性の制御が難しいという欠点を有していた。
特開平５−８２７７４号公報
そこで、本発明は、従来技術の問題点に注目して、ゲート・カソード間耐圧を高く確保でき、エピタキシャル工程も不要で、ゲート電極取り出しも容易な、低コストで、更にゲート部の電流通路となるゲートチャネル部の微細化の制御も容易とすることで、スイッチング特性制御も容易とする静電誘導サイリスタを提供するものである。
本発明による静電誘導サイリスタによれば、第１導電型半導体基板の第１主面には、第１導電型の不純物領域であるカソード領域と、前記カソード領域を取り囲むような第２導電型の不純物領域であるアノード領域と、カソード領域部とアノード領域部との間にはメサ溝部とを有し、第２主面の周縁部および、メサ溝方向に交差する方向に、半導体基板の第１導電型不純物と交互に配列されたストライプ状の第２導電型不純物領域部であるゲート領域と、第１主面からゲート領域まで達する深さのメサ溝部と、前記第１主面の前記カソード領域にはカソード金属電極、前記アノード領域にはアノード金属電極、第２主面のゲート領域上にはゲート金属電極を構成することを特徴とする静電誘導サイリスタを提供するものである。
本発明の静電誘導サイリスタは、半導体基板の第１主面にアノード領域とカソード領域、第２主面にゲート領域を構成することにより、ゲート・カソード間距離を確保し、結果としてゲート・カソード間耐圧を高く確保でき、更にエピタキシャル工程も不要となるため、アノード及びカソード拡散工程の後にゲートチャネル部の形成が可能となり、ゲート領域形成後の熱処理工程が省けるため、ゲートチャネル部の微細化制御が容易であり、結果としてスイッチング特性の制御性向上を図れる。
以下、本発明の実施例に基づいて説明する。図１、図２、図３、図４は、本発明の一実施例の構成を示す図であって、図１は静電誘導サイリスタの断面図、図２は、図１とは異なる位置での断面図、図３は静電誘導サイリスタの上面図、図４は底面のゲート金属電極１０を除いた、第２導電型不純物の周縁部およびストライプ状配置を示す図である。破線部は反対面（第１主面）のメサ溝部位置を示す。ここで、図１は図４のＡ−Ａ’線断面図にゲート金属電極１０を合わせた図であり、図２は同じく図４のＢ−Ｂ’線断面図にゲート金属電極を合わせた図である。
本発明の実施例の静電誘導サイリスタによれば、第１図及び第２図に示されるように、第１導電型（Ｎ−）半導体基板２の第１主面上の中央部には、第１導電型（Ｎ＋）のカソード領域４が形成されており、このカソード領域４をメサ溝部６を介して取り囲むように高濃度第２導電型（Ｐ＋）の不純物領域であるアノード領域３が形成される。
図３の上面図に示すように、第１主面において、カソード拡散領域４からは、金属蒸着法乃至メッキ法にてカソード金属電極８が形成され、一方、カソード領域をメサ溝部を介して取り囲むアノード拡散領域３からは、カソード金属電極と同様に、アノード金属電極９が形成される。第１主面上のカソード金属電極８及びアノード金属電極９以外のメサ溝部６を含む表面には、シリコン酸化膜乃至ガラス保護膜等のパッシべーション膜７が形成される。
図１、図２の断面図及び図４の底面図に示すように、第２主面において、半導体チップ１周縁部には第２導電型不純物（Ｐ＋）が、外周に沿ってリング状に、カソード領域に対応する位置には円状に形成されている。さらに、この外周のリング状部から中央の円形部に向かっては、メサ溝方向に交差する方向に、第２導電型不純物（Ｐ＋）を基板の第１導電型不純物（Ｎ−）と交互に配列するように第２導電型（Ｐ＋）不純物領域であるゲート領域５をストライプ状に配置する。第２主面の第２導電型拡散領域からは、金属蒸着法或いはメッキ法にてゲート金属電極（１０）を形成する。なお、図示はしていないが、外周のリング状及び中央の円形部とゲート領域であるストライプ状の不純物領域は分離しても良い。
図４の底面図においては、構造の明瞭化のために、ゲート拡散領域５を黒領域で表示し、ゲート領域５の間の第１導電型（Ｎ−）の半導体基板２は白地で示し、また第１主面のメサ溝部６位置を透視領域として破線帯で示した。
本発明の実施例の静電誘導サイリスタの製造工程について、図５Ａから図５Ｐに基づいて説明する。
第１導電型（Ｎ−）の半導体基板２を用意し（図５Ａ）、第１主面および第２主面に熱酸化法等により酸化膜１１を形成する（図５Ｂ）。次に、写真工程で、レジスト塗布、露光、現像および酸化膜エッチングを行い、半導体基板２の第１主面のアノード領域部の酸化膜１１を除去する（図５Ｃ）。ここに、第２導電型不純物のボロン等をデポジションして、第２導電型不純物領域であるアノード領域３を形成する（図５Ｄ）。次に、また酸化膜１１を形成し（図５Ｅ）、写真工程により、カソード領域部の酸化膜１１を除去し（図５Ｆ）、ここに、第一導電型（Ｎ＋）不純物のリン等のデポジションを行い、カソード領域４を形成する（図５Ｇ）。
第１導電型（Ｎ−）の半導体基板２を用意し（図５Ａ）、第１主面および第２主面に熱酸化法等により酸化膜１１を形成する（図５Ｂ）。次に、写真工程で、レジスト塗布、露光、現像および酸化膜エッチングを行い、半導体基板２の第１主面のアノード領域部の酸化膜１１を除去する（図５Ｃ）。ここに、第２導電型不純物のボロン等をデポジションして、第２導電型不純物領域であるアノード領域３を形成する（図５Ｄ）。次に、また酸化膜１１を形成し（図５Ｅ）、写真工程により、カソード領域部の酸化膜１１を除去し（図５Ｆ）、ここに、第一導電型（Ｎ＋）不純物のリン等のデポジションを行い、カソード領域４を形成する（図５Ｇ）。
次に、熱拡散工程によって、アノード部およびカソード部の熱拡散処理に兼ねて酸化膜１１も形成する（図５Ｈ）。写真工程にて第１主面ではアノード部、第２主面では、ゲート部の酸化膜１１を除去する（図５Ｉ）ここに、第２導電型不純物のボロン等のデポジションを行い、熱拡散処理を行い、アノード領域部の高濃度オーミック部１２およびゲート領域部５を形成する（図５Ｊ）。
次に、第１主面のメサ溝形成部の酸化膜１１を写真工程で除去し（図５Ｋ）、シリコンエッチング工程でメサ溝部６を形成する（図５Ｌ）。次にガラス等のパッシべーション膜７を第１主面および第２主面に形成し（図５Ｍ）、写真工程で電極コンタクト窓部のパッシべーション膜７および酸化膜１１の除去を行い（図５Ｎ）、次に第１主面に金属蒸着法等により金属膜が形成され、写真工程によりアノード金属電極部９およびカソード金属電極部８が形成され（図５Ｏ）、第２主面にも金属蒸着法等により、ゲート金属電極部１０を形成する（図５Ｐ）。
図５工程で形成した図１，２，３，４の静電誘導サイリスタの実施例によれば、従来構造例に比較し、カソードを第１主面、ゲートを第２主面に配することにより、ゲート・カソード間距離を飛躍的に増加させ、ゲート・カソード間耐圧を高くすることを可能とし、さらに、図５工程図で示すように、ゲート（熱）拡散工程を、カソード（熱）拡散工程、アノード（熱）拡散工程後に配することが可能で、かつエピタキシャル工程（熱処理伴う）も不要とすることから、ゲート拡散工程の熱処理を制御することも可能で、ゲートチャネル拡散部の微細化の制御が容易となり、スイッチングスピードを制御することも容易となる。
ここで、図６に示す本発明の静電誘導サイリスタのもう一つの実施例について説明する。第１導電型（Ｎ−）の半導体基板２の第１主面上に、第２導電型（Ｐ＋）の不純物領域であるアノード領域１４と、このアノード領域１４をメサ溝部６を介して取り囲むように第１導電型（Ｎ＋）不純物領域であるカソード領域１３を形成するものである。
他の工程及び構造は、図１，２，３，４構造と同様である。
図６の実施例も従来例と比較し、図１，２，３，４実施例と同様の有利さをもつものである。図１，２，３，４実施例或いは図６実施例の選択は、パッケージ実装の際のカソード電極或いはアノード電極の取出し組立ての容易さで選択すればよい。
図７に実施参考例として、ＭＯＳサイリスタの構成例を示す。第一主面のカソード領域部及びアノード領域部は、図１，２，３，４の実施例と同等であるが、第二主面は、チップ周縁に第二導電型の高濃度不純物領域３５を形成し、対向メサ溝部６には、ゲート絶縁膜３１を介してゲート金属３０を形成するものである。
図７のＭＯＳサイリスタによれば、従来型ＭＯＳサイリスタに比較して、ゲート・カソード間耐圧を高く確保することが容易となる。
１．半導体チップ
２．第１導電型半導体基板
３．アノード領域
４．カソード領域
５．ゲート領域
６．メサ溝部
７．パッシべーション膜
８．カソード金属電極
９．アノード金属電極
１０．ゲート金属電極
１１．酸化膜
１２．アノード領域の高濃度オーミック部
１３．カソード領域
１４．アノード領域
１８．アノード金属電極
１９．カソード金属電極
３０．ゲート金属電極
３１．ゲート絶縁膜
３５．第２導電型不純物領域
２．第１導電型半導体基板
３．アノード領域
４．カソード領域
５．ゲート領域
６．メサ溝部
７．パッシべーション膜
８．カソード金属電極
９．アノード金属電極
１０．ゲート金属電極
１１．酸化膜
１２．アノード領域の高濃度オーミック部
１３．カソード領域
１４．アノード領域
１８．アノード金属電極
１９．カソード金属電極
３０．ゲート金属電極
３１．ゲート絶縁膜
３５．第２導電型不純物領域
Claims (2)
- 第１導電型半導体基板の第１主面には、第１導電型の不純物領域であるカソード領域と、前記カソード領域を取り囲むような第２導電型の不純物領域であるアノード領域と、前記カソード領域と前記アノード領域との間にはメサ溝部とを有し、第２主面の周縁部およびメサ溝方向に交差する方向に、前記半導体基板の第１導電型不純物と交互に配列するようにストライプ状の第２導電型不純物領域部であるゲート領域と、前記第１主面から前記ゲート領域まで達する深さの前記メサ溝部と、前記第１主面の前記カソード領域にはカソード金属電極、前記アノード領域にはアノード金属電極、前記第２主面の前記ゲート領域上にはゲート金属電極を構成することを特徴とする静電誘導サイリスタ。
- 第１導電型半導体基板の第１主面には、第２導電型の不純物領域であるアノード領域と、前記アノード領域を取り囲むような第１導電型の不純物領域であるカソード領域と、前記アノード領域と前記カソード領域との間にはメサ溝部とを有し、第２主面の周縁部および、メサ溝方向に交差する方向に、前記半導体基板の第１導電型不純物と交互に配列するようにストライプ状の第２導電型不純物領域部であるゲート領域と、前記第１主面から前記ゲート領域まで達する深さの前記メサ溝部と、第１主面の前記カソード領域にはカソード金属電極、前記アノード領域にはアノード金属電極、前記第２主面の前記ゲート領域上にはゲート金属電極を構成することを特徴とする静電誘導サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007137635A JP5155600B2 (ja) | 2007-05-24 | 2007-05-24 | 静電誘導サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007137635A JP5155600B2 (ja) | 2007-05-24 | 2007-05-24 | 静電誘導サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008294189A JP2008294189A (ja) | 2008-12-04 |
| JP5155600B2 true JP5155600B2 (ja) | 2013-03-06 |
Family
ID=40168609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007137635A Active JP5155600B2 (ja) | 2007-05-24 | 2007-05-24 | 静電誘導サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5155600B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8585850B2 (en) | 2000-01-24 | 2013-11-19 | Nextreme, Llc | Thermoformed platform having a communications device |
| US9230227B2 (en) | 2000-01-24 | 2016-01-05 | Nextreme, Llc | Pallet |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5300120B2 (ja) * | 2007-09-03 | 2013-09-25 | 新電元工業株式会社 | サイリスタ |
| KR101184129B1 (ko) | 2008-06-05 | 2012-09-18 | 미쓰비시덴키 가부시키가이샤 | 광학식 인코더 |
| CN102790083B (zh) * | 2012-07-18 | 2015-05-20 | 启东吉莱电子有限公司 | 一种改进的可控硅结构及其生产工艺 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1587540A (en) * | 1977-12-20 | 1981-04-08 | Philips Electronic Associated | Gate turn-off diodes and arrangements including such diodes |
| JPH0374877A (ja) * | 1989-08-15 | 1991-03-29 | Matsushita Electric Works Ltd | 半導体装置 |
-
2007
- 2007-05-24 JP JP2007137635A patent/JP5155600B2/ja active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8585850B2 (en) | 2000-01-24 | 2013-11-19 | Nextreme, Llc | Thermoformed platform having a communications device |
| US9230227B2 (en) | 2000-01-24 | 2016-01-05 | Nextreme, Llc | Pallet |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008294189A (ja) | 2008-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5534034B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6296445B2 (ja) | ショットキーバリアダイオード | |
| JP5687128B2 (ja) | 半導体装置およびその製造方法 | |
| JP2008193043A (ja) | 電力用半導体素子 | |
| US9941127B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP5155600B2 (ja) | 静電誘導サイリスタ | |
| US20140312452A1 (en) | Semiconductor device and termination region structure thereof | |
| CN111697069A (zh) | 半导体装置 | |
| JP2006210569A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3875245B2 (ja) | 半導体装置 | |
| CN111937158A (zh) | 半导体装置的制造方法以及半导体装置 | |
| JP2008028110A (ja) | 半導体装置 | |
| JP7188230B2 (ja) | 半導体装置 | |
| JP6771433B2 (ja) | 半導体装置 | |
| JP2019192678A (ja) | 半導体装置 | |
| JP2019140239A (ja) | 半導体装置 | |
| JP5239254B2 (ja) | 絶縁ゲート型半導体素子の製造方法 | |
| JP6045971B2 (ja) | 半導体装置 | |
| JP4659490B2 (ja) | ショットキバリアダイオードおよびその製造方法 | |
| JP5279111B2 (ja) | 静電誘導トランジスタ | |
| JP4694846B2 (ja) | 半導体装置の製造方法 | |
| JP4118196B2 (ja) | 半導体素子、その製造方法および半導体装置 | |
| JP7481989B2 (ja) | 半導体装置 | |
| JP5300120B2 (ja) | サイリスタ | |
| WO2013140621A1 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5155600 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |