CN115101408A - 一种Si基GaN- HEMT器件的制备方法 - Google Patents
一种Si基GaN- HEMT器件的制备方法 Download PDFInfo
- Publication number
- CN115101408A CN115101408A CN202210739161.7A CN202210739161A CN115101408A CN 115101408 A CN115101408 A CN 115101408A CN 202210739161 A CN202210739161 A CN 202210739161A CN 115101408 A CN115101408 A CN 115101408A
- Authority
- CN
- China
- Prior art keywords
- shaped groove
- type
- preparing
- photoresist
- cleaning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 21
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims abstract description 11
- 238000012545 processing Methods 0.000 claims abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 47
- 239000010408 film Substances 0.000 claims description 30
- 238000004140 cleaning Methods 0.000 claims description 29
- 238000001259 photo etching Methods 0.000 claims description 27
- 238000005229 chemical vapour deposition Methods 0.000 claims description 22
- 238000004026 adhesive bonding Methods 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 229910021645 metal ion Inorganic materials 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 238000005137 deposition process Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 3
- 230000000694 effects Effects 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000011161 development Methods 0.000 abstract description 2
- 230000001737 promoting effect Effects 0.000 abstract 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 239000002131 composite material Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7788—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
一种Si基GaN‑HEMT器件的制备方法。涉及半导体技术领域。包括以下步骤:S100，在外延片上制备U型槽；S200，在U型槽内从下而上依次制备P型Si和N型Si；S300，在U型槽内制备SiO2薄膜；S400，在U型槽中制备多晶硅；S500，在多晶硅的上方制备栅电极；S600，刻蚀漏电极区域，并制备漏电极；S700，背面处理，并制备源电极。进一步，步骤S100中，所述外延片包括在Si衬底上依次形成的缓冲层、GaN本征层和AlGaN势垒层。本发明节约了芯片表面源极PAD区域面积；避免了目前主流的P‑GaN增强型器件刻蚀引起的界面态问题和高频电流崩塌效应，从而推动Si基GaN HEMT在电力电子领域的发展和应用。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种Si基GaN- HEMT器件的制备方法。
背景技术
在电力电子器件技术领域，随着目前主流的Si器件越来越逼近其材料特性决定的性能极限，以GaN和SiC为代表的第三代半导体越来越被人们重视，GaN具有禁带宽度大、临界击穿场强和电子迁移率高等优点，在快充、数据中心、OBC、太阳能逆变器等功率器件市场具有强大的应用潜力。
目前GaN在功率器件的主要应用形式是GaN HEMT器件，自1993年Khan等人制作出了第一个AlGaN/GaN高电子迁移率晶体管（HEMT），水平结构的GaN HEMT器件以其优于Si器件的电学性能和更低的能耗受到人们的广泛关注，2005年Nitronex推出第一款生长在Si衬底上的商用耗尽型射频GaN HEMT器件，2009年EPC推出第一款增强型Si基GaN HEMT器件。
虽然GaN HEMT器件具有优于传统Si器件的性能，但依然存在一些问题制约着GaNHEMT器件的应用，比如目前主流的P GaN增强型器件需要刻蚀AlGaN上方P GaN层，刻蚀产生的界面态问题会严重影响器件在高频下的性能，引起严重的电流崩塌效应，其它诸如F离子注入增强型GaN HEMT、共源共栅混合增强型GaN HEMT也存在工艺条件难以控制等缺点。
发明内容
本发明针对以上问题，提供了一种有效减小了刻蚀P GaN产生的界面态问题、提高器件散热性能的一种Si基GaN- HEMT器件的制备方法。
本发明的技术方案是：一种Si基GaN- HEMT器件的制备方法，包括以下步骤:
S100，在外延片上制备U型槽；
S200，在U型槽内从下而上依次制备P型Si和N型Si；
S300，在U型槽内制备SiO2薄膜；
S400，在U型槽中制备多晶硅；
S500，在多晶硅的上方制备栅电极；
S600，刻蚀漏电极区域，并制备漏电极；
S700，背面处理，并制备源电极。
进一步，步骤S100中，所述外延片包括在Si衬底上依次形成的缓冲层、GaN本征层和AlGaN势垒层。
进一步，步骤S100中U型槽制备方法包括：
对外延片依次进行清洗、涂光刻胶、光刻和显影工艺，随后用ICP干法刻蚀在外延片上刻蚀出设计深度的U型槽，最后清洗掉光刻胶。
进一步，步骤S200中P型Si和N型Si制备方法包括：
S210，通过涂胶、光刻和显影工艺将U型槽外区域用光刻胶保护；
S220，使用CVD工艺先在U型槽中沉积一层设计厚度的P型Si；
S230，然后在P型Si上继续使用CVD工艺沉积一层设计厚度的N型Si；
S240，清洗掉步骤S210中的光刻胶后重新依次进行涂胶、光刻和显影工艺，将U型槽外区域、U型槽内需要保留的P型Si和N型Si进行保护；随后使用ICP干法刻蚀去除U型槽内多余的P型Si和N型Si后清洗掉光刻胶。
进一步，步骤S300中SiO2薄膜的制备方法包括：
S310，通过涂胶、光刻和显影将U型槽外区域和U型槽内已制备P型Si和N型Si区域用光刻胶保护；
S320，使用CVD工艺在U型槽内剩余区域沉积设计厚度的SiO2，清洗掉步骤S310中的光刻胶后重新涂胶、光刻和显影，将U型槽外区域、U型槽内需要保留的P型Si、N型Si和SiO2薄膜保护，随后使用ICP干法刻蚀去除U型槽内多余的SiO2后清洗掉光刻胶。
进一步，步骤S400中多晶硅的制备方法包括：
S410，通过涂胶、光刻和显影工艺将U型槽外区域、U型槽内已制备P型Si区域、N型Si区域和SiO2薄膜10区域用光刻胶进行保护；
S420，使用CVD工艺在U型槽内剩余区域沉积设计厚度的多晶硅后清洗掉光刻胶。
进一步，步骤S500中栅电极的制备方法包括：
S510，通过涂胶、光刻和显影工艺将除栅电极所在区域用光刻胶保护；
S520，使用MOCVD或金属离子溅射沉积工艺在多晶硅上设计区域制备栅电极，随后清洗掉光刻胶。
进一步，步骤S600中漏电极的制备方法包括：
S610，通过涂胶、光刻和显影工艺对除漏电极所在区域用光刻胶进行保护；
S620，使用ICP干法刻蚀在外延片上刻蚀出设计深度的漏电极槽；
S630，清洗掉步骤S610中的光刻胶后重新进行涂胶、光刻和显影工艺将除漏电极所在区域用光刻胶保护；
S640，使用MOCVD或金属离子溅射沉积工艺在漏电极槽区域制备漏电极，随后清洗掉光刻胶。
进一步，步骤S700中源电极的制备方法包括：
S710，使用UV膜将芯片正面保护；
S720，通过研磨和抛光工艺将芯片背面减薄；
S730，使用MOCVD或金属离子溅射沉积工艺在芯片背面制备源电极，随后将UV膜去除，制备完成。
本发明提出的栅极结构是一种U型槽复合栅极结构，复合栅极结构位于U型槽中，和衬底中n型Si形成一个类MOS结构，通过控制类MOS结构沟道的通断来控制GaN HEMT的通断，该发明具有以下优点：将器件源极置于底部，节约了芯片表面源极PAD区域面积；避免了目前主流的P-GaN增强型器件刻蚀引起的界面态问题和高频电流崩塌效应，从而推动Si基GaN HEMT在电力电子领域的发展和应用。
附图说明
图1是本发明的工艺流程图，
图2是步骤S100的示意图，
图3是步骤S200的示意图，
图4是步骤S300的示意图，
图5是步骤S400的示意图，
图6是步骤S500的示意图，
图7是步骤S600的示意图，
图8是步骤S700的示意图，
图9是高频下电流崩塌效应发生后，样品1、样品2和本案器件实际电流和饱和电流的比值测试结果图，
图10 是100%占空比条件下样品1、样品2和本案器件结到壳的热阻测试结果图；
图中1是源电极、2是Si衬底、3是缓冲层、4是GaN本征层、5是漏电极、6是AlGaN势垒层、7是N型Si、8是栅电极、9是多晶硅、10是SiO2薄膜、11是P型Si。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
本发明如图1-10所示；一种Si基GaN- HEMT器件的制备方法，包括以下步骤:
S100，在外延片上制备U型槽；参照图2所示；
进一步，步骤S100中，所述外延片包括在Si衬底2上依次形成的缓冲层3、GaN本征层4和AlGaN势垒层60。
进一步，步骤S100中U型槽制备方法包括：
对外延片依次进行清洗、涂光刻胶、光刻和显影工艺，随后用ICP干法刻蚀在外延片上刻蚀出设计深度的U型槽，最后清洗掉光刻胶。
S200，在U型槽内从下而上依次制备P型Si11和N型Si7；参照图3所示；
进一步，步骤S200中P型Si11和N型Si7制备方法包括：
S210，通过涂胶、光刻和显影工艺将U型槽外区域用光刻胶保护；
S220，使用CVD工艺先在U型槽中沉积一层设计厚度的P型Si11；
S230，然后在P型Si11上继续使用CVD工艺沉积一层设计厚度的N型Si7；
S240，清洗掉步骤S210中的光刻胶后重新依次进行涂胶、光刻和显影工艺，将U型槽外区域、U型槽内需要保留的P型Si11和N型Si7进行保护；随后使用ICP干法刻蚀去除U型槽内多余的P型Si 11和N型Si 7后清洗掉光刻胶，制备获得如图3所示的P型Si11和N型Si7器件形貌。
S300，在U型槽内制备SiO2薄膜10；参照图4所示；
进一步，步骤S300中SiO2薄膜10的制备方法包括：
S310，通过涂胶、光刻和显影将U型槽外区域和U型槽内已制备P型Si11和N型Si 7区域用光刻胶保护；
S320，使用CVD工艺在U型槽内剩余区域沉积设计厚度的SiO2，清洗掉步骤S310中的光刻胶后重新涂胶、光刻和显影，将U型槽外区域、U型槽内需要保留的P型Si 11、N型Si 7和SiO2薄膜10保护，随后使用ICP干法刻蚀去除U型槽内多余的SiO2后清洗掉光刻胶，图4为在U型槽中制备SiO2薄膜10后的器件形貌。
S400，在U型槽中制备多晶硅9；参照图5所示；
进一步，步骤S400中多晶硅9的制备方法包括：
S410，通过涂胶、光刻和显影工艺将U型槽外区域、U型槽内已制备P型Si 11区域、N型Si 7区域和SiO2薄膜10区域用光刻胶进行保护；
S420，使用CVD工艺在U型槽内剩余区域沉积设计厚度的多晶硅9后清洗掉光刻胶，图5显示了在U型槽中制备多晶硅9后的器件形貌。
S500，在多晶硅9的上方制备栅电极8；参照图6所示；
进一步，步骤S500中栅电极8的制备方法包括：
S510，通过涂胶、光刻和显影工艺将除栅电极8所在区域用光刻胶保护；
S520，使用MOCVD或金属离子溅射沉积工艺在多晶硅9上设计区域制备栅电极8，随后清洗掉光刻胶，图6为在U型槽中制备栅电极8后的器件形貌。
S600，刻蚀漏电极区域，并制备漏电极5；参照图7所示；
进一步，步骤S600中漏电极5的制备方法包括：
S610，通过涂胶、光刻和显影工艺对除漏电极5所在区域用光刻胶进行保护；
S620，使用ICP干法刻蚀在外延片上刻蚀出设计深度的漏电极槽；
S630，清洗掉步骤S610中的光刻胶后重新进行涂胶、光刻和显影工艺将除漏电极5所在区域用光刻胶保护；
S640，使用MOCVD或金属离子溅射沉积工艺在漏电极槽区域制备漏电极5，随后清洗掉光刻胶，图7显示了刻蚀漏电极区域，并制备漏电极5后的器件形貌。
S700，背面处理，并制备源电极1；参照图8所示。
进一步，步骤S700中源电极1的制备方法包括：
S710，使用UV膜将芯片正面保护；
S720，通过研磨和抛光工艺将芯片背面减薄；
S730，使用MOCVD或金属离子溅射沉积工艺在芯片背面制备源电极1，随后将UV膜去除，制备本发明提出的Si基GaN HEMT新型栅极结构器件完成，图8显示了背面处理，并制备源电极1后的器件形貌。
参照图8所示，Si基GaN- HEMT器件，包括从下而上依次连接的源电极1、Si衬底2、缓冲层3、GaN本征层4和AlGaN势垒层6；
所述漏电极5位于器件的端部，从上而下通过AlGaN势垒层6后，伸入GaN本征层4，确保与二维电子气形成良好的连接；
器件的中部设有从AlGaN势垒层6延伸至衬底2的U型槽；
所述U型槽内设有SiO2薄膜10；
所述SiO2薄膜10与U型槽的内侧壁之间从下而上依次设有P型Si 11和N型Si 7；
所述SiO2薄膜10的中部设有多晶硅9；
所述多晶硅9的顶部设有向上延伸的栅电极8。栅电极8位于多晶硅9的上方，其下表面与多晶硅9上表面接触，形成欧姆接触，栅电极可以是任意可以和多晶硅形成欧姆接触的材料。栅电极8为Ti/Al金属层，确保栅电极8与多晶硅9形成良好的欧姆接触。
本案中U型槽和槽内的复合栅极（包括多晶硅9、SiO2薄膜10和P型Si 11）构成了器件的栅极结构，U型槽通过刻蚀的方式形成，提供器件垂直导电通道，U型槽深度刻蚀到外延片Si衬底层并过刻，复合栅极结构位于凹槽栅内。
其中U型槽需要刻蚀到外延片的Si衬底层，U型槽底部根据实际工艺条件和电性参数设计可位于Si衬底层任一水平面，U型槽宽度为100nm-5um，可根据具体工艺条件和机器精度确定。
进一步限定P型Si 11；
P型Si 11与U型槽内侧壁连接，下表面与U型槽的底部齐平，上表面低于GaN本征层4的上表面。
以图8方向为参考方向，P型Si11从U型槽的内侧壁到SiO2薄膜10的水平方向厚度为10nm-1um。靠近SiO2薄膜表面的P型Si 11在正偏栅极电压条件下能形成反型层，反型层厚度一般只能达到10nm，为确保反型层能在P型Si11内部完全展开，设定P型Si11水平方向厚度为10nm-1um。
进一步限定N型Si 7；
N型Si 7的下表面与P型Si 11上表面接触，上表面与AlGaN势垒层6齐平。
N型Si 7的水平方向的厚度与P型Si 11相同。
P型Si11和N型Si7的水平方向厚度分别为10nm-1um，确保P型Si11在栅极正向偏压条件下可以形成饱和电流通道，P型Si11和N型Si7垂直方向高度之和为U型槽刻蚀深度，P型Si11上表面低于GaN HEMT器件二维电子气所在水平面，N型Si7上表面与AlGaN层上表面齐平。
进一步限定SiO2薄膜10；
SiO2薄膜10的下表面与P型Si 11下表面齐平，上表面与AlGaN势垒层6齐平，厚度为5nm-100nm，确保栅极漏电流小于1A/cm2。
进一步限定多晶硅9；
多晶硅9填充在SiO2薄膜10的内部，上表面与AlGaN势垒层6齐平。
多晶硅9位于SiO2薄膜10围成的凹槽内部，即多晶硅9内部无空隙和明显缺陷，确保良好的导电能力。
本发明提出了一种新型Si基GaN HEMT新型栅极结构，该栅极结构避免了P GaN增强型器件需要的P GaN刻蚀步骤，有效减小了刻蚀P GaN产生的界面态问题，刻蚀产生的界面态问题会严重影响器件在高频下的性能，引起严重的电流崩塌效应，参照图9所示（图中竖向坐标代表高频下电流崩塌效应发生后，实际电流和饱和电流的百分比），市面上P GaN增强型器件（图中sample1和sample2）高频下电流一般为静态条件下的50%-85%，本发明提出的新型Si基GaN HEMT新型栅极结构器件（图中The device）电流崩塌效应极低，高频下电流能达到静态条件下的95%。而且该栅极采用垂直导电结构，源极位于芯片下方，并与封装框架直接相连，增强了器件的散热能力，解决了目前主流的GaN HEMT器件大多数都是水平结构器件，在大功率条件下容易产生自热效应，热量不能很好的散发的问题，参照图10所示，相同功率和同一封装条件（DFN5*6）下，本发明提出的新型Si基GaN HEMT新型栅极结构器件结到封装表面的热阻Rthjc典型值为0.5℃/W，市面上的P GaN增强型器件的热阻Rthjc在1.1-1.6之间，本发明提出的新型Si基GaN HEMT新型栅极结构器件的热阻Rthjc改善明显。
对于本案所公开的内容，还有以下几点需要说明：
（1）、本案所公开的实施例附图只涉及到与本案所公开实施例所涉及到的结构，其他结构可参考通常设计；
（2）、在不冲突的情况下，本案所公开的实施例及实施例中的特征可以相互组合以得到新的实施例；
以上，仅为本案所公开的具体实施方式，但本公开的保护范围并不局限于此，本案所公开的保护范围应以权利要求的保护范围为准。
Claims (9)
1.一种Si基GaN- HEMT器件的制备方法，其特征在于，包括以下步骤:
S100，在外延片上制备U型槽；
S200，在U型槽内从下而上依次制备P型Si（11）和N型Si（7）；
S300，在U型槽内制备SiO2薄膜（10）；
S400，在U型槽中制备多晶硅（9）；
S500，在多晶硅（9）的上方制备栅电极（8）；
S600，刻蚀漏电极区域，并制备漏电极（5）；
S700，背面处理，并制备源电极（1）。
2.根据权利要求1所述的一种Si基GaN- HEMT器件，其特征在于，步骤S100中，所述外延片包括在Si衬底（2）上依次形成的缓冲层（3）、GaN本征层（4）和AlGaN势垒层（60）。
3.根据权利要求1所述的一种Si基GaN- HEMT器件，其特征在于，步骤S100中U型槽制备方法包括：
对外延片依次进行清洗、涂光刻胶、光刻和显影工艺，随后用ICP干法刻蚀在外延片上刻蚀出设计深度的U型槽，最后清洗掉光刻胶。
4.根据权利要求1所述的一种Si基GaN- HEMT器件，其特征在于，步骤S200中P型Si（11）和N型Si（7）制备方法包括：
S210，通过涂胶、光刻和显影工艺将U型槽外区域用光刻胶保护；
S220，使用CVD工艺先在U型槽中沉积一层设计厚度的P型Si（11）；
S230，然后在P型Si（11）上继续使用CVD工艺沉积一层设计厚度的N型Si（7）；
S240，清洗掉步骤S210中的光刻胶后重新依次进行涂胶、光刻和显影工艺，将U型槽外区域、U型槽内需要保留的P型Si（11）和N型Si（7）进行保护；随后使用ICP干法刻蚀去除U型槽内多余的P型Si （11）和N型Si （7）后清洗掉光刻胶。
5.根据权利要求1所述的一种Si基GaN- HEMT器件，其特征在于，步骤S300中SiO2薄膜（10）的制备方法包括：
S310，通过涂胶、光刻和显影将U型槽外区域和U型槽内已制备P型Si（11）和N型Si （7）区域用光刻胶保护；
S320，使用CVD工艺在U型槽内剩余区域沉积设计厚度的SiO2，清洗掉步骤S310中的光刻胶后重新涂胶、光刻和显影，将U型槽外区域、U型槽内需要保留的P型Si （11）、N型Si （7）和SiO2薄膜（10）保护，随后使用ICP干法刻蚀去除U型槽内多余的SiO2后清洗掉光刻胶。
6.根据权利要求1所述的一种Si基GaN- HEMT器件，其特征在于，步骤S400中多晶硅（9）的制备方法包括：
S410，通过涂胶、光刻和显影工艺将U型槽外区域、U型槽内已制备P型Si （11）区域、N型Si （7）区域和SiO2薄膜10区域用光刻胶进行保护；
S420，使用CVD工艺在U型槽内剩余区域沉积设计厚度的多晶硅（9）后清洗掉光刻胶。
7.根据权利要求1所述的一种Si基GaN- HEMT器件，其特征在于，步骤S500中栅电极（8）的制备方法包括：
S510，通过涂胶、光刻和显影工艺将除栅电极（8）所在区域用光刻胶保护；
S520，使用MOCVD或金属离子溅射沉积工艺在多晶硅（9）上设计区域制备栅电极（8），随后清洗掉光刻胶。
8.根据权利要求1所述的一种Si基GaN- HEMT器件，其特征在于，步骤S600中漏电极（5）的制备方法包括：
S610，通过涂胶、光刻和显影工艺对除漏电极（5）所在区域用光刻胶进行保护；
S620，使用ICP干法刻蚀在外延片上刻蚀出设计深度的漏电极槽；
S630，清洗掉步骤S610中的光刻胶后重新进行涂胶、光刻和显影工艺将除漏电极（5）所在区域用光刻胶保护；
S640，使用MOCVD或金属离子溅射沉积工艺在漏电极槽区域制备漏电极（5），随后清洗掉光刻胶。
9.根据权利要求1所述的一种Si基GaN- HEMT器件，其特征在于，步骤S700中源电极（1）的制备方法包括：
S710，使用UV膜将芯片正面保护；
S720，通过研磨和抛光工艺将芯片背面减薄；
S730，使用MOCVD或金属离子溅射沉积工艺在芯片背面制备源电极（1），随后将UV膜去除，制备完成。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210739161.7A CN115101408A (zh) | 2022-06-28 | 2022-06-28 | 一种Si基GaN- HEMT器件的制备方法 |
| PCT/CN2023/079854 WO2024001276A1 (zh) | 2022-06-28 | 2023-03-06 | 一种Si基GaN-HEMT器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210739161.7A CN115101408A (zh) | 2022-06-28 | 2022-06-28 | 一种Si基GaN- HEMT器件的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115101408A true CN115101408A (zh) | 2022-09-23 |
Family
ID=83295233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210739161.7A Pending CN115101408A (zh) | 2022-06-28 | 2022-06-28 | 一种Si基GaN- HEMT器件的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115101408A (zh) |
| WO (1) | WO2024001276A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024001276A1 (zh) * | 2022-06-28 | 2024-01-04 | 扬州扬杰电子科技股份有限公司 | 一种Si基GaN-HEMT器件的制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8088660B1 (en) * | 2010-12-15 | 2012-01-03 | Infineon Technologies Austria Ag | Method for producing a plug in a semiconductor body |
| US9276097B2 (en) * | 2012-03-30 | 2016-03-01 | Infineon Technologies Austria Ag | Gate overvoltage protection for compound semiconductor transistors |
| US10522532B2 (en) * | 2016-05-27 | 2019-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Through via extending through a group III-V layer |
| CN115101408A (zh) * | 2022-06-28 | 2022-09-23 | 扬州扬杰电子科技股份有限公司 | 一种Si基GaN- HEMT器件的制备方法 |
-
2022
- 2022-06-28 CN CN202210739161.7A patent/CN115101408A/zh active Pending
-
2023
- 2023-03-06 WO PCT/CN2023/079854 patent/WO2024001276A1/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024001276A1 (zh) * | 2022-06-28 | 2024-01-04 | 扬州扬杰电子科技股份有限公司 | 一种Si基GaN-HEMT器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024001276A1 (zh) | 2024-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2017043608A1 (ja) | 半導体装置 | |
| TW200425509A (en) | Stop structure of trench type DMOS device and its formation method | |
| CN107887383B (zh) | GaN基单片功率逆变器及其制作方法 | |
| JP2004064063A (ja) | 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法 | |
| US7192872B2 (en) | Method of manufacturing semiconductor device having composite buffer layer | |
| CN114038751A (zh) | 一种上下结构的屏蔽栅mosfet器件的制作方法 | |
| US6455396B1 (en) | SOI semiconductor device capable of preventing floating body effect | |
| WO2024001276A1 (zh) | 一种Si基GaN-HEMT器件的制备方法 | |
| JP2003142698A (ja) | 電力用半導体装置 | |
| TWI786422B (zh) | 一種高電子遷移率電晶體(hemt)及其製造方法 | |
| KR20060030717A (ko) | 반도체 소자의 제조 방법 | |
| CN115831745A (zh) | 一种垂直导电沟道增强型Si基GaN- HEMT器件的制备方法 | |
| CN101506956A (zh) | 半导体设备的制作方法 | |
| CN217641347U (zh) | 一种新型Si基GaN凹槽栅型垂直导电器件 | |
| CN116314302A (zh) | 一种沟槽型碳化硅mosfet器件的制造方法 | |
| CN218632053U (zh) | 一种垂直导电沟道增强型Si基GaN- HEMT器件 | |
| US20110084332A1 (en) | Trench termination structure | |
| WO2024113528A1 (zh) | 一种垂直导电沟道增强型Si基GaN-HEMT器件及其制备方法 | |
| JPH0878662A (ja) | 半導体装置およびその製造方法 | |
| JPH0878692A (ja) | Ｓｏｉ型半導体装置およびその製造方法 | |
| KR100275484B1 (ko) | 트렌치형 게이트 전극을 갖는 전력소자 제조방법 | |
| TW200418138A (en) | Termination structure of DMOS device | |
| JP4599033B2 (ja) | Ｍｏｓゲート半導体デバイスの製造方法 | |
| TWI795286B (zh) | 浮動保護環耐壓的穩定方法 | |
| CN117457496A (zh) | 一种源极底置Si基GaN HEMT器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |