CN102842611B - 一种5块掩模版igbt芯片及其制造方法 - Google Patents

一种5块掩模版igbt芯片及其制造方法 Download PDF

Info

Publication number
CN102842611B
CN102842611B CN201210305957.8A CN201210305957A CN102842611B CN 102842611 B CN102842611 B CN 102842611B CN 201210305957 A CN201210305957 A CN 201210305957A CN 102842611 B CN102842611 B CN 102842611B
Authority
CN
China
Prior art keywords
mask
igbt chip
active area
termination environment
pieces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210305957.8A
Other languages
English (en)
Other versions
CN102842611A (zh
Inventor
刘江
赵哿
高明超
金锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
China Electric Power Research Institute Co Ltd CEPRI
Original Assignee
State Grid Corp of China SGCC
China Electric Power Research Institute Co Ltd CEPRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, China Electric Power Research Institute Co Ltd CEPRI filed Critical State Grid Corp of China SGCC
Priority to CN201210305957.8A priority Critical patent/CN102842611B/zh
Publication of CN102842611A publication Critical patent/CN102842611A/zh
Application granted granted Critical
Publication of CN102842611B publication Critical patent/CN102842611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thyristors (AREA)

Abstract

本发明涉及一种5块掩模版IGBT芯片,由所述5块掩模版制造形成IGBT芯片;所述5块掩模版分别是孔掩模版、金属掩模版、钝化掩模版、有源区掩模版和多晶掩模版;所述孔掩模版、金属掩模版和钝化掩模版位于IGBT芯片互连及保护模块中;所述有源区掩模版和多晶掩模版位于与IGBT芯片互连及保护模块相反方向的模块中。本发明还涉及一种5块掩模版IGBT芯片的制造方法,本发明的方案极大降低IGBT芯片制造成本,为IGBT芯片制造指出了一条新颖的技术路线。实现容易,可行性强;与传统IGBT芯片制造方法(≥6块掩模版)相比,显著的降低成本。

Description

一种5块掩模版IGBT芯片及其制造方法
技术领域
本发明涉及一种IGBT芯片及其制造方法,具体涉及一种5块掩模版IGBT芯片及其制造方法。
背景技术
IGBT(绝缘栅双极晶体管)同时具有单极性器件和双极性器件的优点,驱动电路简单,控制电路功耗和成本低,通态压降低,器件自身损耗小,是未来高压大电流的发展方向。
IGBT芯片由功能划分为:有源区、终端区和栅极区三部分,其俯视图如图1所示。有源区又称元胞区,为芯片的功能区域;主要影响芯片的电流相关参数,如导通电压,阈值电压参数;终端区位于芯片的边缘区域,主要影响芯片的耐压参数;栅极区为芯片的栅极控制区域,影响器件的开关特性。
IGBT芯片设计多集中于终端区及栅极区结构的研究。IGBT芯片常用的终端结构有场板(FP)、场限环(FLR)、结终端延伸(JTE)、横向变掺杂(VLD)、阻性场板(如掺氧多晶硅SIPOS)等。这些延伸结构实际上起到将主结耗尽区向外展宽的作用,从而降低其内部电场强度最终提高击穿电压。IGBT芯片常用的栅极结构有平面型、沟槽型。
IGBT芯片制造技术主要包括:光刻,扩散/注入,腐蚀,薄膜四大模块。IGBT芯片制造技术即通过相应的制造技术将掩模版上的图形转移到半导体圆片上的技术。IGBT制造技术即采用相应的技术完成IGBT芯片有源区,终端区及栅极区的技术。
IGBT芯片制造厂一般以光刻次数来计算加工成本,减少光刻次数可极大的降低IGBT芯片制造成本,使用尽量少的掩模版是减少光刻次数的主要途径。
发明内容
针对现有技术的不足,本法明提供一种5块掩模版IGBT芯片及其制造方法,5块掩模版(Mask)IGBT芯片及其制造方法,工艺简单,适用不同的IGBT芯片设计,可行性强;与传统IGBT芯片制造方法(≥6块掩模版)相比,显著的降低成本。
本发明的目的是采用下述技术方案实现的:
一种5块掩模版IGBT芯片,其改进之处在于,由所述5块掩模版制造形成IGBT芯片;所述5块掩模版分别是孔掩模版、金属掩模版、钝化掩模版、有源区掩模版和多晶掩模版;所述孔掩模版、金属掩模版和钝化掩模版位于IGBT芯片互连及保护模块中;所述有源区掩模版和多晶掩模版位于与IGBT芯片互连及保护模块相反方向的模块中。
其中,所述IGBT芯片按照功能分为:
有源区:称为元胞区,集成IGBT芯片的电流参数;
终端区:集成IGBT芯片的耐压参数;
栅极区:集成IGBT芯片的开关特性。
其中,所述有源区包括N-衬底区;N-衬底区表面的栅极氧化层2,沉积在栅极氧化层2上的多晶硅栅极1;栅极氧化层与N-衬底区之间的P-阱区3;位于P-阱区与栅极氧化层之间的N+区4;位于N-衬底区下方的背面注入区5;位于注入区下方的集电极7及位于栅极氧化层上方的发射极6。
其中,所述终端区包括终端区场板结构和终端区场环结构。
本发明基于另一目的提供的一种5块掩模版IGBT芯片的制造方法,其改进之处在于,所述方法包括下述步骤:
A、制造所述有源区掩模版;
B、制造所述多晶掩模版;
C、制造所述孔掩模版;
D、制造所述金属掩模版;
E、制造所述钝化掩模版。
其中,所述步骤A中,有源区与终端区的P-阱区同时注入,所述有源区的P-阱区形成MOS结构;终端区的P-阱区形成终端区场环结构。
其中,所述步骤B中,多晶掩模版包含多晶硅,所述多晶硅分布在有源区,栅极区和终端区;
有源区多晶硅形成MOS栅结构,栅极区多晶硅为有源区MOS栅结构汇总区域,终端区多晶硅形成终端区的场板结构。
其中,所述步骤C中,所述孔掩模版包括孔;所述孔分布在有源区,栅极区和终端区;
有源区孔为IGBT芯片发射极引出端;栅极区孔为IGBT芯片栅极引出端;终端区孔为场板与场环接触孔,形成接触场板结构。
其中,所述步骤D中,所述金属掩模版包括金属;所述金属分布在有源区,栅极区和终端区;
有源区金属为IGBT芯片发射极引出端;栅极区金属IGBT芯片栅极引出端;终端区金属形成终端场板结构。
其中,所述步骤E中,所述钝化掩模版包括钝化;所述钝化分布在终端区,有源区,栅极区;
终端区钝化为IGBT芯片终端区保护材料,用于隔离和保护芯片;有源区和栅极区钝化开口为IGBT芯片焊盘区,用于对IGBT芯片封装,发射极和栅极打线位置。
与现有技术相比,本发明达到的有益效果为:
1、针对Infineon/ABB公司IGBT芯片制造技术垄断,本发明提供了一种5块掩模版IGBT芯片及其制造方法,极大降低IGBT芯片制造成本,为IGBT芯片制造指出了一条新颖的技术路线。
2、本发明提供了一种5块掩模版IGBT芯片及其制造方法,实现容易,可行性强;与传统IGBT芯片制造技术(≥6块掩模版)相比,显著的降低成本。
3、本发明提供了一种5块掩模版IGBT芯片制造方法适用于不同IGBT芯片的设计。
附图说明
图1是本发明提供的IGBT芯片的俯视结构图;
图2是本发明提供的IGBT芯片有源区剖面图;
图3是本发明提供的5块掩模版(Mask)IGBT芯片制造方法示意图;
图4是本发明提供的5块掩模版(Mask)IGBT芯片制造方法流程图;
图5是现有技术的6块掩模版(Mask)IGBT芯片制造方法流程图。
具体实施方式
IGBT芯片由功能划分为:有源区、终端区和栅极区三部分,其俯视图见图1。有源区又称元胞区,为芯片的功能区域;主要影响芯片的电流相关参数,如导通电压,阈值电压参数;终端区位于芯片的边缘区域,主要影响芯片的耐压参数;栅极区为芯片的栅极控制区域,影响器件的开关特性。
IGBT为3端器件,包括正面发射极,栅极及背面集电极。IGBT芯片有源区剖面图详见图2。包括低浓度的N-衬底区;衬底表面的栅极氧化层2,沉积在栅极氧化层2上的多晶硅栅极1;栅极氧化层2与N-衬底区之间的P-阱区3;位于P-阱区与栅极氧化层之间的N+区4;位于N-衬底区下方的背面注入区5;位于注入区下方的集电极7及位于栅极氧化层上方的发射极6。
本发明提供的5块掩模版(Mask)IGBT芯片制造方法示意图如图3所示,所述5块掩模版分别是孔掩模版、金属掩模版、钝化掩模版、有源区掩模版和多晶掩模版;所述孔掩模版、金属掩模版和钝化掩模版位于IGBT芯片后端互连及保护模块中;所述有源区掩模版和多晶掩模版位于与IGBT芯片互连及保护模块相反方向的模块中,即前端的模块中。
IGBT芯片有正面和背面,后端互连及保护模块在IGBT芯片背面;而前端指的是IGBT正面有有源区掩模版和多晶掩模版的这一面。
本发明提供的5块掩模版(Mask)IGBT芯片制造方法流程如图4所示,包括下述步骤:
A、制造有源区掩模版:有源区与终端区的P-阱区同时注入,所述有源区的P-阱区形成MOS结构;终端区的P-阱区形成终端区场环结构。
B、制造多晶掩模版;多晶硅分布在有源区,栅极区和终端区。有源区多晶硅形成MOS的栅结构,栅极区多晶硅为有源区MOS栅结构汇总区域,终端区多晶硅形成终端区的场板结构。
C、制造孔掩模版;孔分布在有源区,栅极区和终端区。有源区孔为IGBT芯片发射极引出端,栅极区孔为IGBT芯片栅极引出端,终端区孔为场板与场环接触孔,形成接触场板结构。
D、制造金属掩模版;金属分布在有源区,栅极区和终端区。有源区金属为IGBT芯片发射极引出端,栅极区金属IGBT芯片栅极引出端,终端区金属形成终端场板结构。
E、制造钝化掩模版。钝化分布在终端区,有源区,栅极区。终端区钝化为IGBT芯片终端保护材料,起隔离和保护芯片的作用,有源区和栅极区钝化开口为IGBT芯片焊盘区,为后续IGBT芯片封装,发射极和栅极打线位置。
本发明提供的5块掩模版IGBT芯片及其制造方法,实现容易,可行性强;与传统IGBT芯片制造技术(≥6块掩模版)相比(如图5所示),显著的降低成本。
最后应当说明的是:以上实施例仅用以说明本发明的技术方案而非对其限制,尽管参照上述实施例对本发明进行了详细的说明,所属领域的普通技术人员应当理解:依然可以对本发明的具体实施方式进行修改或者等同替换,而未脱离本发明精神和范围的任何修改或者等同替换,其均应涵盖在本发明的权利要求范围当中。

Claims (1)

1.一种5块掩模版IGBT芯片的制造方法,其特征在于,所述5块掩模版IGBT芯片由所述5块掩模版制造形成;所述5块掩模版分别是孔掩模版、金属掩模版、钝化掩模版、有源区掩模版和多晶掩模版;所述孔掩模版、金属掩模版和钝化掩模版位于IGBT芯片正面的互连及保护模块中;所述有源区掩模版和多晶掩模版位于IGBT芯片正面,用于IGBT芯片正面结构的形成;
所述IGBT芯片按照功能分为:
有源区:称为元胞区,集成IGBT芯片的电流参数;
终端区:集成IGBT芯片的耐压参数;
栅极区:集成IGBT芯片的开关特性;
所述有源区包括N-衬底区;N-衬底区表面的栅极氧化层(2),沉积在栅极氧化层(2)上的多晶硅栅极(1);栅极氧化层与N-衬底区之间的P-阱区(3);位于P-阱区与栅极氧化层之间的N+区(4);位于N-衬底区下方的背面注入区(5);位于注入区下方的集电极(7)及位于栅极氧化层上方的发射极(6);
所述终端区包括终端区场板结构和终端区场环结构;
所述方法包括下述步骤:
A、制造有源区掩模版;
B、制造多晶掩模版;
C、制造孔掩模版;
D、制造金属掩模版;
E、制造钝化掩模版;
所述步骤A中,有源区与终端区的P-阱区同时注入,所述有源区的P-阱区形成MOS结构;终端区的P-阱区形成终端区场环结构;
所述步骤B中,所述多晶硅分布在有源区,栅极区和终端区;
有源区多晶硅形成MOS栅结构,栅极区多晶硅为有源区MOS栅结构汇总区域,终端区多晶硅形成终端区的场板结构;
所述步骤C中,所述孔分布在有源区,栅极区和终端区;
有源区孔为IGBT芯片发射极引出端;栅极区孔为IGBT芯片栅极引出端;终端区孔为场板与场环接触孔,形成接触场板结构;
所述步骤D中,所述金属分布在有源区,栅极区和终端区;
有源区金属为IGBT芯片发射极引出端;栅极区金属IGBT芯片栅极引出端;终端区金属形成终端场板结构;
所述步骤E中,所述钝化分布在终端区,有源区,栅极区;
终端区钝化为IGBT芯片终端区保护材料,用于隔离和保护芯片;有源区和栅极区钝化开口为IGBT芯片栅焊盘区,用于对IGBT芯片封装,发射极和栅极打线位置。
CN201210305957.8A 2012-08-24 2012-08-24 一种5块掩模版igbt芯片及其制造方法 Active CN102842611B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210305957.8A CN102842611B (zh) 2012-08-24 2012-08-24 一种5块掩模版igbt芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210305957.8A CN102842611B (zh) 2012-08-24 2012-08-24 一种5块掩模版igbt芯片及其制造方法

Publications (2)

Publication Number Publication Date
CN102842611A CN102842611A (zh) 2012-12-26
CN102842611B true CN102842611B (zh) 2016-08-10

Family

ID=47369820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210305957.8A Active CN102842611B (zh) 2012-08-24 2012-08-24 一种5块掩模版igbt芯片及其制造方法

Country Status (1)

Country Link
CN (1) CN102842611B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066104B (zh) * 2012-12-28 2015-11-18 上海贝岭股份有限公司 具有终端保护结构的半导体功率器件
CN104701174B (zh) * 2013-12-09 2017-12-05 上海华虹宏力半导体制造有限公司 用于优化中压沟槽栅mos加工工艺的方法
CN113889407A (zh) * 2021-09-27 2022-01-04 上海华虹宏力半导体制造有限公司 沟槽型igbt器件的制作方法、沟槽型igbt器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037628A (en) * 1997-06-30 2000-03-14 Intersil Corporation Semiconductor structures with trench contacts
US6110799A (en) * 1997-06-30 2000-08-29 Intersil Corporation Trench contact process
CN102034707A (zh) * 2009-09-29 2011-04-27 比亚迪股份有限公司 一种igbt的制作方法
CN102034818A (zh) * 2009-09-30 2011-04-27 万国半导体股份有限公司 通过p-体电荷的最小化改善高压mosfet二极管的反向恢复

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011253883A (ja) * 2010-06-01 2011-12-15 On Semiconductor Trading Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037628A (en) * 1997-06-30 2000-03-14 Intersil Corporation Semiconductor structures with trench contacts
US6110799A (en) * 1997-06-30 2000-08-29 Intersil Corporation Trench contact process
CN102034707A (zh) * 2009-09-29 2011-04-27 比亚迪股份有限公司 一种igbt的制作方法
CN102034818A (zh) * 2009-09-30 2011-04-27 万国半导体股份有限公司 通过p-体电荷的最小化改善高压mosfet二极管的反向恢复

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
绝缘栅双极性晶体管的设计与研究;崔京京;《中国优秀硕士学位论文全文数据库(电子期刊)》;20120731;正文部分第48-58页 *

Also Published As

Publication number Publication date
CN102842611A (zh) 2012-12-26

Similar Documents

Publication Publication Date Title
CN104332494B (zh) 一种绝缘栅双极晶体管及其制造方法
CN102842606B (zh) 一种igbt芯片可变栅内阻及其设计方法
CN102280493A (zh) 半导体装置
US10777545B2 (en) Semiconductor device
US20180269062A1 (en) Reverse conducting igbt device and manufacturing method therefor
US20130320395A1 (en) High-voltage vertical power component
CN106783851A (zh) 集成肖特基二极管的SiCJFET器件及其制作方法
US7960754B2 (en) Diode having high breakdown voltage and low on-resistance
CN109360825B (zh) 双向开关
CN102694032A (zh) 功率用半导体装置
US20120068258A1 (en) Semiconductor device and method for manufacturing same
CN112234095B (zh) 含有增强元胞设计的功率mosfet器件
CN104299991A (zh) 半导体装置
CN102044543B (zh) 一种单片集成igbt和frd的半导体器件
CN102842611B (zh) 一种5块掩模版igbt芯片及其制造方法
US20080315251A1 (en) Semiconductor device and method for fabricating thereof
KR20140072729A (ko) 전력 반도체 소자 및 그 제조 방법
CN103531620B (zh) 一种基于n型注入层的igbt芯片及其制造方法
CN105047706B (zh) 一种低通态损耗igbt及其制造方法
JP6771433B2 (ja) 半導体装置
CN206672934U (zh) 集成肖特基二极管的SiCJFET器件
JP4764998B2 (ja) 半導体装置
CN103022114B (zh) 一种基于截止环的高压大功率igbt芯片及其设计方法
JP2010050315A (ja) ショットキーバリアダイオード
US7683454B2 (en) MOS power component with a reduced surface area

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant