CN112670338A - 具有低门槛电压的SiC绝缘栅双极晶体管及其制造方法 - Google Patents
具有低门槛电压的SiC绝缘栅双极晶体管及其制造方法 Download PDFInfo
- Publication number
- CN112670338A CN112670338A CN202011540200.8A CN202011540200A CN112670338A CN 112670338 A CN112670338 A CN 112670338A CN 202011540200 A CN202011540200 A CN 202011540200A CN 112670338 A CN112670338 A CN 112670338A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- region
- sic
- thickness
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 229920005591 polysilicon Polymers 0.000 claims abstract description 44
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 12
- 239000001301 oxygen Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 53
- 239000012535 impurity Substances 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 238000001259 photo etching Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 229910052681 coesite Inorganic materials 0.000 claims description 8
- 229910052906 cristobalite Inorganic materials 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 8
- 230000000873 masking effect Effects 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 229910052682 stishovite Inorganic materials 0.000 claims description 8
- 229910052905 tridymite Inorganic materials 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 7
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 4
- 238000004151 rapid thermal annealing Methods 0.000 claims description 4
- 230000036961 partial effect Effects 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 55
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 39
- 238000010586 diagram Methods 0.000 description 17
- 238000000206 photolithography Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种具有低门槛电压的SiC绝缘栅双极晶体管，包括第一外延层，第一外延层之下依次设置有第二、第三、第四外延层；第四外延层的凸台之间设置有集电区；第四外延层及集电区下表面共同设置有集电极PAD；第一外延层上部的平台周围套装有阱区，该阱区上套装有源区，阱区和源区周围设置有重掺杂区；第一外延层、阱区以及源区部分上表面共同设置有栅氧化层；栅氧化层上表面覆盖有多晶硅栅；多晶硅栅及栅氧化层共同覆盖有场氧；重掺杂区、源区部分、场氧上表面及侧壁共同覆盖有发射极PAD。本发明还公开了该具有低门槛电压的SiC绝缘栅双极晶体管的制造方法。本发明的器件，降低了SiC IGBT的门槛电压。
Description
技术领域
本发明属于宽禁带半导体器件技术领域，涉及一种具有低门槛电压的SiC绝缘栅双极晶体管，本发明还涉及该种具有低门槛电压的SiC绝缘栅双极晶体管的制造方法。
背景技术
碳化硅(SiC)材料具有禁带宽度大、热导率高、临界雪崩击穿电场强度高、饱和载流子漂移速度大及热稳定性好等优点，是制造电力半导体器件的理想材料。绝缘栅双极晶体管(IGBT)兼具了绝缘栅场效应晶体管(MOSFET)开关速度快以及双极晶体管(BJT)通态电阻低的优点，成为最出色的一种功率半导体器件。而将理想电力半导体器件制造材料SiC用于制造最出色的功率半导体器件IGBT时，由于SiC pn结正向导通门槛电压高，SiC IGBT出现了门槛电压高的问题。过高的门槛电压削弱了SiC IGBT与硅(Si)IGBT、SiC MOSFET等之间的竞争优势，严重影响了SiC IGBT的广泛应用。
因此，有必要提供一种高性能、高可行性的技术方案，用于解决SiC IGBT门槛电压高的问题。
发明内容
本发明的目的是提供一种具有低门槛电压的SiC绝缘栅双极晶体管，解决了现有技术中的SiC IGBT存在门槛电压高的问题。
本发明的另一目的是提供该种具有低门槛电压的SiC绝缘栅双极晶体管的制造方法。
本发明所采用的技术方案是，一种具有低门槛电压的SiC绝缘栅双极晶体管，包括第一外延层，第一外延层之下设置有第二外延层，第二外延层之下设置有第三外延层，第三外延层之下设置有第四外延层，第四外延层包括多个尺寸相同的凸台；第四外延层的凸台之间设置有集电区，集电区与第三外延层下表面、第四外延层侧壁及第四外延层部分下表面接触；第四外延层下表面以及集电区下表面共同设置有集电极PAD；
在第一外延层上部中心设置有凸起的平台，该平台周围套装有阱区，该阱区上套装有源区，阱区和源区周围设置有重掺杂区；阱区与第一外延层上表面及平台侧壁接触；源区与阱区上表面及阱区随平台突起的侧壁接触；源区与阱区的外侧面同时与重掺杂区接触；第一外延层平台上表面、阱区突起的上表面以及源区部分上表面共同设置有栅氧化层；栅氧化层上表面覆盖有多晶硅栅；多晶硅栅上表面及侧壁以及栅氧化层侧壁共同覆盖有场氧；重掺杂区上表面、源区部分上表面、场氧上表面及侧壁共同覆盖有发射极PAD。
本发明所采用的另一技术方案是，上述的具有低门槛电压的SiC绝缘栅双极晶体管的制造方法，按照以下步骤实施：
步骤1：采用化学气相淀积的方法，在SiC材料的衬底一个表面上依次生长第一外延层、第二外延层、第三外延层、第四外延层；
步骤2：采用化学机械抛光的方式，将衬底去除，保留第一外延层、第二外延层、第三外延层、第四外延层；
步骤3：在第四外延层上淀积掩蔽膜，通过光刻技术获得图形化表面，在图形化表面上进行干法刻蚀，形成第四外延层的多个凸台，各凸台的间距为5.0μm，各凸台的高度为2.0μm；
步骤4：采用PVD技术，结合光刻与刻蚀的方法，在第四外延层凸台之间淀积p型NiO的集电区，使得集电区覆盖第三外延层上表面、第四外延层的凸台侧壁以及第四外延层凸台上表面边缘0.3μm区域；
步骤5：将步骤4制得的结构件整体翻转，使第一外延层下表面翻转为上表面，在第一外延层上淀积掩蔽膜，通过光刻技术获得图形化表面，通过离子注入的方法在第一外延层中形成阱区、源区以及重掺杂区，离子注入的温度为450℃；
步骤6：去除光刻掩膜，进行高温退火，高温退火温度为1700℃，退火气氛为Ar气氛围，退火时间为10min；
步骤7：通过高温氧化结合氮、磷钝化的方法在器件上表面生长栅氧化层，生长温度为1250℃，栅氧化层的厚度为50nm；
步骤8：通过CVD的方法在栅氧化层上表面生长多晶硅栅，多晶硅栅的厚度为500nm；
步骤9：通过光刻结合刻蚀的方法对多晶硅栅与栅氧化层进行刻蚀，使重掺杂区上表面以及源区上表面内侧裸露；
步骤10：通过CVD的方法在多晶硅栅上表面、多晶硅栅侧壁、栅氧化层侧壁、重掺杂区上表面以及裸露的源区上表面共同淀积场氧，场氧的厚度为0.5μm；
步骤11：通过光刻结合刻蚀的方法对场氧进行图形化处理，使重掺杂区上表面、源区上表面内侧裸露；
步骤12：在底部集电区下表面以及裸露的第四外延层下表面淀积200nm的Ni形成集电极欧姆电极；然后，在重掺杂区上表面以及裸露的源区上表面淀积50nm的Ti、150nm的Ni形成发射极欧姆电极，在氮气保护下快速热退火，退火温度为1000℃，退火时间为5分钟；
步骤13：通过光刻结合刻蚀的方法对场氧进行图形化处理，使多晶硅栅部分上表面裸露；
步骤14：在集电极欧姆电极上淀积Ti、Ag加厚形成集电极PAD；在发射极欧姆电极上淀积Ti、Al加厚形成发射极PAD；在裸露的多晶硅栅表面淀积Ti、Al形成栅极PAD；
步骤15：使用二氧化硅与聚酰亚胺中覆盖器件上表面、发射极PAD的边缘、栅极PAD的边缘，完成制备。
本发明的有益效果是，通过电流扩展层的设置，有效降低了SiC IGBT阱区之间区域的串联电阻，增强了阱区下方电流扩展角度，降低了SiC IGBT的通态电阻；通过电流通道层的设置，提供了集电极侧pn结开通前的SiC IGBT正向电流路径，降低了SiC IGBT的正向开启门槛电压；p型NiO的设置，降低了SiC IGBT集电极侧pn结的正向开通门槛电压，即降低了SiC IGBT的正向开启门槛电压；p型NiO的设置，提高了SiC IGBT集电极侧pn结的空穴注入效率，增加了导通状态下SiC IGBT漂移区的载流子浓度，有效降低SiC IGBT的通态电阻；p型NiO或SiC覆盖电流通道层表面边缘的设置，增加了SiC IGBT集电极侧pn结的绝对结面积，扩大了关断过程中剩余载流子的抽取通道，优化了SiC IGBT的关断速度。综上，本发明具有低门槛电压的SiC绝缘栅双极晶体管，降低了SiC IGBT的正向导通门槛电压，改善了SiC IGBT通态功耗较高的问题，为SiC IGBT更广泛的应用提供了可行的技术方案。
附图说明
图1本发明元胞结构的实施例示意图；
图2本发明用于制造SiC绝缘栅双极晶体管的n型4H-SiC衬底结构示意图；
图3是本发明方法实施例1的步骤1完成后的器件结构示意图；
图4是本发明方法实施例1的步骤2完成后的器件结构示意图；
图5是本发明方法实施例1的步骤3完成后的器件结构示意图；
图6是本发明方法实施例1的步骤4完成后的器件结构示意图；
图7是本发明方法实施例1的步骤5完成后的器件结构示意图；
图8是本发明方法实施例1的步骤6完成后的器件结构示意图；
图9是本发明方法实施例1的步骤9完成后的器件结构示意图；
图10是本发明方法实施例1的步骤11完成后的器件结构示意图；
图11是本发明方法实施例1的步骤14完成后的器件结构示意图；
图12是本发明元胞结构另一种实施例示意图；
图13是本发明方法实施例2的步骤1完成后的器件结构示意图；
图14是本发明方法实施例2的步骤1完成后的器件结构示意图；
图15是本发明方法实施例2的步骤3完成后的器件结构示意图；
图16是本发明方法实施例2的步骤4完成后的器件结构示意图；
图17是本发明方法实施例2的步骤5完成前的器件结构示意图；
图18是本发明方法实施例2的步骤5完成后的器件结构示意图；
图19是本发明方法实施例2的步骤9完成后的器件结构示意图；
图20是本发明方法实施例2的步骤11完成后的器件结构示意图；
图21是本发明方法实施例2步骤15最终的成品部分结构示意图。
图中，1.第一外延层，2.第二外延层，3.第三外延层，4.第四外延层，5.集电区，6.阱区，7.源区，8.重掺杂区，9.栅氧化层，10.多晶硅栅，11.场氧，12.发射极PAD，13.集电极PAD，14.衬底。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
本发明的具有低门槛电压的SiC绝缘栅双极晶体管，包括以下两种实施例所示的结构。
实施例1
参照图1，本发明的第一种结构是，
包括第一外延层1，即电流扩展层，该第一外延层1的材料为n型4H-SiC，厚度为5.0μm，杂质浓度为1.0×1015cm-3；(行业人员一般习惯用1.0×1015或1e15，或用1.0*1015cm-3，三种表述都可以)
第一外延层1之下设置有第二外延层2，即漂移区，该第二外延层2的材料为n型4H-SiC，厚度为155.0μm，杂质浓度为2.0×1014cm-3；
第二外延层2之下设置有第三外延层3，即n场阻止层，该第三外延层3的材料为n型4H-SiC，厚度为2.0μm，杂质浓度为5.0×1016cm-3；
第三外延层3之下设置有第四外延层4，第四外延层4包括多个尺寸相同的凸台，即n电流通道层，每个凸台宽0.5μm，每个凸台的侧壁为平面，各凸台呈条形、环形、渐开线性、圆形、正四边形、正六边形或正八边形中的一种或多种的组合，该第四外延层4的材料为n型4H-SiC，厚度为2.0μm，杂质浓度为2.0×1014cm-3；
第四外延层4的凸台之间设置有集电区5，集电区5与第三外延层3下表面、第四外延层4侧壁及第四外延层4部分下表面接触，该集电区5的材料为p型NiO，厚度为2.2μm，杂质浓度为2.0×1018cm-3；
第四外延层4下表面以及集电区5下表面共同设置有集电极PAD13(即集电极欧姆电极)，该集电极PAD13的材料为Ni、Ti、Ag的组合，厚度为200nm；
在第一外延层1上部中心设置有凸起的平台，该平台周围套装有阱区6，该阱区6上套装有源区7，阱区6和源区7周围设置有重掺杂区8；
阱区6与第一外延层1上表面及平台侧壁接触，阱区6的材料为p型4H-SiC，阱区的结深为0.8μm，杂质浓度为5.0×1017cm-3；
源区7与阱区6上表面及阱区6随平台突起的侧壁接触，源区7的材料为n型4H-SiC，结深为0.3μm，杂质浓度为1.0×1018cm-3；
源区7与阱区6的外侧面同时与重掺杂区8接触，重掺杂区8的材料为p型4H-SiC，结深为0.8μm，杂质浓度为5.0×1018cm-3；
第一外延层1平台上表面、阱区6突起的上表面以及源区7部分上表面共同设置有栅氧化层9，该栅氧化层9的材料为SiO2，厚度为50nm；
栅氧化层9上表面覆盖有多晶硅栅10，该多晶硅栅10的材料为多晶硅，厚度为500nm；
多晶硅栅10上表面及侧壁以及栅氧化层9侧壁共同覆盖有场氧11，该场氧11的材料为SiO2，厚度为500nm；
重掺杂区8上表面、源区7部分上表面、场氧11上表面及侧壁共同覆盖有发射极PAD12(即发射极欧姆电极)，该发射极PAD12的材料为Ni、Ti、Al的组合。
上述实施例1结构的SiC绝缘栅双极晶体管的制造方法，按照以下步骤实施：
步骤1：如图2、图3所示，采用化学气相淀积(CVD)的方法，在SiC材料的衬底14一个表面上依次生长第一外延层1、第二外延层2、第三外延层3、第四外延层4；
其中衬底14的掺杂类型为n型，厚度为300μm，其掺杂浓度为1×1018cm-3，上端表面积为176cm2；
第一外延层1的掺杂类型为n型，上端表面积为176cm2；
第二外延层2的掺杂类型为n型，上端表面积为176cm2；
第三外延层3的掺杂类型为n型，上端表面积为176cm2；
第四外延层4的掺杂类型为n型，上端表面积为176cm2；
步骤2：如图4所示，采用化学机械抛光的方式，将衬底14去除，保留第一外延层1、第二外延层2、第三外延层3、第四外延层4；
步骤3：如图5所示，在第四外延层4上淀积掩蔽膜，通过光刻技术获得图形化表面，在图形化表面上进行干法刻蚀，形成第四外延层4的多个凸台，各凸台的间距为5.0μm，各凸台的高度为2.0μm；
步骤4：如图6所示，采用PVD技术，结合光刻与刻蚀的方法，在第四外延层4凸台之间淀积p型NiO的集电区5，使得集电区5覆盖第三外延层3上表面、第四外延层4的凸台侧壁以及第四外延层4凸台上表面边缘0.3μm区域；
步骤5：如图7、图8所示，将步骤4制得的结构件整体翻转，使第一外延层1下表面翻转为上表面，在第一外延层1上淀积掩蔽膜，通过光刻技术获得图形化表面，通过离子注入的方法在第一外延层1中形成阱区6、源区7以及重掺杂区8，离子注入的温度为450℃；
步骤6：去除光刻掩膜，进行高温退火，高温退火温度为1700℃，退火气氛为Ar气氛围，退火时间为10min；
步骤7：通过高温氧化结合氮、磷钝化的方法在器件上表面生长栅氧化层9，生长温度为1250℃，栅氧化层9的厚度为50nm；
步骤8：通过CVD的方法在栅氧化层9上表面生长多晶硅栅10，多晶硅栅10的厚度为500nm；
步骤9：如图9所示，通过光刻结合刻蚀的方法对多晶硅栅10与栅氧化层9进行刻蚀，使重掺杂区8上表面以及源区7上表面内侧裸露；
步骤10：通过CVD的方法在多晶硅栅10上表面、多晶硅栅10侧壁、栅氧化层9侧壁、重掺杂区8上表面以及裸露的源区7上表面共同淀积场氧11，场氧11的厚度为0.5μm；
步骤11：如图10所示，通过光刻结合刻蚀的方法对场氧11进行图形化处理，使重掺杂区8上表面、源区7上表面内侧裸露；
步骤12：在底部集电区5下表面以及裸露的第四外延层4下表面淀积200nm的Ni形成集电极欧姆电极；然后，在重掺杂区8上表面以及裸露的源区7上表面淀积50nm的Ti、150nm的Ni形成发射极欧姆电极，在氮气保护下快速热退火，退火温度为1000℃，退火时间为5分钟；
步骤13：通过光刻结合刻蚀的方法对场氧11进行图形化处理，使多晶硅栅10部分上表面裸露；
步骤14：在集电极欧姆电极上淀积Ti、Ag加厚形成集电极PAD13；在发射极欧姆电极上淀积Ti、Al加厚形成发射极PAD12；在裸露的多晶硅栅10表面淀积Ti、Al形成栅极PAD；
步骤15：使用二氧化硅与聚酰亚胺中覆盖器件上表面、发射极PAD12的边缘、栅极PAD的边缘，完成制备，成品部分结构如图11所示。
实施例2
参照图12，本发明的第二种结构是，
包括衬底14，衬底14作为漂移区，该衬底14的材料为n型4H-SiC，厚度为200μm，杂质浓度为1.0×1014cm-3；
衬底14之上设置有第一外延层1，该第一外延层1的材料为n型4H-SiC，厚度为2.0μm，杂质浓度为2.0×1015cm-3；
衬底14之下设置有第三外延层3，该第三外延层3的材料为n型4H-SiC，厚度为2.0μm，杂质浓度为7.0×1016cm-3；
第三外延层3之下设置有第四外延层4，分为尺寸相同的多个凸台，每个凸台宽1.0μm，每个凸台的侧壁为平面，各凸台呈条形、环形、渐开线性、圆形、正四边形、正六边形或正八边形中的一种或多种的组合，该第四外延层4的材料为n型4H-SiC，厚度为3.0μm，杂质浓度为5.0×1014cm-3；
在第三外延层3下表面、第四外延层4侧壁以及部分下表面共同覆盖有集电区5，该集电区5的材料为p型4H-SiC，厚度为3.5μm，杂质浓度为1.0×1019cm-3；
第四外延层4下表面以及集电区5下表面共同覆盖有集电极PAD13，该集电极PAD13的材料为Ni、Ti、Ag的组合，厚度为2.2μm；
第一外延层1中部设置有突起的平台，平台上表面与侧壁覆盖有阱区6，阱区6的材料为p型4H-SiC，阱区6的结深为0.8μm，杂质浓度为3.0×1017cm-3；
阱区6上覆盖有源区7，源区7的材料为n型4H-SiC，结深为0.2μm，杂质浓度为5.0×1018cm-3；
阱区6和源区7外表面共同设置有重掺杂区8，重掺杂区8的材料为p型4H-SiC，结深为0.8μm，杂质浓度为1.0×1018cm-3；
第一外延层1突起平台的上表面、阱区6上表面以及源区7上表面边缘共同覆盖有栅氧化层9，该栅氧化层9的材料为SiO2，厚度为70nm；
栅氧化层9上表面覆盖有多晶硅栅10，该多晶硅栅10的材料为多晶硅，厚度为600nm；
多晶硅栅10上表面、多晶硅栅10侧壁以及栅氧化层9侧壁、源区7内侧上表面共同覆盖有场氧11，该场氧的材料为SiO2，厚度为400nm；
重掺杂区8上表面、源区7外侧上表面、场氧11上表面及侧壁共同覆盖有发射极PAD12，该发射极PAD12的材料为Ni、Ti、Al的组合，厚度为4.2μm。
上述实施例2结构的SiC绝缘栅双极晶体管的制造方法，按照以下步骤实施：
步骤1：如图13、图14所示，采用化学气相淀积(CVD)的方法，在衬底14上表面向上依次生长第三外延层3、第四外延层4，在衬底14下表面向下生长第一外延层1；
其中衬底14的掺杂类型为n型，上端表面积为78.5cm2；
第一外延层1的掺杂类型为n型，上端表面积为78.5cm2；
第三外延层3的掺杂类型为n型，上端表面积为78.5cm2；
第四外延层4的掺杂类型为n型，上端表面积为78.5cm2；
步骤2：在第四外延层4上淀积掩蔽膜，通过光刻技术获得图形化表面；
步骤3：如图15所示，在图形化表面上进行干法刻蚀，形成第四外延层4的多个凸台；
步骤4：如图16所示，采用PVD方法，结合光刻与刻蚀的方法，在第四外延层4凸台之间淀积p型4H-SiC的集电区5，使得集电区5覆盖第三外延层3上表面、第四外延层4凸台侧壁以及第四外延层4凸台上表面边缘0.3μm区域；
步骤5：如图17、图18所示，整体翻转，使第一外延层1朝上，在第一外延层1上表面淀积掩蔽膜，通过光刻技术获得图形化表面，通过离子注入的方法在第一外延层1中形成阱区6、源区7以及重掺杂区8，离子注入的温度为500℃；
步骤6：去除光刻掩膜，进行高温退火，高温退火温度为1750℃，退火气氛为Ar气氛围，退火时间为20min；
步骤7：通过高温氧化结合氮、磷钝化的方法在器件上表面生长栅氧化层9，生长温度为1200℃，栅氧化层9的厚度为70nm；
步骤8：通过CVD的方法在栅氧化层9上表面生长多晶硅栅10；
步骤9：如图19所示，通过光刻结合刻蚀的方法对多晶硅栅10与栅氧化层9进行刻蚀，使重掺杂区8上表面以及源区7上表面内侧裸露；
步骤10：通过CVD的方法在多晶硅栅10上表面、多晶硅栅10侧壁、栅氧化层9侧壁、重掺杂区8上表面以及裸露的源区7上表面淀积场氧11；
步骤11：如图20所示，通过光刻结合刻蚀的方法对场氧11进行图形化处理，使重掺杂区8上表面、源区7上表面内侧裸露；
步骤12：在底部的集电区5下表面以及裸露的第四外延层4下表面淀积200nm的Ni形成集电极欧姆电极，在重掺杂区8上表面以及裸露的源区7上表面淀积20nm的Ti、180nm的Ni形成发射极欧姆电极，在氮气保护下快速热退火，退火温度为1050℃，退火时间为200S；
步骤13：通过光刻结合刻蚀的方法对场氧11进行图形化处理，使多晶硅栅10部分上表面裸露；
步骤14：在集电极欧姆电极上淀积Ti、Ag加厚形成集电极PAD13；在发射极欧姆电极上淀积Ti、Al加厚发射极欧姆电极形成发射极PAD12；在裸露的多晶硅栅9表面淀积Ti、Al形成栅极PAD；
步骤15：使用二氧化硅与聚酰亚胺中覆盖器件上表面、发射极PAD12的边缘、栅极PAD的边缘，完成制备，最终成品的部分结构如图21所示。
Claims (9)
1.一种具有低门槛电压的SiC绝缘栅双极晶体管，其特征在于：包括第一外延层(1)，第一外延层(1)之下设置有第二外延层(2)，第二外延层(2)之下设置有第三外延层(3)，第三外延层(3)之下设置有第四外延层(4)，第四外延层(4)包括多个尺寸相同的凸台；第四外延层(4)的凸台之间设置有集电区(5)，集电区(5)与第三外延层(3)下表面、第四外延层(4)侧壁及第四外延层(4)部分下表面接触；第四外延层(4)下表面以及集电区(5)下表面共同设置有集电极PAD(13)；
在第一外延层(1)上部中心设置有凸起的平台，该平台周围套装有阱区(6)，该阱区(6)上套装有源区(7)，阱区(6)和源区(7)周围设置有重掺杂区(8)；阱区(6)与第一外延层(1)上表面及平台侧壁接触；源区(7)与阱区(6)上表面及阱区(6)随平台突起的侧壁接触；源区(7)与阱区(6)的外侧面同时与重掺杂区(8)接触；第一外延层(1)平台上表面、阱区(6)突起的上表面以及源区(7)部分上表面共同设置有栅氧化层(9)；栅氧化层(9)上表面覆盖有多晶硅栅(10)；多晶硅栅(10)上表面及侧壁以及栅氧化层(9)侧壁共同覆盖有场氧(11)；重掺杂区(8)上表面、源区(7)部分上表面、场氧(11)上表面及侧壁共同覆盖有发射极PAD(12)。
2.根据权利要求1所述的具有低门槛电压的SiC绝缘栅双极晶体管，其特征在于：所述的第一外延层(1)的材料为n型4H-SiC，厚度为5.0μm，杂质浓度为1.0×1015cm-3；第二外延层(2)的材料为n型4H-SiC，厚度为155.0μm，杂质浓度为2.0×1014cm-3；第三外延层(3)的材料为n型4H-SiC，厚度为2.0μm，杂质浓度为5.0×1016cm-3；第四外延层(4)的材料为n型4H-SiC，厚度为2.0μm，杂质浓度为2.0×1014cm-3；集电区(5)的材料为p型NiO，厚度为2.2μm，杂质浓度为2.0×1018cm-3。
3.根据权利要求1所述的具有低门槛电压的SiC绝缘栅双极晶体管，其特征在于：所述的凸台宽0.5μm，每个凸台的侧壁为平面，各凸台呈条形、环形、渐开线性、圆形、正四边形、正六边形或正八边形中的一种或多种的组合。
4.根据权利要求1所述的具有低门槛电压的SiC绝缘栅双极晶体管，其特征在于：所述的阱区(6)的材料为p型4H-SiC，阱区(6)的结深为0.8μm，杂质浓度为5.0×1017cm-3；源区(7)的材料为n型4H-SiC，结深为0.3μm，杂质浓度为1.0×1018cm-3；重掺杂区(8)的材料为p型4H-SiC，结深为0.8μm，杂质浓度为5.0×1018cm-3；栅氧化层(9)的材料为SiO2，厚度为50nm；多晶硅栅(10)的材料为多晶硅，厚度为500nm；场氧(11)的材料为SiO2，厚度为500nm；集电极PAD(13)的材料为Ni、Ti、Ag的组合，厚度为200nm；发射极PAD(12)的材料为Ni、Ti、Al的组合。
5.根据权利要求1-4任一所述的具有低门槛电压的SiC绝缘栅双极晶体管的制造方法，其特征在于，按照以下步骤实施：
步骤1：采用化学气相淀积的方法，在SiC材料的衬底(14)一个表面上依次生长第一外延层(1)、第二外延层(2)、第三外延层(3)、第四外延层(4)；
步骤2：采用化学机械抛光的方式，将衬底(14)去除，保留第一外延层(1)、第二外延层(2)、第三外延层(3)、第四外延层(4)；
步骤3：在第四外延层(4)上淀积掩蔽膜，通过光刻技术获得图形化表面，在图形化表面上进行干法刻蚀，形成第四外延层(4)的多个凸台，各凸台的间距为5.0μm，各凸台的高度为2.0μm；
步骤4：采用PVD技术，结合光刻与刻蚀的方法，在第四外延层(4)凸台之间淀积p型NiO的集电区(5)，使得集电区(5)覆盖第三外延层(3)上表面、第四外延层(4)的凸台侧壁以及第四外延层(4)凸台上表面边缘0.3μm区域；
步骤5：将步骤4制得的结构件整体翻转，使第一外延层(1)下表面翻转为上表面，在第一外延层(1)上淀积掩蔽膜，通过光刻技术获得图形化表面，通过离子注入的方法在第一外延层(1)中形成阱区(6)、源区(7)以及重掺杂区(8)，离子注入的温度为450℃；
步骤6：去除光刻掩膜，进行高温退火，高温退火温度为1700℃，退火气氛为Ar气氛围，退火时间为10min；
步骤7：通过高温氧化结合氮、磷钝化的方法在器件上表面生长栅氧化层(9)，生长温度为1250℃，栅氧化层(9)的厚度为50nm；
步骤8：通过CVD的方法在栅氧化层(9)上表面生长多晶硅栅(10)，多晶硅栅(10)的厚度为500nm；
步骤9：通过光刻结合刻蚀的方法对多晶硅栅(10)与栅氧化层(9)进行刻蚀，使重掺杂区(8)上表面以及源区(7)上表面内侧裸露；
步骤10：通过CVD的方法在多晶硅栅(10)上表面、多晶硅栅(10)侧壁、栅氧化层(9)侧壁、重掺杂区(8)上表面以及裸露的源区(7)上表面共同淀积场氧(11)，场氧(11)的厚度为0.5μm；
步骤11：通过光刻结合刻蚀的方法对场氧(11)进行图形化处理，使重掺杂区(8)上表面、源区(7)上表面内侧裸露；
步骤12：在底部集电区(5)下表面以及裸露的第四外延层(4)下表面淀积200nm的Ni形成集电极欧姆电极；然后，在重掺杂区(8)上表面以及裸露的源区(7)上表面淀积50nm的Ti、150nm的Ni形成发射极欧姆电极，在氮气保护下快速热退火，退火温度为1000℃，退火时间为5分钟；
步骤13：通过光刻结合刻蚀的方法对场氧(11)进行图形化处理，使多晶硅栅(10)部分上表面裸露；
步骤14：在集电极欧姆电极上淀积Ti、Ag加厚形成集电极PAD(13)；在发射极欧姆电极上淀积Ti、Al加厚形成发射极PAD(12)；在裸露的多晶硅栅(10)表面淀积Ti、Al形成栅极PAD；
步骤15：使用二氧化硅与聚酰亚胺中覆盖器件上表面、发射极PAD(12)的边缘、栅极PAD的边缘，完成制备。
6.一种具有低门槛电压的SiC绝缘栅双极晶体管，其特征在于：包括衬底(14)，衬底(14)作为漂移区；衬底(14)之上设置有第一外延层(1)；
衬底(14)之下设置有第三外延层(3)；第三外延层(3)之下设置有第四外延层(4)，分为尺寸相同的多个凸台；在第三外延层(3)下表面、第四外延层(4)侧壁以及部分下表面共同覆盖有集电区(5)；第四外延层(4)下表面以及集电区(5)下表面共同覆盖有集电极PAD(13)；
第一外延层(1)中部设置有突起的平台，平台上表面与侧壁覆盖有阱区(6)；阱区(6)上覆盖有源区(7)；阱区(6)和源区(7)外表面共同设置有重掺杂区(8)；第一外延层(1)突起平台的上表面、阱区(6)上表面以及源区(7)上表面边缘共同覆盖有栅氧化层(9)；栅氧化层(9)上表面覆盖有多晶硅栅(10)；多晶硅栅(10)上表面、多晶硅栅(10)侧壁以及栅氧化层(9)侧壁、源区(7)内侧上表面共同覆盖有场氧(11)；重掺杂区(8)上表面、源区(7)外侧上表面、场氧(11)上表面及侧壁共同覆盖有发射极PAD(12)。
7.根据权利要求6所述的具有低门槛电压的SiC绝缘栅双极晶体管，其特征在于：所述的衬底(14)的材料为n型4H-SiC，厚度为200μm，杂质浓度为1.0×1014cm-3；第一外延层(1)的材料为n型4H-SiC，厚度为2.0μm，杂质浓度为2.0×1015cm-3；第三外延层(3)的材料为n型4H-SiC，厚度为2.0μm，杂质浓度为7.0×1016cm-3；第四外延层(4)的材料为n型4H-SiC，厚度为3.0μm，杂质浓度为5.0×1014cm-3；集电区(5)的材料为p型4H-SiC，厚度为3.5μm，杂质浓度为1.0×1019cm-3；阱区(6)的材料为p型4H-SiC，结深为0.8μm，杂质浓度为3.0×1017cm-3；源区(7)的材料为n型4H-SiC，结深为0.2μm，杂质浓度为5.0×1018cm-3；重掺杂区(8)的材料为p型4H-SiC，结深为0.8μm，杂质浓度为1.0×1018cm-3。
8.根据权利要求6所述的具有低门槛电压的SiC绝缘栅双极晶体管，其特征在于：所述的栅氧化层(9)的材料为SiO2，厚度为70nm；多晶硅栅(10)的材料为多晶硅，厚度为600nm；场氧的材料为SiO2，厚度为400nm。
9.根据权利要求6所述的具有低门槛电压的SiC绝缘栅双极晶体管，其特征在于：所述的集电极PAD(13)的材料为Ni、Ti、Ag的组合，厚度为2.2μm；发射极PAD(12)的材料为Ni、Ti、Al的组合，厚度为4.2μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011540200.8A CN112670338B (zh) | 2020-12-23 | 2020-12-23 | 具有低门槛电压的SiC绝缘栅双极晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011540200.8A CN112670338B (zh) | 2020-12-23 | 2020-12-23 | 具有低门槛电压的SiC绝缘栅双极晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112670338A true CN112670338A (zh) | 2021-04-16 |
| CN112670338B CN112670338B (zh) | 2024-06-21 |
Family
ID=75408979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011540200.8A Active CN112670338B (zh) | 2020-12-23 | 2020-12-23 | 具有低门槛电压的SiC绝缘栅双极晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112670338B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102782845A (zh) * | 2010-04-15 | 2012-11-14 | 菅原良孝 | 半导体装置 |
| CN104241348A (zh) * | 2014-08-28 | 2014-12-24 | 西安电子科技大学 | 一种低导通电阻的SiC IGBT及其制备方法 |
| CN105206656A (zh) * | 2015-08-25 | 2015-12-30 | 电子科技大学 | 一种逆导型igbt器件 |
| CN105489638A (zh) * | 2015-12-18 | 2016-04-13 | 江苏宏微科技股份有限公司 | 绝缘栅双极晶体管的背面结构及其制作方法 |
| CN109950302A (zh) * | 2019-04-15 | 2019-06-28 | 湖南大学 | 一种高压碳化硅igbt的软穿通结构 |
| CN111129137A (zh) * | 2019-12-06 | 2020-05-08 | 西安理工大学 | 具有NiO/SiC pn异质结的SiC绝缘栅双极晶体管 |
-
2020
- 2020-12-23 CN CN202011540200.8A patent/CN112670338B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102782845A (zh) * | 2010-04-15 | 2012-11-14 | 菅原良孝 | 半导体装置 |
| CN104241348A (zh) * | 2014-08-28 | 2014-12-24 | 西安电子科技大学 | 一种低导通电阻的SiC IGBT及其制备方法 |
| CN105206656A (zh) * | 2015-08-25 | 2015-12-30 | 电子科技大学 | 一种逆导型igbt器件 |
| CN105489638A (zh) * | 2015-12-18 | 2016-04-13 | 江苏宏微科技股份有限公司 | 绝缘栅双极晶体管的背面结构及其制作方法 |
| CN109950302A (zh) * | 2019-04-15 | 2019-06-28 | 湖南大学 | 一种高压碳化硅igbt的软穿通结构 |
| CN111129137A (zh) * | 2019-12-06 | 2020-05-08 | 西安理工大学 | 具有NiO/SiC pn异质结的SiC绝缘栅双极晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112670338B (zh) | 2024-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2018161412A1 (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| US11973114B2 (en) | MOS-based power semiconductor device having increased current carrying area and method of fabricating same | |
| JP5565461B2 (ja) | 半導体装置 | |
| KR100937276B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| CN104106142B (zh) | 半导体装置及其制造方法 | |
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| KR20060103140A (ko) | 접합형 반도체 장치의 제조 방법 | |
| JP2024107474A (ja) | 半導体装置 | |
| JP7367341B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5636752B2 (ja) | 半導体装置及びその製造方法 | |
| US20240105783A1 (en) | Method for manufacturing a grid | |
| CN113809145A (zh) | 窄台面绝缘栅双极型晶体管器件及形成方法 | |
| CN112670338B (zh) | 具有低门槛电压的SiC绝缘栅双极晶体管及其制造方法 | |
| JP4053497B2 (ja) | トレンチバイポーラトランジスタ | |
| CN210575962U (zh) | 一种SiC MOSFET器件 | |
| CN210379054U (zh) | 一种碳化硅倒t形掩蔽层结构的mosfet器件 | |
| JP4715324B2 (ja) | 整流素子 | |
| CN104347402A (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN114388651B (zh) | 具有高通流能力的SiC双HEJ-LTT及制造方法 | |
| CN110571268B (zh) | 具有部分宽禁带材料/硅材料异质结的igbt及其制作方法 | |
| CN117936384A (zh) | 集成TJBS的SiC DTMOSFET及其制备方法 | |
| CN113540226A (zh) | 一种带载流子存储层的沟槽式igbt结构及其制造方法 | |
| CN115117145A (zh) | 一种低导通电阻的SiC基MOSFET器件及其制备方法 | |
| JP5098206B2 (ja) | 半導体装置の製造方法 | |
| CN113555443A (zh) | 一种pin肖特基二极管的氧化镓mosfet及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20211206 Address after: 211100 No. 105 Lake Road, Jiangning economic and Technological Development Zone, Jiangsu, Nanjing Applicant after: SUNNYCHIP SEMICONDUCTOR CO. Address before: 710048 Shaanxi province Xi'an Beilin District Jinhua Road No. 5 Applicant before: XI'AN University OF TECHNOLOGY |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |