CN104347402A - 一种绝缘栅双极型晶体管的制造方法 - Google Patents

一种绝缘栅双极型晶体管的制造方法 Download PDF

Info

Publication number
CN104347402A
CN104347402A CN201310326149.4A CN201310326149A CN104347402A CN 104347402 A CN104347402 A CN 104347402A CN 201310326149 A CN201310326149 A CN 201310326149A CN 104347402 A CN104347402 A CN 104347402A
Authority
CN
China
Prior art keywords
interarea
bipolar transistor
semiconductor substrate
insulated gate
gate bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310326149.4A
Other languages
English (en)
Inventor
邓小社
芮强
张硕
王根毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201310326149.4A priority Critical patent/CN104347402A/zh
Priority to PCT/CN2014/083278 priority patent/WO2015014282A1/zh
Publication of CN104347402A publication Critical patent/CN104347402A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种绝缘栅双极型晶体管的制造方法，包括，提供第一导电类型的半导体衬底，该半导体衬底具有第一主面和第二主面；在所述半导体衬底的第二主面形成第一导电类型的场终止层；在所述半导体衬底的第一主面有选择的形成第二导电类型的基区；在形成有所述基区的所述半导体衬底的第一主面继续形成所述绝缘栅双极型晶体管的第一主面结构；和在形成有所述场终止层的所述半导体衬底的第二主面继续形成所述绝缘栅双极型晶体管的剩余第二主面结构。本方法可以制作出具有高击穿电压、低漏电、导通压降正温度系数、低开关损耗且工序简单产品可靠性高的IGBT。

Description

一种绝缘栅双极型晶体管的制造方法
技术领域
本发明属于功率半导体器件技术领域，涉及绝缘栅双极型晶体管（IGBT），尤其是场终止型绝缘栅双极型晶体管（FS-IGBT）的制备方法。
背景技术
IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）是在VDMOS（Vertical Double-diffused MOSFET，垂直双扩散场效应晶体管）的基础上改进成的新器件，IGBT的纵向结构己从最初的PT型（Punch Through，穿通型）单一结构发展到了现在成熟的NPT型（Non-Punch Through，非穿通型）、FS型（Field-Stop，场终止型），在沟道结构上主要有Planer（平面型）和Trench（沟槽型）。
FS-IGBT（场截止型绝缘栅双极型晶体管）同时具有PT-IGBT（穿通型绝缘栅双极型晶体管）和NPT-IGBT（非穿通型绝缘栅双极型晶体管）的优点。FS-IGBT利用N型场截止层使得电场分布由NPT型的三角形分布转为了类梯形分布，缩短了器件的厚度，大幅降低了器件的导通压降和损耗。但这给工艺增加了难度，目前通常采用先做正面工艺，背部薄片后背注的方式来引入FS层，由于要保护正面金属图形，退火温度不能过高，此时杂质激活率很低，影响器件性能。目前各大公司Planar FS-IGBT（平面场截止型绝缘栅双极型晶体管）的制作工艺大致分为二种：一是通过外延实现，但外延工艺时间较长，影响生产产能，外延成本较高且产品可靠性低；二是通过购买双面扩散晶圆，但是，此晶圆成本较高，增加了产品成本。
现有技术中，FS-IGBT工艺流程如图12，N+缓冲层弥补了NPT-IGBT具有较厚耐压层N-区的不足之处。PT结构中，N-基区与P+发射区之间有一个N+区缓冲层，该层的N型掺杂浓度较N-基区高得多，其间的电场呈直角梯形分布，基区厚度较薄，但其电阻温度系数不理想，不利于多芯片并联的自均流效应的实现。FS型结构中的缓冲层掺杂浓度比PT型结构缓冲层N+浓度低，但比基区N-浓度高，于是电场在其间的分布呈斜角梯形分布，基区可以明显减薄，却还能保留正电阻温度系数的特征。当然，这样的制作难度增大了。因为FS-IGBT的缓冲层是靠离子注入，然后退火形成的，在这之前表面的金属-氧化物-半导体场效应晶体管（metal-oxide-semiconductor field effect transistor，简称“MOSFET”）结构都已做完，如果离子注入后退火时间过长，温度过高，势必会导致表面MOSFET结构中各p-n结结深发生变化，且已做成的表面MOSFET结构的铝层限制了退火温度必须控制在500°C以下。所以，考虑到这点，FS-IGBT的N+缓冲层一般只能作到1μm左右。但用如此薄的缓冲层做强电场中止层是很不安全的，所以制作时候对工艺要求较高。
发明内容
本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。
鉴于上述和/或现有IGBT的制造方法中存在的问题，提出了本发明。
因此，本发明其中一个目的是提出一种IGBT的制造方法，该方法能够制作出具有高击穿电压、低漏电、导通压降正温度系数、低开关损耗且工序简单产品可靠性高的IGBT。
为解决上述技术问题，本发明提供了如下技术方案：一种绝缘栅双极型晶体管的制造方法，包括，提供第一导电类型的半导体衬底，该半导体衬底具有第一主面和第二主面；在所述半导体衬底的第二主面形成第一导电类型的场终止层；在所述半导体衬底的第一主面有选择的形成第二导电类型的基区；在形成有所述基区的所述半导体衬底的第一主面继续形成所述绝缘栅双极型晶体管的第一主面结构；和在形成有所述场终止层的所述半导体衬底的第二主面继续形成所述绝缘栅双极型晶体管的剩余第二主面结构。
作为本发明所述绝缘栅双极型晶体管的制造方法的一种优选方案，其中：所述在形成有所述基区的所述半导体衬底的第一主面继续形成所述绝缘栅双极型晶体管的第一主面结构包括：在形成有所述基区的所述半导体衬底的第一主面上形成栅氧化层；在所述栅氧化层上积淀形成多晶硅层；有选择的在所述栅氧层和所述多晶硅层上经过光刻、刻蚀工艺制得有源区注入窗口，自所述有源区注入窗口向所述基区注入第一导电类型的杂质以形成有源区；在刻蚀有注入窗口的多晶硅层上形成介质层；在所述介质层上有选择的光刻、刻蚀出与所述有源区和所述基区相通的接触孔；在所述介质层上形成金属层以形成所述绝缘栅双极型晶体管的第一电极。
作为本发明所述绝缘栅双极型晶体管的制造方法的一种优选方案，其中：所述在形成有所述场终止层的所述半导体衬底的第二主面继续形成所述绝缘栅双极型晶体管的剩余第二主面结构包括：自所述半导体衬底的第二主面向所述场终止层注入第二导电类型的杂质以形成注入区；在所述注入区上形成金属层以形成所述绝缘栅双极型晶体管的第一电极。
作为本发明所述绝缘栅双极型晶体管的制造方法的一种优选方案，其中：第一导电类型为N型，第二导电类型为P型，所述有源区为N+有源区，所述注入区为P+集电极区，第一电极为发射极，第二电极为集电极。
作为本发明所述绝缘栅双极型晶体管的制造方法的一种优选方案，其中：通过离子注入、高温推阱、激活工艺在所述半导体衬底的第二主面形成第一导电类型的场终止层。
作为本发明所述绝缘栅双极型晶体管的制造方法的一种优选方案，其中：通过离子注入、高温推阱、激活工艺在所述半导体衬底的第一主面有选择的形成第二导电类型的基区。
本发明提供了一种绝缘栅双极型晶体管的制造方法，该方法将背面的FS区和正面的第二类型阱区提前至栅氧化层形成之前。由于先形成较厚的FS，不影响之后制作的硅片正面MOSFET等器件特性。而硅片正面器件制作的高温过程对20um～30um厚的FS区影响很小。在栅氧化层形成之前，形成第二类型阱区，简化了后续工序且不易引起闩锁效应，提高了产品的可靠性；同时，背面离子注入集电区所需第二类型杂质，背面集电区第二类型杂质激活是靠退火的热过程激活，激活率高，也可消除离子注入产生的损伤；而且，该方法形成栅氧化层时采用低温热氧化方法，生长成的薄栅氧化层具有界面态密度低、击穿电压高、电荷密度低、针孔少、缺陷少、厚度均匀等特点。因此，可以制作出具有高击穿电压、低漏电、导通压降正温度系数、低开关损耗且工序简单产品可靠性高的绝缘栅双极型晶体管。
进一步地，本发明采用二氧化硅覆盖硅片背面的第二类型重掺杂集电区，在保护的同时，利用第二类型杂质易于集中在硅-二氧化硅界面的特性，可以让第二类型重掺杂集电区中的第二类型杂质分布优化——与背面金属接触的界面具有高掺杂浓度，与第一类型硅接触的界面具有低掺杂浓度。一方面易于与背面金属形成好的欧姆接触，另一方面有利于控制PNP的发射效率并改善IGBT器件的交流特性。
附图说明
图1是根据本发明第一实施方式制作FS-IGBT的方法流程图；
图2是根据本发明第一实施方式中的在硅片背面制作FS区的示意图；
图3～图4是根据本发明第一实施方式中的形成P阱区的过程示意图；
图5～图6是根据本发明第一实施方式中的形成栅氧化层和多晶硅层的过程示意图；
图7是根据本发明第一实施方式中的形成多晶硅栅极以及第一源区和第二源区的过程示意图；
图8是根据本发明第一实施方式中的形成介质层和金属层的过程示意图；
图9是根据本发明第一实施方式中的形成金属布线层的过程示意图；
图10是根据本发明第一实施方式中的形成集电区的过程示意图；
图11是根据本发明第一实施方式中的形成背面金属层的过程示意图；
图12是现有技术制造FS-IGBT的过程示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述，现有技术的FS-IGBT则以低掺杂n型单晶片为起始材料,先在正面制MOS结构,然后将硅片从背面减薄到耐压所需的厚度,再从背面进行离子注入得到n型场终止层(相当于PT-IGBT的n型缓冲层)与p型集电区。由于集电区薄且轻掺杂,集电结的注入效率很低,器件关断时,通过集电结的电流以电子流为主,电导调制区中积累的大量电子可以顺畅的通过集电区流到集电极。形象地说,集电区对电子是“透明”的。这使得FS-IGB在具有较低通态电压的同时,能获得较快的开关时间,并且能保持由迁移率决定的通态电压正温度系数。但目前FS-IGBT的制作工艺流程复杂滞后，成产成本高，且没有解决由于背面减薄工艺所带来的产品可靠性低的问题。为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
本发明第一实施方式以硅片为半导体衬底，涉及一种制作FS-IGBT器件的方法，具体流程如图1所示。
需要说明的是，本实施例中的半导体衬底可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以包括混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以是绝缘体上硅(SOI)。此外，半导体衬底还可以包括其它的材料，例如外延层或掩埋层的多层结构。虽然在此描述了可以形成半导体衬底的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。
在介绍本发明中的IGBT的制造方法之前，需要进行如下说明。本文中涉及到两种导电类型，分别为第一导电类型和第二导电类型。在第一导电类型为P型时，第二导电类型为N型；在第一导电类型为N型时，第二导电类型为P型。这不能被理解为一种限制。IGBT的发射极和栅极所在的面通常被理解为第一主面，而IGBT的集电极所在的面通常被理解第二主面。
在步骤一100中，其实是在硅片背面制作FS区。在本实施方式中，通过硅片背面N型离子注入和高温推阱形成FS区。
具体地说，首先选N-型硅片，N-掺杂浓度和厚度根据所需要的IGBT特性选择，例如击穿电压越高，N-的掺杂浓度要求越低，厚度要求越厚。在硅片背面注入N型离子，例如磷、砷、锑、硫或硒，剂量为1E12/cm2～1E14/cm2，并在高温下推阱。调节温度和时间，使N型杂质扩散到所需厚度，即形成FS区101，如图2所示，同时也完成杂质激活。例如，选择退火温度为1150℃～1250℃，时间10小时～20小时，可形成15um～30um的FS区101。FS区101中N型杂质离硅片背表面越远FS区101的杂质浓度越淡，这样的分布有利于降低关断损耗。
步骤二200中，参见图3和图4，先采用光刻工艺形成第一P阱区201和第二P阱区202的光刻胶图案，之后以该光刻胶图案为掩膜采用离子注入的方式形成第一P阱区的离子注入层203，以及第二P阱区的离子注入层204；之后参见图4，去除光刻胶层，采用热退火工艺，对第一P阱区的离子注入层203以及第二P阱区的离子注入层204进行推阱并激活注入的P型杂质，形成第一P阱区201和第二P阱区202，该步骤的热退火工艺也可采用快速热退火工艺。
步骤三300中，在硅片之上通过热氧化生长工艺形成一层栅氧化层301，如图5所示，在栅氧化层301之上淀积一层多晶硅层302用以制造栅极。
参见图5，在硅片的表面上形成栅氧化层301，本实施例中的栅氧化层301至少包括氧化硅，形成栅氧化层301的方式可以为，在硅片的表面上一次性生长栅氧化层310，在本实施例中，采用相对于传统高温工艺较低温度的热氧化法形成栅氧化层301，具体为，首先在800℃～850℃时干氧5min,之后根据需要的氧化层厚度进行H2-O2合成氧化,再在800℃～850℃干氧氧化3min～5min,最后在860℃～875℃时N2气氛中退火20min～30min；这样是因为持续的高温过程会大大增加栅及埋SiO2层的界面电荷以及硅的晶格缺陷密度,导致高的器件泄漏电流,使器件的可靠性及抗辐照能力下降,而低温热氧化则能抑制堆垛层错等缺陷的生长和沟道区杂质的分凝。
如图6所示，在栅氧化层301上淀积多晶硅层302，采用光刻工艺在该栅多晶硅层表面上形成具有栅区图案的光刻胶层，之后以具有栅区图案的光刻胶层为掩膜，采用干法刻蚀的方式形成多晶硅栅极401（参见图7），其中多晶硅层302可采用化学气相淀积、物理气相淀积或其它方式形成，本实施例不做具体限定。
在步骤四400中，如图7所示，采用光刻和刻蚀工艺形成多晶硅栅极401，采用离子注入和退火工艺在多晶硅栅极401两侧下方的第一P阱区201和第二P阱区202中分别形成N型重掺杂第一源区402和第二源区403。
参见图8，在本实施例中，介质在所述步骤五500中淀积形成介质层501包围多晶硅栅极401（参见图7）的侧面和顶面，在介质层501中刻蚀接触孔，采用淀积金属和平坦化工艺(例如钨塞工艺)，在硅片表面淀积一层表面金属层502，然后对金属层502进行光刻与刻蚀，形成金属布线层503。这些步骤都完成后的硅片剖面如图9所示。
步骤六600，请参阅图10，对N型重掺杂场FS区101的背面进行P型杂质的离子注入，形成P型重掺杂集电区601。离子注入的P型杂质例如为硼(B)、二氟化硼(BF2)等含有硼元素的杂质。离子注入的能量例如为20KeV～80KeV，剂量例如为1E13/cm2～1E15/cm2。退火激活时，退火温度选在350℃～550℃之间，退火时间20min-200min，以保证较大激活率前提下背面集电区601扩散较慢，对集电区601和FS区101形成的PN结深影响较小。
最后，步骤七700，除去硅片背面的残留层，形成背面金属层701，参见图11，具体的说，在硅片正面甩胶烘干，用常规干法或湿法除去残留层（图中未标示出），常规干法去胶，形成背面金属层701。
不难发现，在本实施方式中，背面的FS区和正面的P阱区不是在完成IGBT的MOSFET制作和背面研磨后进行，而是提前至栅氧化层形成之前。在制作MOSFET之前，先在硅片背面制作场终止FS区，形成所需厚度的FS后再做正面MOSFET等器件。由于先形成较厚的FS，不影响之后制作的硅片正面MOSFET等器件特性。而硅片正面器件制作的高温过程对20um～30um厚的FS区影响很小。在栅氧化层形成之前，形成P阱区，简化了后续工序且不易引起闩锁效应，提高了产品的可靠性；同时，背面离子注入集电区所需P型杂质；而且，该方法形成栅氧化层时采用低温热氧化方法，生长成的薄栅氧化层具有界面态密度低、击穿电压高、电荷密度低、针孔少、缺陷少、厚度均匀等特点。因此，可以制作出具有高击穿电压、低漏电、导通压降正温度系数、低开关损耗且工序简单产品可靠性高的IGBT。
本发明第二实施方式，是先在硅片的正面和背面淀积一层介质，例如二氧化硅，用于保护硅片的两个面，保护层可以有效避免后续工序造成硅表面划伤。其中，保护层的材料为SiN或SiO2/SiN复合层，厚度可根据实际状况确定，一般为可采用常规热氧化法形成保护层中的SiO2，采用低压化学汽相淀积法(LPCVD)形成保护层中的SiN。而后，再按照本发明第一实施例的方法进行FS-IGBT器件的制作。
该方法在硅片背面制作FS区之前，先在硅片正面和硅片背面形成保护层，以保证硅片正面和背面不会被制作过程划伤。开始进行MOSFET的制作之前，除去硅片正面的保护层，而背面保护层需一直保留到最后背面金属淀积前去除，以保护背面PN结不会被划伤。
应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (6)

1.一种绝缘栅双极型晶体管的制造方法，其特征在于：包括，
提供第一导电类型的半导体衬底，该半导体衬底具有第一主面和第二主面；
在所述半导体衬底的第二主面形成第一导电类型的场终止层；
在所述半导体衬底的第一主面有选择的形成第二导电类型的基区；
在形成有所述基区的所述半导体衬底的第一主面继续形成所述绝缘栅双极型晶体管的第一主面结构；
在形成有所述场终止层的所述半导体衬底的第二主面继续形成所述绝缘栅双极型晶体管的剩余第二主面结构。
2.根据权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于：所述在形成有所述基区的所述半导体衬底的第一主面继续形成所述绝缘栅双极型晶体管的第一主面结构包括：
在形成有所述基区的所述半导体衬底的第一主面上形成栅氧化层；
在所述栅氧化层上积淀形成多晶硅层；
有选择的在所述栅氧层和所述多晶硅层上经过光刻、刻蚀工艺制得有源区注入窗口，自所述有源区注入窗口向所述基区注入第一导电类型的杂质以形成有源区；
在刻蚀有注入窗口的多晶硅层上形成介质层；
在所述介质层上有选择的光刻、刻蚀出与所述有源区和所述基区相通的接触孔；
在所述介质层上形成金属层以形成所述绝缘栅双极型晶体管的第一电极。
3.根据权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于：
所述在形成有所述场终止层的所述半导体衬底的第二主面继续形成所述绝缘栅双极型晶体管的剩余第二主面结构包括：
自所述半导体衬底的第二主面向所述场终止层注入第二导电类型的杂质以形成注入区；
在所述注入区上形成金属层以形成所述绝缘栅双极型晶体管的第一电极。
4.根据权利要求1～3任一所述的绝缘栅双极型晶体管的制造方法，其特征在于：
第一导电类型为N型，第二导电类型为P型，
所述有源区为N+有源区，所述注入区为P+集电极区，第一电极为发射极，第二电极为集电极。
5.根据权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于：通过离子注入、高温推阱、激活工艺在所述半导体衬底的第二主面形成第一导电类型的场终止层。
6.根据权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于：通过离子注入、高温推阱、激活工艺在所述半导体衬底的第一主面有选择的形成第二导电类型的基区。
CN201310326149.4A 2013-07-30 2013-07-30 一种绝缘栅双极型晶体管的制造方法 Pending CN104347402A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310326149.4A CN104347402A (zh) 2013-07-30 2013-07-30 一种绝缘栅双极型晶体管的制造方法
PCT/CN2014/083278 WO2015014282A1 (zh) 2013-07-30 2014-07-30 绝缘栅双极型晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310326149.4A CN104347402A (zh) 2013-07-30 2013-07-30 一种绝缘栅双极型晶体管的制造方法

Publications (1)

Publication Number Publication Date
CN104347402A true CN104347402A (zh) 2015-02-11

Family

ID=52431005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310326149.4A Pending CN104347402A (zh) 2013-07-30 2013-07-30 一种绝缘栅双极型晶体管的制造方法

Country Status (2)

Country Link
CN (1) CN104347402A (zh)
WO (1) WO2015014282A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107425068B (zh) * 2017-06-09 2020-02-07 电子科技大学 一种碳化硅Trench MOS器件及其制作方法
CN112670335A (zh) * 2020-12-30 2021-04-16 无锡紫光微电子有限公司 多次外延制作超结屏蔽栅结构igbt及制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264164A (zh) * 1998-12-23 2000-08-23 因芬尼昂技术北美公司 形成金属氧化物半导体器件的栅氧化物的方法
CN1347158A (zh) * 2000-09-28 2002-05-01 株式会社东芝 半导体器件及其制造方法
US20080054369A1 (en) * 2006-08-31 2008-03-06 Infineon Technologies Semiconductor device with a field stop zone and process of producing the same
CN102142372A (zh) * 2010-12-24 2011-08-03 江苏宏微科技有限公司 制备场阻断型绝缘栅双极晶体管的方法
CN102693912A (zh) * 2011-03-24 2012-09-26 上海北车永电电子科技有限公司 制作igbt器件的方法及其装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299278A (ja) * 2001-04-02 2002-10-11 Fuji Electric Co Ltd 半導体装置の製造方法
CN103050401B (zh) * 2012-12-11 2015-06-03 上海华虹宏力半导体制造有限公司 Igbt器件的背面工艺方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264164A (zh) * 1998-12-23 2000-08-23 因芬尼昂技术北美公司 形成金属氧化物半导体器件的栅氧化物的方法
CN1347158A (zh) * 2000-09-28 2002-05-01 株式会社东芝 半导体器件及其制造方法
US20080054369A1 (en) * 2006-08-31 2008-03-06 Infineon Technologies Semiconductor device with a field stop zone and process of producing the same
CN102142372A (zh) * 2010-12-24 2011-08-03 江苏宏微科技有限公司 制备场阻断型绝缘栅双极晶体管的方法
CN102693912A (zh) * 2011-03-24 2012-09-26 上海北车永电电子科技有限公司 制作igbt器件的方法及其装置

Also Published As

Publication number Publication date
WO2015014282A1 (zh) 2015-02-05

Similar Documents

Publication Publication Date Title
WO2018161412A1 (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
CN108122971B (zh) 一种rc-igbt器件及其制备方法
CN110600537B (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN105720110A (zh) 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法
CN111048580A (zh) 一种碳化硅绝缘栅双极晶体管及其制作方法
CN101859703B (zh) 低开启电压二极管的制备方法
CN108630748B (zh) 全平面太赫兹复合应变Si/SiGe异质结双极晶体管及制备方法
CN103050523B (zh) 绝缘栅双极型晶体管及其制造方法
US20230155014A1 (en) Ultra-Thin Super Junction IGBT Device and Manufacturing Method Thereof
JPH05182980A (ja) ヘテロ接合バイポーラトランジスタ
CN102931226B (zh) 自对准锗硅异质结双极型三极管及其制作方法
CN103035693B (zh) 场截止型绝缘栅双极晶体管及其制造方法
CN108155230B (zh) 一种横向rc-igbt器件及其制备方法
CN102931220B (zh) 锗硅异质结双极型三极管功率器件的制造方法
CN104347403B (zh) 一种绝缘栅双极性晶体管的制造方法
CN104347402A (zh) 一种绝缘栅双极型晶体管的制造方法
CN104517837A (zh) 一种绝缘栅双极型晶体管的制造方法
CN108598159B (zh) 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法
CN103117309A (zh) 一种横向功率器件结构及其制备方法
CN108258040B (zh) 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法
US20230047794A1 (en) Multi-trench Super-Junction IGBT Device
CN103035690B (zh) 击穿电压为7-10v锗硅异质结双极晶体管及其制备方法
CN102931081B (zh) 带场阻挡层的半导体器件的制造方法
JP4951872B2 (ja) 半導体装置の製造方法
CN103730517A (zh) 面结型场效应晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20171108

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150211