CN1264164A - 形成金属氧化物半导体器件的栅氧化物的方法 - Google Patents

形成金属氧化物半导体器件的栅氧化物的方法 Download PDF

Info

Publication number
CN1264164A
CN1264164A CN99126908A CN99126908A CN1264164A CN 1264164 A CN1264164 A CN 1264164A CN 99126908 A CN99126908 A CN 99126908A CN 99126908 A CN99126908 A CN 99126908A CN 1264164 A CN1264164 A CN 1264164A
Authority
CN
China
Prior art keywords
atmosphere
high purity
oxygen gas
purity oxygen
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99126908A
Other languages
English (en)
Inventor
T·沃格尔桑
W·海恩施
J·福尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infenion Tech North America Corp
Original Assignee
Infenion Tech North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infenion Tech North America Corp filed Critical Infenion Tech North America Corp
Publication of CN1264164A publication Critical patent/CN1264164A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种形成金属氧化物半导体(MOS)的栅氧化物的方法采用了半导体的干、湿、干氧化的工艺程序。该方法可以降低半导体—氧化物界面处的界面态密度。在n沟道MOS场效应晶体管(FET)用该改进的工艺制造时,阈值电压下降、电子迁移率提高、反短沟道效应改善,电流驱动能力增强。

Description

形成金属氧化物半导体器件的栅氧化物的方法
本发明涉及使用氧化硅作栅绝缘体的金属氧化物半导体场效应晶体管(MOSFET)，特别涉及制造该氧化硅的方法及由该方法的制造的晶体管。这种晶体管也表示为绝缘栅场效应晶体管(IGFET)。
在半导体工业中扮演了重要角色的场效应晶体管包括半导体本体(衬底)，在半导体本体的上表面上形成有一对一种导电类型的扩散区(源和漏)，两区被相反导电类型的衬底中间区隔开。与这两个隔开的区相连的电极间的电流受位于上表面上但通过一氧化硅薄层与之电绝缘、与中间区相邻的电极(栅)的控制，所说氧化硅一般通过氧化中间区的表面层形成。工作时，加于栅上的足够大且具有合适极性的电压，使中间区的导电类型反型，在两隔开的区域之间形成导电沟道，当由与两隔开区连接的电极产生合适的电压时，电流在其中流动。
众所周知，晶体管的各参数主要取决于形成于两隔开区之间的衬底表面上的氧化硅栅绝缘体的性质，所说两隔开区用作晶体管的电流端子。这些参数包括导电沟道中流动的载流子的迁移率和使衬底中间区的导电类型反型从而形成沟道需要的阈值电压。
一般情况下，通过在氧化气氛中，一般或者为干氧(主要是高纯氧气)或者湿氧(主要是高纯氧气加水蒸汽)，在合适的时间周期内，将硅衬底加热到合适的高温，原位形成这种氧化物。例如，在施敏的《VLSI技术》，第二版(VLSI Technology，Second Edition，S.M.Sze，Editor)，McGraw-Hill，1988，ISBN 0-07-062735-5，115页中，概括了所属领域已采用的各种生长技术。
典型氧化方法产生的一个问题是，在硅衬底表面产生栅氧化物界面态的空间不均匀分布。附加的界面态降低了电荷载流子(例如n沟道场效应晶体管中电子)的有效迁移率，这是所不希望的。另外，源和漏区有局部界面态的增加加重了反短沟道效应，与长沟道晶体管的阈值电压相比，短沟道长度晶体管的阈值电压增加。短沟道长度晶体管一般主要用于采用本发明的栅氧化法制造的高性能集成电路中。
本发明的目的是提高迁移率，减轻反短沟道效应，从而增大可在亚微米晶体管中获得的电流驱动。
我们已发现，可以通过一种形成栅氧化物的新工艺，改善n沟道亚微米金属氧化物半导体场效应晶体管(MOSFET)的电流驱动。该新工艺的特征在于，合适温度下氧化的干湿循环、在一定温度下时间的变化和温度变化的速率的结合。这些条件在改善晶体管的特性方面具有预料不到的效果。
在本发明的一个例示实例中，利用以下的氧化工艺形成栅氧化物，所说氧化工艺包括在约24分钟内温度从680℃增加到800℃的干氧周期，在800℃下约13分钟的湿氧周期，和在约8分钟内温度从800℃降低到780℃的干氧周期。
在形成栅氧化物的本发明另一例示实例中，采用在约15分钟内温度从780℃提高到850℃的干氧周期、850℃下约5.5分钟的湿氧周期和在约23分钟内温度从850℃降低到780℃的干氧周期。
在这两种例示实例中，温度的升高或降低基本上是随时间线性变化。
这两个例示实例表明了改善晶体管特性的重要因素是干、湿和干氧化步骤的交替，并且干氧周期中温度升高或降低，湿氧周期中温度基本保持恒定。
一方面，本发明旨在提供一种形成在半导体本体形成的绝缘栅场效应晶体管的栅介质层的方法，该方法包括用干、湿和干氧化步骤，氧化半导体本体的一部分的步骤。
本发明还在于提供一种形成用于绝缘栅半导体器件的栅氧化物的方法，该方法包括以下步骤：把半导体本体放置于设计用于氧化半导体本体的合适装置中；在将半导体本体保持于基本由高纯氧气构成的气氛中的同时，使本体在不发生显著氧化的温度下稳定；在保持纯氧气氛的同时，升高本体的温度；引入主要由高纯氧气和水蒸气构成的气氛；本体保持在该温度和气氛中一段足以形成所需厚度氧化物的时间；足够的时间后，气氛恢复为先前主要由高纯氧气构成的气氛；以受控的方式，把本体的温度降低到不足以使本体发生显著氧化的值。
从以下结合附图的更详细介绍中，可以更好地理解本发明。
图1是其栅绝缘体可利用本发明的工艺程序制造的绝缘栅场效应晶体管(IGFET)的剖面图。
本发明的本质是发现了通过选择合适的形成栅介质的氧化工艺参数和程序，可以改善n沟道绝缘栅场效应晶体管(IGFET)或金属氧化物半导体场效应晶体管(MOSFET)的性能，具体说，所说参数涉及栅氧化工艺期间的时间温度关系和一定时间下的气氛及温度。在栅氧化工艺期间，采用公知的多个氧化技术，我们已发现一种多步骤工艺，该工艺能够获得降低的均匀分布的栅氧化物界面态和n沟道晶体管的源和漏区中局部化的界面态的密度。均匀分布的界面态密度的降低减少了载流子的表面散射，提高了载流子的迁移率。源和漏区的局部界面态的减少减轻了反短沟道效应，降低了阈值电压高于长沟道场效应晶体管的有效沟道长度区的阈值电压。亚微米互补金属氧化物半导体(CMOS)技术中的n沟道晶体管一般设计成具有能观察到这种降低阈值电压效果的沟道长度。
附图示出了一种绝缘栅场效应晶体管(IGFET)的剖面图，所说晶体管具有按本发明的氧化程序形成的栅介质16。该晶体管形成于半导体本体10中。漏区12和源区14通过半导体本体10的一部分彼此分开。本体10是一种导电类型，例如是p型，漏区12和源区14是相反的导电类型，例如是n型。形成源和漏的区由各种现有掩蔽技术限定。栅介质16形成于源和漏区14和12之间的区域上。本发明旨在提供一种改进的形成栅介质16的方法。栅区18由导电材料形成，并显示为与导电连接20接触。导电连接22和24显示为分别接触漏区12和源区14。导电材料和连接可由金属、掺杂的硅或多晶硅构成。该晶体管可利用自对准工艺形成，源和漏区与栅的边缘自对准，或通过非自对准工艺形成。利用两种工艺中任一种形成的场效应晶体管都可从本发明形成栅介质的改进方法中获益。
图示类型的晶体管是利用亚微米互补金属氧化物半导体(CMOS)工艺制造的，利用本发明的氧化工艺形成栅介质(氧化物)，本发明的氧化工艺包括一系列干氧氧化和湿氧氧化，即，干氧、湿氧、和干氧。测试这些晶体管，并与利用相同的亚微米CMOS工艺制造但栅氧化只用现有技术的干氧工艺的晶体管比较。
利用电荷泵技术确定60微米宽乘0.5微米长的绝缘栅场效应晶体管的均匀界面态密度。发现利用本发明的干-湿-干氧化顺序制造的晶体管与利用现有技术干法栅氧化工艺制造的晶体管相比，均匀界面态密度降低了26％，从9.0×1010/cm2降低到6.7×1010/cm2。
测量n沟道绝缘栅场效应晶体管的饱和阈值电压，并比较利用本发明栅氧化工艺顺序制造和用现有技术单一干氧工艺制造的晶体管。发现，对于约0.4微米或更小的有效沟道长度，由于短沟道效应，利用形成栅介质的两种工艺中的任一种制造的晶体管的饱和n沟道阈值电压都降低。对于约20微米或更大的长有效沟道长度，利用形成栅介质的两种工艺中的任一种制造的晶体管的n沟道阈值电压相同。对于有效沟道长度在0.4到1.0微米的晶体管，利用由现有技术干氧工艺制造的晶体管的饱和n沟道阈值电压比长沟道晶体管大高达0.05V。相反，对于有效沟道长度大于0.4微米的晶体管，饱和n沟道阈值电压不取决于利用本发明氧化工艺程序制造的晶体管的有效沟道长度。约0.4-1.0微米的这种有效沟道长度范围主要用于利用本发明氧化工艺程序形成的高性能集成电路。
还可以测量相同晶体管中的有效电子迁移率。发现，利用本发明氧化工艺制造的晶体管中，电子的迁移率比利用现有技术干氧工艺制造的类似晶体管大3.5％左右。
与利用现有技术干氧化工艺制造的n沟道晶体管的电流驱动能力相比，迁移率的增大和反短沟道效应的减轻，都有助于利用本发明氧化工艺制造的n沟道晶体管的电流驱动能力的提高。
还可以测量相同晶体管的n沟道饱和电流驱动能力。发现，对于具有类似有效沟道长度的晶体管来说，利用本发明氧化工艺制造的n沟晶体管的饱和电流驱动能力，比利用现有技术氧化工艺制造的n沟道晶体管大5.5％。
发现，利用现有技术干法栅氧化制造的晶体管和利用本发明的干-湿-干栅氧化工艺制造的晶体管间，p沟道电流驱动能力没有变化。
利用本发明的干-湿-干栅氧化工艺和现有技术的干栅氧化工艺在分别处理的附加测试电路的过程中，发现，n沟道效应晶体管的电流驱动能力可以提高5-8％。n沟道场效应晶体管的电流驱动能力提高5-8％，p沟道场效应晶体管的电流驱动能力没有可以观察到的变化或变坏，可以使利用CMOS技术制造的电路的电路性能提高2-4％。
在利用具有0.4微米的最小有效沟道长度的CMOS工艺，评价本发明栅氧化工艺对n沟晶体管特性的有益效果时，可以预计，在本发明的栅氧化工艺与产生短有效沟道长度的制造工艺一起应用时，可以得到类似的效果。
在本发明的一个例示实例中，半导体本体上的栅氧化物按一种氧化工艺形成，这种氧化工艺包括：在约24分钟内温度从680℃升高到800℃的干氧周期，在800℃下约13分钟的湿氧周期，和在约8分钟内温度从800℃下降到780℃的干氧周期。
以下详细介绍该实例：
把半导体晶片放置于高纯氮气氛的炉中，炉温为680℃，保持30分钟，直到晶片达到均匀温度；
向主要的氮气氛中引入高纯氧气，保持15分钟；
在30秒内，将气氛中从主要为氮气变为主要为高纯氧气；
在24分钟内，气氛变为高纯氧气，温度升高到800℃；
向气氛中加入氢气，时间为30秒；
用足以形成所需厚度氧化物的时间进行湿氧工艺；
清除炉中的氢气，留下高纯氧气气氛，时间30秒；
在主要为氧气的气氛中引入高纯氮气，同时温度降低到780℃，时间为8分钟；
气氛变为主要是高纯氮气，时间为60秒；
在45分钟内，气氛变为高纯氮，同时炉温降低到600℃；及
从炉中取出晶片。
在本发明的第二例示实例中，采用包括约15分钟内温度从780℃升高到850℃的干氧周期、850℃约5.5分钟的湿氧周期和约23分钟内温度从850℃降低到780℃的干氧周期的氧化工艺，形成半导体本体上的栅氧化物。
这两个例示实例中，温度的升高或降低都是随时间线性变化。
本发明的氧化工艺可以与形成DRAM、逻辑或组合产品的CMOS技术一起应用，还可以与用于制造高性能功率晶体管和IGBIT器件的分立MOSFET工艺一起应用。
本发明的干-湿-干栅氧化工艺程序，可与制造含金属氧化物半导体场效应晶体管的集成电路或分立器件需要的其它工艺步骤结合。这些工艺步骤包括限定n型导电阱和p型导电阱(如果形成CMOS电路)、源和漏区、栅极及到场效应晶体管的源、漏和栅极的导电连接所需要的步骤，但不限于这些。应认识到，所属领域的技术人员可以代之以其它现有技术工艺和合适的工艺程序。
本发明可用于制造自对准CMOS FET。根据本发明制造CMOS FET的方法包括以下步骤：从半导体本体开始，形成第一和第二导电类型的阱区；在这些阱区中限定将形成晶体管的区域；利用本发明的干、湿和干氧化步骤，在半导体本体表面的某些部分上一些区域中，形成二氧化硅构成的栅介质层；在栅介质层上形成栅区；在第一导电类型的阱中形成第二导电类型的源和漏区，在第二导电类型的阱中形成第一导电类型的源和漏区；形成到这些源、漏和栅区的连接。
本发明还可用于制造自对准的MOSFET。本发明制造自对准MOSFET的方法包括以下步骤：从第一导电类型的半导体本体开始，限定将形成晶体管的区域；利用本发明的干、湿和干氧化步骤，在半导体本体表面的某些部分上一些区域中，形成二氧化硅构成的栅介质层；在栅介质层上形成栅区；形成第二导电类型的源和漏区，所说源和漏区由晶体管区和栅区限定；形成到源、漏和栅区的电连接。
本发明还可用于制造非自对准的MOSFET。本发明制造非自对准MOSFET的方法包括以下步骤：从第一导电类型的半导体本体开始，在本体中形成第二导电类型的源和漏区，它们被本体的一部分隔开；利用本发明的干、湿和干氧化步骤，在隔开源和漏区的那部分半导体本体表面上，形成二氧化硅构成的栅介质层；在栅介质层上形成栅区；形成到源、漏和栅区的电连接。
应理解，所介绍的实施例仅是例示性的。在不背离本发明的精神和范围的情况下，可以做出各种变形。例如，所属领域的技术人员可以了解，现有技术栅氧化工艺可在基本的干或湿氧气氛中加入附加的成分。例如。氯化氢是一种这样的普通添加剂。应认识到，这种附加成分还可以加到形成栅氧化物的新干-湿-干程序中所用的基本氧化气氛中。本发明利用按亚微米CMOS工艺制造的n沟道和p沟道场效应晶体管作例子。然而，本发明也可应用于按单沟道MOS工艺制造的MOSFET晶体管、绝缘栅双极晶体管及利用了金属氧化物半导体结构的所有类型的器件，其性能由于硅-氧化物界面处界面态密度的降低而得到改善。

Claims (13)

1.一种形成在半导体本体中形成的绝缘栅场效应晶体管的栅介质层的方法，包括以下步骤：利用至少一个干氧化步骤和一个湿氧化步骤的氧化程序，氧化半导体本体的一部分。
2.如权利要求1的方法，其中氧化程序包括干氧步骤、湿氧步骤和干氧步骤。
3.一种形成用于绝缘栅半导体器件的栅氧化物的方法，包括以下步骤：
把半导体本体放置于设计成氧化其的合适装置中；
在不足以明显氧化所说本体的温度下，稳定半导体本体，所说本体保持在主要由高纯氧气构成的气氛中；
在保持高纯氧气气氛的同时，升高所说本体的温度；
引入主要由高纯氧气和水蒸汽构成的气氛；
在该温度和气氛中保持本体一段足以形成所需厚度二氧化硅的时间；
所说足够时间后，气氛恢复到先前主要由高纯氧气构成的气氛；以及
在受控的方式下，把所说本体的温度降低到不足以氧化所说本体的值。
4.如权利要求3的工艺，其中在高纯氧气中加入其它微量成分或气体，在高纯氧气和水蒸汽中加入其它微量成分或气体。
5.一种制造互补金属氧化物半导体场效应晶体管的方法，包括以下步骤：
从形成有第一和第二导电类型的阱区的半导体本体开始；
限定将形成晶体管的区域；
利用干、湿和干氧化步骤顺序，在所说半导体本体表面的某些部分上的所说区域中，形成二氧化硅构成的栅介质层；
在栅介质层上形成栅区；
在所说第一导电类型的阱中形成所说第二导电类型的源和漏区，在所说第二导电类型的阱中形成所说第一导电类型的源和漏区；
形成到源、漏和栅区的电连接。
6.如权利要求5的方法，其中干、湿和干氧化步骤的顺序包括以下步骤：
把半导体本体放置于设计成氧化其的合适装置中；
在不明显氧化所说本体的温度下，稳定半导体本体，所说本体保持在主要由高纯氧气构成的气氛中；
在保持高纯氧气气氛的同时，升高所说本体的温度；
引入主要由高纯氧气和水蒸汽构成的气氛；
在该温度和气氛中保持本体一段足以形成所需厚度二氧化硅的时间；
所说足够时间后，气氛恢复到先前主要由高纯氧气构成的气氛；
在受控的方式下，把所说本体的温度降低到不能明显氧化所说本体的值。
7.如权利要求6的方法，其中在高纯氧气中加入其它微量成分或气体，在高纯氧气和水蒸汽中加入其它微量成分或气体。
8.一种制造金属氧化物半导体场效应晶体管的方法，包括以下步骤：
从第一导电类型的半导体本体开始，限定将形成晶体管的区域；
利用干、湿和干氧化步骤顺序，在所说半导体本体表面的某些部分上所说区中，形成二氧化硅构成的栅介质层；
在栅介质层上形成栅区；
形成第二导电类型的源和漏区，所说源和漏区由所说晶体管区和栅极限定；
形成到源、漏和栅区的电连接。
9.如权利要求8的方法，其中干、湿和干氧化步骤的顺序包括以下步骤：
把半导体本体放置于设计成氧化其的合适装置中；
在不明显氧化所说本体的温度下，稳定半导体本体，所说本体保持在主要由高纯氧气构成的气氛中；
在保持高纯氧气气氛的同时，升高所说本体的温度；
引入主要由高纯氧气和水蒸汽构成的气氛；
在该温度和气氛中保持本体一段足以形成所需厚度二氧化硅的时间；
所说足够时间后，气氛恢复到先前主要由高纯氧气构成的气氛；
在受控的方式下，把所说本体的温度降低到不足以明显氧化所说本体的值。
10.如权利要求9的方法，其中在高纯氧气中加入其它微量成分或气体，在高纯氧气和水蒸汽中加入其它微量成分或气体。
11.一种制造金属氧化物场效应晶体管的方法，包括以下步骤：
从第一导电类型的半导体本体开始，在本体中形成第二导电类型的源和漏区，它们被本体的一部分隔开；
利用干、湿和干氧化步骤顺序，在隔开源和漏区的那部分半导体本体表面上，形成二氧化硅构成的栅介质层；
在栅介质层上形成栅区；
形成到源、漏和栅区的电连接。
12.如权利要求11的方法，其中干、湿和干氧化步骤的顺序包括以下步骤：
把半导体本体放置于设计成氧化其的合适装置中；
在不足以明显氧化所说本体的温度下，稳定半导体本体，所说本体保持在主要由高纯氧气构成的气氛中；
在保持高纯氧气气氛的同时，升高所说本体的温度；
引入主要由高纯氧气和水蒸汽构成的气氛；
在该温度和气氛中保持本体一段足以形成所需厚度二氧化硅的时间；
所说足够时间后，气氛恢复到先前主要由高纯氧气构成的气氛；
在受控的方式下，把所说本体的温度降低到不足以明显氧化所说本体的值。
13.如权利要求12的方法，其中在高纯氧气中加入其它微量成分或气体，在高纯氧气和水蒸汽中加入其它微量成分或气体。
CN99126908A 1998-12-23 1999-12-23 形成金属氧化物半导体器件的栅氧化物的方法 Pending CN1264164A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US21998898A 1998-12-23 1998-12-23
US09/219,988 1998-12-23

Publications (1)

Publication Number Publication Date
CN1264164A true CN1264164A (zh) 2000-08-23

Family

ID=22821574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99126908A Pending CN1264164A (zh) 1998-12-23 1999-12-23 形成金属氧化物半导体器件的栅氧化物的方法

Country Status (5)

Country Link
EP (1) EP1014432A1 (zh)
JP (1) JP2000195857A (zh)
KR (1) KR20000048362A (zh)
CN (1) CN1264164A (zh)
TW (1) TW444296B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456616A (zh) * 2013-09-02 2013-12-18 上海华力微电子有限公司 制备栅氧层的工艺
CN104347403A (zh) * 2013-07-31 2015-02-11 无锡华润上华半导体有限公司 一种绝缘栅双极性晶体管的制造方法
CN104347402A (zh) * 2013-07-30 2015-02-11 无锡华润上华半导体有限公司 一种绝缘栅双极型晶体管的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4056825A (en) * 1975-06-30 1977-11-01 International Business Machines Corporation FET device with reduced gate overlap capacitance of source/drain and method of manufacture
IN145547B (zh) * 1976-01-12 1978-11-04 Rca Corp
US5128733A (en) * 1991-05-17 1992-07-07 United Technologies Corporation Silicon mesa transistor structure
US5218214A (en) * 1991-05-17 1993-06-08 United Technologies Corporation Field oxide termination and gate oxide
US5290718A (en) * 1992-06-29 1994-03-01 National Semiconductor Corporation Simplified high reliability gate oxide process
US5432114A (en) * 1994-10-24 1995-07-11 Analog Devices, Inc. Process for integration of gate dielectric layers having different parameters in an IGFET integrated circuit
DE19612692C1 (de) * 1996-03-29 1997-11-20 Siemens Ag Verfahren zum Erzeugen einer Oxidschicht auf Siliciumcarbid und Verwendung des Verfahrens

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347402A (zh) * 2013-07-30 2015-02-11 无锡华润上华半导体有限公司 一种绝缘栅双极型晶体管的制造方法
CN104347403A (zh) * 2013-07-31 2015-02-11 无锡华润上华半导体有限公司 一种绝缘栅双极性晶体管的制造方法
CN104347403B (zh) * 2013-07-31 2017-11-14 无锡华润上华科技有限公司 一种绝缘栅双极性晶体管的制造方法
CN103456616A (zh) * 2013-09-02 2013-12-18 上海华力微电子有限公司 制备栅氧层的工艺

Also Published As

Publication number Publication date
JP2000195857A (ja) 2000-07-14
TW444296B (en) 2001-07-01
EP1014432A1 (en) 2000-06-28
KR20000048362A (ko) 2000-07-25

Similar Documents

Publication Publication Date Title
US9490338B2 (en) Silicon carbide semiconductor apparatus and method of manufacturing same
KR100222184B1 (ko) 반도체장치의 제조방법
JPH0936367A (ja) 安定なしきい値電圧を有するｆｅｔおよびその製造方法
US3434021A (en) Insulated gate field effect transistor
CN1402307A (zh) 制作基极介电层的方法
Cable et al. Impurity barrier properties of reoxidized nitrided oxide films for use with P/sup+/-doped polysilicon gates
CN1127148C (zh) 绝缘栅型半导体器件及其制造方法
JP2002100769A (ja) 電荷の界面トラップとチャネルのホットキャリヤの劣化を減少させる方法
CN1264164A (zh) 形成金属氧化物半导体器件的栅氧化物的方法
CN1211084A (zh) 采用微掺杂漏极结构的半导体器件及其制备方法
CN1702844A (zh) 利用应变硅形成半导体装置的方法以及半导体装置
US11222955B2 (en) Semiconductor power devices having gate dielectric layers with improved breakdown characteristics and methods of forming such devices
CN1101457A (zh) 制造金属氧化物半导体场效应晶体管的方法
CN1519953A (zh) 半导体器件及其制造方法
US11276762B2 (en) Interface layer control methods for semiconductor power devices and semiconductor devices formed thereof
Lee et al. Effects of rapid thermal processing on thermal oxides of silicon
CN1118101C (zh) 具有绝缘栅极的半导体器件及其制造方法
KR100607794B1 (ko) 횡형 디모스 소자
KR100190380B1 (ko) 액세스트랜지스터에대한드라이브트랜지스터의셀비율증대방법
KR101006511B1 (ko) 반도체 소자의 제조방법
CN1763971A (zh) 三维多栅高压n型横向双扩散金属氧化物半导体管
KR100201779B1 (ko) 반도체 장치 및 그 제조방법
KR0140808B1 (ko) 박막트랜지스터 제조 방법
KR100405450B1 (ko) 포켓형 접합층 구조를 가지는 dmos 트랜지스터 및그 제조 방법
KR100521437B1 (ko) 모스 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication