CN1519953A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1519953A CN1519953A CNA2004100018745A CN200410001874A CN1519953A CN 1519953 A CN1519953 A CN 1519953A CN A2004100018745 A CNA2004100018745 A CN A2004100018745A CN 200410001874 A CN200410001874 A CN 200410001874A CN 1519953 A CN1519953 A CN 1519953A
- Authority
- CN
- China
- Prior art keywords
- film
- films
- contact hole
- gate electrode
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 238000009792 diffusion process Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 150000004767 nitrides Chemical class 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims description 26
- 239000010410 layer Substances 0.000 claims description 26
- 239000011229 interlayer Substances 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 230000007797 corrosion Effects 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000007738 vacuum evaporation Methods 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 239000012528 membrane Substances 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 150000002500 ions Chemical class 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 9
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 5
- 229910052753 mercury Inorganic materials 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明的目的是采用一种简单的工艺来提供MOS型晶体管，其中高浓度结可以被非常浅且稳定地形成，以避免由于生产中的差异所造成的构成漏/源区域的高浓度区域延伸超过接触孔，而这是采用传统的具有LDD结构的MOS型晶体管所无法达到的。本发明具有如下特征。即，在形成MOS型晶体管的接触孔时，采用了氮化膜作为腐蚀阻挡膜以阻止硅衬底被过腐蚀。通过使用接触孔作为掩模，采用离子注入工艺来形成构成源/漏区域的高浓度的扩散区。
Description
技术领域
本发明涉及一种半导体器件及其制造方法，特别地，涉及一种MOS型晶体管，它具有高浓度浅结，用于以稳定的方式形成源/漏区域。
背景技术
到目前为止，下面的具有沟道区207的结构已经广为人知(例如，参照JP 2002-057326 A(附图1))。更确切的说，栅电极通过在硅半导体衬底上形成的栅氧化膜形成，该栅氧化膜被场氧化膜包围，并且在硅半导体衬底的表面中在栅电极的两端形成有低浓度的扩散层。在每一个低浓度扩散层中，称作源/漏区域的高浓度扩散层形成在远离栅电极的位置。不必说，沟道区是在栅电极下面的硅半导体衬底表面中形成。
不过，根据最近微型化的需要，传统的具有LDD(轻掺杂漏)结构的MOS型晶体管需要有浅结。另外，规定的精确度对接触孔的深度和形成源/漏区域的高浓度区的深度有着非常苛刻的影响，因此用现有的生产线满足上述的要求十分困难。
发明内容
因此，本发明的目的就是要提供一种MOS型晶体管，其中高浓度结可以被非常浅且稳定地形成，以避免由于生产中的差异造成构成源/漏区域的高浓度区域延伸到超过接触孔，而这是采用传统的具有LDD结构的MOS型晶体管所无法达到的。
为了达到上述目的，根据本发明，应用了下述若干方法：
(1)一种半导体器件，包含：
场氧化膜，所述场氧化膜形成在一种导电类型的半导体衬底上；
栅电极，所述栅电极通过栅氧化膜形成于一种导电类型的半导体衬底上，并被场绝缘膜所包围；
具有相反导电类型的低浓度源/漏区域，所述源/漏区域形成在被场氧化膜和栅电极所包围的区域中；
层间膜，用以实现栅电极以及具有相反导电类型的低浓度源/漏区域与形成在其上的布线之间的电绝缘；
接触孔，所述接触孔形成在层间膜中，用以在布线与栅电极以及具有相反导电类型的低浓度的源/漏区域之间提供电连接；
氮化膜，用于阻止在层间膜中形成接触孔时对一种导电类型的半导体衬底的过腐蚀；以及
具有相反导电类型的高浓度扩散层，所述高浓度扩散层仅仅被选择性地形成于其中形成有接触孔的具有相反导电类型的低浓度源/漏区域中。
(2)一种半导体器件，其中具有相反导电类型的低浓度源/漏区域的杂质浓度为1×1016-1×1018atoms/cm3。
(3)一种半导体器件，其中具有相反导电类型的高浓度扩散层的杂质浓度为1×1019-5×1020atoms/cm3。
(4)一种半导体器件，其中氮化膜的膜厚度为100-500。
(5)一种MOS型晶体管的制造方法，包括：
在半导体衬底的表面上形成栅绝缘膜；
在栅绝缘膜上通过图形化形成栅电极；
使用栅电极作为掩模，采用离子注入对半导体衬底表面掺入杂质，形成低浓度扩散区；
形成覆盖整个表面的氮化膜；
形成层间膜，所述层间膜包含有在氮化膜的整个表面上的杂质，并通过热处理使所述层间膜平坦；
选择性地腐蚀层间膜，以在低浓度扩散区和栅电极上形成接触孔；
使用接触孔作为掩模，采用离子注入对半导体衬底表面掺入杂质，形成高浓度扩散区；
进行热处理；
通过真空蒸发或溅射在整个表面上沉积金属材料形成膜，并通过光刻或者腐蚀对金属材料进行图形化；以及
在整个半导体衬底上覆盖表面保护膜。
(6)一种半导体器件的制造方法，其中含有杂质的层间膜包含BPSG层间膜。
(7)一种半导体器件的制造方法，其中在形成含有杂质的氧化膜之后，进行热处理以激活杂质，热处理的温度为800-1,050℃，时间为3分钟或更短。
附图说明
在附图中：
图1是根据本发明的实施例1的P沟道MOS型晶体管的剖面示意图；
图2是显示了栅电极的一端与源/漏区域的接触孔的一端之间的距离(S1)与漏极击穿电压之间的关系的曲线图；
图3是显示了在场氧化膜下的沟道终止的一端与源/漏区域的接触孔的一端之间的距离(S2)与漏极击穿电压之间的关系的曲线图；
图4A～4E是按步骤顺序的、根据本发明的实施例1的P沟道MOS型晶体管的制造方法的每一步骤剖面示意图；
图5F-5I是在图4E的步骤之后，按步骤顺序的、根据本发明的实施例1的P沟道MOS型晶体管的制造方法的每一步骤剖面示意图。
具体实施方式
根据本发明的半导体器件，可以提供一种MOS型的晶体管，其具有稳定的漏/源区域，其中组成漏/源区域的高浓度区域可以浅地形成，这样就可以避免由于生产中的差异等造成的该区域延伸超过接触孔。
在下文中，参照附图，将描述本发明的优选实施例。在此，将详细地描述根据本发明的实施例1的半导体器件。附图1是根据本发明的P沟道MOS型晶体管半导体器件的剖面示意图。
P沟道MOS型晶体管包括：栅氧化膜211和多晶硅栅电极205，其形成在P型硅半导体衬底201上面的N型井区域202上；低浓度的P-型扩散层204，其形成在硅衬底表面上的栅电极的两侧；使用接触孔210作为掩模形成的高浓度的P+型扩散层203；以及形成在它们之间的沟道区域207。形成场氧化膜208以及沟道终止区域209用来对各个部分之间进行绝缘。需要注意的是，不总是需要使用P型硅半导体衬底形成N型井区域。P沟道MOS型晶体管也可以形成在N型硅半导体衬底上。
另外，在形成具有相反导电类型的N沟道MOS型晶体管时，在N型硅半导体衬底上形成P型井区域，这样该晶体管包括：栅氧化膜和多晶硅栅电极，其形成在P型井区域上；低浓度的N-型扩散层，其形成在硅衬底表面上的栅电极的两侧；高浓度的N+型扩散层，以及形成在它们之间的沟道区域。形成场氧化膜以及沟道终止区域用来对各个部分之间进行绝缘。需要注意的是，并不总是需要使用N型硅半导体衬底。N沟道MOS型晶体管也可以形成在P型硅半导体衬底上。
通常，在形成接触孔时，使用干法刻蚀来形成这些孔以使其表面积最小化。使用干法刻蚀时，硅衬底表面也会被腐蚀，从而造成接触孔深度的差异。然而，如图1中清楚表明的，在本实验中，连续进行干法刻蚀以形成直到氮化膜的孔，而氮化膜则通过湿法刻蚀穿孔。作为结果，接触孔形成后，硅衬底表面并未受到刻蚀且没有在其上造成大的损伤。此外，使用接触孔作为掩模，采用离子注入工艺形成构成源/漏区域的高浓度区域。由此可以理解到，源/漏区域是以自对准的方式形成的。因此，基本上不受生产差异影响的稳定的高浓度结可以被浅地形成，使得其具有稳定的电特性。
而且，与此同时，形成接触孔的位置被改变，因此不仅可以容易地改变栅电极的一端与高浓度的扩散区域的一端之间的距离(S1)，还可以容易地改变高浓度的扩散区域的一端与场氧化膜的一端之间的距离(S2)。换句话说，根据需要的漏极击穿电压，与场氧化膜下面的沟道终止区域对应的结击穿电压，以及漏/源区域和栅电极之间的重叠电容，低浓度扩散区域的宽度S1、S2以及每一低浓度扩散区域的浓度都是可控制的。通过这种方法，可以得到适合于高集成度和高速运行的MOS型晶体管。参照图2和3，将描述其中的一个例子。
图2显示了当通过2.5×1012atoms/cm2剂量的离子注入形成低浓度扩散区域时，栅电极的一端与接触孔的一端之间的距离(S1)与漏极击穿电压之间的关系曲线。
如图2中清楚表明的，漏电压和距离S1相关地变化。另外，漏极击穿电压可以容易地通过改变每一个低浓度区域和每一个高浓度区域的浓度来改变。
此外，图3显示了高浓度的扩散区域的一端和场氧化膜的一端之间的距离(S2)与对于氧化膜下面的沟道终止区域的结击穿电压之间的关系。如图3中清楚表明的，结击穿电压可以通过改变距离S2很容易地被改变。另外，结击穿电压也可以容易地通过改变沟道终止区域以及每一个低浓度扩散区域和每一个高浓度扩散区域的浓度来改变。
图4A～5I是按步骤顺序分别示出根据本发明的实施例1的P沟道MOS型晶体管的骤制造方法的剖面示意图。
首先，在步骤“A”中(即图4A，同样的表述方法也适用于接下来的描述)，N井层202形成于P型硅半导体衬底201的表面上。在形成氮化硅膜，并将其图形化为作为衬底表面上的掩模的预设形状之后，将N型杂质，例如磷，以2×1012atoms/cm2的剂量进行离子注入来掺杂。之后，进行所谓的LOCOS来除去前面步骤中形成的氮化硅膜。接下来，在1,150℃进行6小时的热处理，然后进行对已注入杂质也就是磷的扩散和激活以得到如图中所示的N型井层202。P沟道MOS型晶体管将会形成在N型井层202中。需要注意的是，并不总是需要使用P型硅半导体衬底。N型井区域可以用N型硅半导体衬底形成，以便在该N型井区域中形成P沟道MOS型晶体管。或者，P沟道MOS型晶体管也可以形成在N型硅半导体衬底中。
在步骤“B”中，形成沟道终止区域209。为形成该区域，首先通过图形化形成氮化硅膜601，以用来覆盖将要形成晶体管元件的有源区。光刻胶602形成于N型井层202之上，并与氮化硅膜601重叠。在这种状态下，通过离子注入方式将硼作为杂质进行掺杂，其加速能量为30KeV，剂量为2×1013atoms/cm2，从而完成沟道终止区域209。如附图中所示，沟道终止区域209形成于包含元件区域(elementregion)的部分中。
随后，在步骤“C”中，通过所谓的LOCOS形成场氧化膜206以包围元件区域。之后，进行牺牲性的氧化和除去处理以除去和清洗衬底表面上残存的异物。
在步骤“D”中，在H2O气氛中对衬底表面进行热氧化处理，以形成栅氧化膜211。本发明中，在H2O气氛中进行热氧化处理以形成氧化膜，热氧化处理温度为860℃，形成的氧化膜厚度约为300。通常，由热氧化膜形成的栅绝缘膜的厚度应该为约3MV/cm，以保证半导体器件的可靠性。例如，30V电源电压的MOS型晶体管要求的氧化膜的厚度为1,000或更多。
接下来，在步骤“E”中，用CVD将多晶硅603沉积在栅氧化膜211上。在本发明中，将多晶硅沉积为具有厚度为4,000的膜。为了形成MOS型晶体管的栅电极205，应将多晶硅603转变为N型导电。为达到上述目的，将磷作为杂质元素通过离子注入或在杂质扩散炉中以高浓度掺杂到多晶硅603中。注入浓度按如下设置：离子注入量/多晶硅膜厚＝2×1019atoms/cm3或更大。需要注意的是，MOS型晶体管的栅电极并不总是需要为N型导电；作为替代，也可以将硼作为杂质元素通过离子注入或在杂质扩散炉中以高浓度掺杂，从而使得其为P型导电。
接下来，在步骤“F”中(附图5F，同样的表述方法也适用于接下来的描述)，除去前面步骤中形成的光刻胶，然后形成P型MOS型晶体管的低浓度扩散层204。在这种状态下，使用栅电极205作为掩模，通过离子注入将BF2或硼作为P型杂质以自对准的方式进行掺杂，离子注入剂量为1×1012～1×1013atoms/cm2，用浓度表示也就是约1×1016～1×1018atoms/cm3。
随后，在步骤“G”中，形成P沟道MOS型晶体管的低浓度扩散层204，然后除去光刻胶。氮化膜形成于整个表面上，而当形成接触孔时它在P型硅半导体衬底201上被腐蚀。氮化膜使用例如CVD的方式形成。在这之后，例如，BPSG层间膜213形成在整个表面上。该层间膜可以用例如CVD的方式形成，随后继续在900～950℃进行约30分钟到2小时的热处理，以使其平坦。之后，层间膜213被选择性腐蚀以便在每一高浓度扩散区域203和栅电极205上形成接触孔210。在本发明中，形成接触孔时，首先进行干法刻蚀，然后用湿法刻蚀去除层间膜，也就是BPSG层间膜。然后，进行选择性腐蚀直到氮化膜，再通过湿法刻蚀除去氮化膜。本发明中，氮化膜的厚度为100～500。
之后，在步骤“H”中，使用接触孔210作为掩模，通过离子注入将BF2作为P型杂质以自对准的方式进行掺杂，离子注入剂量为3×1015～5×1016atoms/cm2，用浓度表示也就是约1×1019～5×1020atoms/cm3。接下来，进行热处理以激活离子注入的杂质并对接触状态进行调整。在本发明中，进行热处理的温度为800～1,050℃，时间为3分钟或更短。
接下来，在步骤“I”中，通过真空蒸发或溅射在整个表面上沉积金属材料为膜，之后通过光刻或者腐蚀工艺将该膜图形化为金属布线212。整个衬底上覆盖表面保护膜214。
上面内容是对P沟道MOS型晶体管的实施例的描述，但是，采用相反导电类型的杂质以形成N沟道MOS型晶体管也可以达到同样的效果。
如前所述，根据本发明，使用接触孔作为掩模，通过离子注入的方法形成了构成MOS型晶体管的源/漏区域的高浓度扩散区域。这使得采用一种简单的工艺来提供MOS型晶体管成为可能，其中有效阻止了由于生产中的差异所造成的构成源/漏区域的高浓度区域延伸超过接触孔，而这是采用传统的具有LDD结构的MOS型晶体管所无法达到的。
Claims (7)
1.一种半导体器件，包括：
场氧化膜，其形成在一种导电类型的半导体衬底上；
栅电极，其通过栅氧化膜形成在一种导电类型的半导体衬底上，并被场绝缘膜所包围；
具有相反导电类型的低浓度的源/漏区域，所述源/漏区域形成在被场氧化膜和栅电极所包围的区域中；
层间膜，用以实现栅电极以及具有相反导电类型的低浓度的源/漏区域与形成在其上的布线之间的电绝缘；
接触孔，其形成在层间膜中，用以在布线、栅电极以及具有相反导电类型的低浓度的源/漏区域之间提供电连接；
氮化膜，被形成用于阻止在层间膜中形成接触孔时一种导电类型的半导体衬底被过腐蚀；以及
具有相反导电类型的高浓度扩散层，其仅被选择性地形成在其中形成有接触孔的具有相反导电类型的低浓度源/漏区域中。
2.如权利要求1所述的半导体器件，其中具有相反导电类型的低浓度源/漏区域的杂质浓度为1×1016-1×1018atoms/cm3。
3.如权利要求1所述的半导体器件，其中具有相反导电类型的高浓度扩散层的杂质浓度为1×1019-5×1020atoms/cm3。
4.如权利要求1所述的半导体器件，其中氮化膜的膜厚度为100-500。
5.一种MOS型晶体管的制造方法，包括：
在半导体衬底的表面上形成栅绝缘膜；
通过图形化在栅绝缘膜上形成栅电极；
使用栅电极作为掩模，采用离子注入对半导体衬底表面掺杂杂质，形成低浓度扩散区；
在整个表面上形成氮化膜；
形成层间膜，其包含有在氮化膜整个表面上的杂质，并通过热处理使所述层间膜平坦；
选择性地腐蚀层间膜，用以在低浓度扩散区和栅电极上形成接触孔；
使用接触孔作为掩模，采用离子注入对半导体衬底表面掺杂杂质，形成高浓度扩散区；
进行热处理；
通过真空蒸发或溅射在整个表面上将金属材料沉积为膜，并通过光刻或者腐蚀对金属材料图形化；以及
在整个半导体衬底上覆盖表面保护膜。
6.如权利要求5所述的半导体器件的制造方法，其中含有杂质的层间膜包含BPSG层间膜。
7.如权利要求5所述的半导体器件的制造方法，其中在形成含有杂质的氧化膜之后，进行热处理以激活该杂质，热处理的温度为800-1,050℃，时间为3分钟或更短。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003006629A JP2004221301A (ja) | 2003-01-15 | 2003-01-15 | 半導体装置とその製造方法 |
| JP6629/2003 | 2003-01-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1519953A true CN1519953A (zh) | 2004-08-11 |
Family
ID=32896945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2004100018745A Pending CN1519953A (zh) | 2003-01-15 | 2004-01-15 | 半导体器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20040169224A1 (zh) |
| JP (1) | JP2004221301A (zh) |
| KR (1) | KR20040066024A (zh) |
| CN (1) | CN1519953A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100466276C (zh) * | 2004-12-30 | 2009-03-04 | 东部亚南半导体株式会社 | Cmos图像传感器及其制造方法 |
| US7825034B2 (en) | 2005-10-06 | 2010-11-02 | United Microelectronics Corp. | Method of fabricating openings and contact holes |
| US8164141B2 (en) | 2005-10-06 | 2012-04-24 | United Microelectronics Corp. | Opening structure with sidewall of an opening covered with a dielectric thin film |
| US8236702B2 (en) | 2005-10-06 | 2012-08-07 | United Microelectronics Corp. | Method of fabricating openings and contact holes |
| CN101651153B (zh) * | 2008-08-13 | 2014-06-18 | 精工电子有限公司 | 半导体器件和制造其的方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100672704B1 (ko) * | 2004-12-30 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서 및 그 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001111056A (ja) * | 1999-10-06 | 2001-04-20 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2002057333A (ja) * | 2000-03-22 | 2002-02-22 | Seiko Instruments Inc | 半導体装置と及びその製造方法 |
| JP2001274264A (ja) * | 2000-03-24 | 2001-10-05 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6753563B2 (en) * | 2000-12-05 | 2004-06-22 | Texas Instruments Incorporated | Integrated circuit having a doped porous dielectric and method of manufacturing the same |
-
2003
- 2003-01-15 JP JP2003006629A patent/JP2004221301A/ja active Pending
- 2003-12-30 US US10/750,006 patent/US20040169224A1/en not_active Abandoned
-
2004
- 2004-01-14 KR KR1020040002616A patent/KR20040066024A/ko not_active Application Discontinuation
- 2004-01-15 CN CNA2004100018745A patent/CN1519953A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100466276C (zh) * | 2004-12-30 | 2009-03-04 | 东部亚南半导体株式会社 | Cmos图像传感器及其制造方法 |
| US7825034B2 (en) | 2005-10-06 | 2010-11-02 | United Microelectronics Corp. | Method of fabricating openings and contact holes |
| US8164141B2 (en) | 2005-10-06 | 2012-04-24 | United Microelectronics Corp. | Opening structure with sidewall of an opening covered with a dielectric thin film |
| US8236702B2 (en) | 2005-10-06 | 2012-08-07 | United Microelectronics Corp. | Method of fabricating openings and contact holes |
| US8461649B2 (en) | 2005-10-06 | 2013-06-11 | United Microelectronics Corp. | Opening structure for semiconductor device |
| US8592322B2 (en) | 2005-10-06 | 2013-11-26 | United Microelectronics Corp. | Method of fabricating openings |
| CN101651153B (zh) * | 2008-08-13 | 2014-06-18 | 精工电子有限公司 | 半导体器件和制造其的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004221301A (ja) | 2004-08-05 |
| US20040169224A1 (en) | 2004-09-02 |
| KR20040066024A (ko) | 2004-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1206712C (zh) | 半导体装置的制造方法 | |
| CN1731588A (zh) | 半导体装置及其制造方法 | |
| CN1152419C (zh) | 功率半导体器件及其制造方法 | |
| CN1812129A (zh) | 半导体器件及其制造方法 | |
| CN1317834A (zh) | 半导体装置及其制造方法 | |
| CN1977386A (zh) | 碳化硅器件及其制造方法 | |
| CN101065847A (zh) | 碳化硅mos场效应晶体管以及其制造方法 | |
| CN1294415A (zh) | 垂直mos晶体管 | |
| CN1658400A (zh) | 半导体装置及其制造方法 | |
| CN1540770A (zh) | 半导体器件及其制造方法 | |
| CN1305231A (zh) | 金属氧化物半导体场效应管半导体器件 | |
| CN101043053A (zh) | 具有改善性能的功率半导体器件和方法 | |
| CN1770410A (zh) | 半导体装置及其制造方法 | |
| CN101038879A (zh) | 半导体器件及其制造方法 | |
| CN1539169A (zh) | 对称沟槽mosfet器件及其制造方法 | |
| CN1606173A (zh) | 半导体装置及其制造方法 | |
| CN1094654C (zh) | 隔离栅半导体器件及其制造方法 | |
| CN1132238C (zh) | 半导体元件及其制造方法 | |
| CN101026192B (zh) | 半导体装置及其制造方法 | |
| CN1812060A (zh) | 半导体器件的制造方法 | |
| CN1667837A (zh) | 半导体器件及其制造方法 | |
| CN1320969A (zh) | 半导体器件及其制造方法 | |
| CN101032009A (zh) | 用于形成晶体管的方法 | |
| CN1246896C (zh) | 制造半导体装置的方法 | |
| CN1879224A (zh) | 低能量多沟道全耗尽量子井互补式金氧半导体场效晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |