CN1702844A - 利用应变硅形成半导体装置的方法以及半导体装置 - Google Patents
利用应变硅形成半导体装置的方法以及半导体装置 Download PDFInfo
- Publication number
- CN1702844A CN1702844A CNA2005100695482A CN200510069548A CN1702844A CN 1702844 A CN1702844 A CN 1702844A CN A2005100695482 A CNA2005100695482 A CN A2005100695482A CN 200510069548 A CN200510069548 A CN 200510069548A CN 1702844 A CN1702844 A CN 1702844A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- strained silicon
- baseplate material
- form semiconductor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 67
- 239000010703 silicon Substances 0.000 claims abstract description 64
- 239000000463 material Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 66
- 238000010438 heat treatment Methods 0.000 claims description 30
- 238000005496 tempering Methods 0.000 claims description 24
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 9
- 229910052724 xenon Inorganic materials 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- -1 tungsten halogen Chemical class 0.000 claims description 2
- 150000003736 xenon Chemical class 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 2
- 238000000137 annealing Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 18
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical class [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 230000006872 improvement Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- VNQLBSAIKVNHFM-UHFFFAOYSA-N [W].[Hg] Chemical compound [W].[Hg] VNQLBSAIKVNHFM-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005660 chlorination reaction Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种利用应变硅形成半导体装置的方法以及半导体装置。该方法包括：形成具有第一晶格常数的第一基板材料于装置基板上，再形成具有第二晶格常数的第二基板材料于第一基板材料上。利用第一、第二基板材料定义场效应晶体管的通道、源极以及漏极区，接着注入一或多种杂质材料于源极以及漏极区。最后，利用钨卤素灯之外的其他快速加热源回火该晶体管。本发明提供的利用应变硅形成半导体装置的方法，改良了热回火制程，实现了高载流子迁移率。
Description
技术领域
本发明是有关于一种半导体装置，特别是有关于一种通过在半导体装置中加入应变硅来改善载流子迁移率的方法。
背景技术
金属氧化物半导体场效应晶体管(MOSFETs)为集成电路(ICs)中的常见元件。在栅极氧化层厚度以及栅极晶体管长度不断减小的趋势下，半导体制作已可于每18～24个月内倍增晶体管的切换速率，此即熟知的莫尔定律(Moore’s Law)现象。过去常通过减小栅极氧化层厚度以及源/漏极长度的技巧来达成莫尔定律，然而该技术并无法满足加速切换速率的市场需求。因此，业界另外发展出新的策略，例如：转换新的晶体管基板材料，以及加入新的制程方法，以有效发挥这些设计以及应用的新材料。
增加MOSFET功能的其中一种方法是增进硅的载流子迁移率，借此减少电阻及能量消耗，并增加驱动电流、频率以及操作速率。目前增进载流子迁移率的方法已集中在提供拉伸应力的硅材料的使用上。“应变”硅可通过在硅锗基板上成长一层硅来形成。该硅锗晶格的空间由于具有较大的锗原子于晶格中，因此通常比纯硅的晶格大。由于硅晶格原子与广泛分布的硅锗晶格排列，因此会在硅层中产生拉伸应力。换句话说，硅原子会与另一硅原子拉开。而提供于硅晶格的拉伸应力会随硅锗晶格中的锗比例而增加。
松弛硅具有6个等价带，而具有伸张应力的硅晶格会产生4个能量增加的价带，以及2个能量减少的价带。由于量子效应，当电子通过较低能带时，其有效重量百分比会降低30％，因此较低能带可提供较低电阻的电流。此外，自硅原子核的电子会遇到较低的振动能，因此使其分散速率低于在松弛硅中的500～1000倍。相对于松弛硅，应变硅中的载流子迁移率则大幅增加，其中电子迁移率可增加80％或更多，空穴迁移率可增加20％或更多。通过迁移率的增加，可维持电场在每公分高于1.5百万伏特，因此元件速度可在不减小装置大小下增加35％，或在不降低功能下减少25％的能量消耗。
源极以及漏极延伸区的陡峭是应变硅技术的关键。该技术的困难之处在于，应变硅中掺杂物的扩散速度比硅中快，因此会使漏极延伸至栅极底部并增加栅极至漏极的电容，此外，锗扩散穿过硅锗至硅边界会释放应力而减少应变硅层中的迁移率。
在100纳米时代的装置中，漏极延伸区深度应低于20～35纳米，源/漏极接面深度应降至35～75纳米。
因此，业界亟需一种减少注入能量以及回火时间的半导体技术，以达到与浅接面相同的高载流子迁移率。
发明内容
综上所述，本发明的目的在于提供一种改良的热回火制程，以形成应变硅装置。
根据上述目的，本发明提供一种利用应变硅形成半导体装置的方法，该方法包括：形成具有第一晶格常数的第一基板材料于装置基板上；形成具有第二晶格常数的第二基板材料于第一基板材料上；定义一通道，利用第一以及第二基板材料形成场效应晶体管的源/漏极区；注入一或多种杂质材料于源/漏极区。最后，利用钨卤素灯之外的其他快速加热源回火晶体管。其中，该通道的通道晶格距离大于5埃。
本发明所述的利用应变硅形成半导体装置的方法，该加热源是一惰性气体灯。
本发明所述的利用应变硅形成半导体装置的方法，该加热源是一直流电水墙氩灯。
本发明所述的利用应变硅形成半导体装置的方法，该加热源是一交流电氙灯。
本发明所述的利用应变硅形成半导体装置的方法，该氙灯的波长为1.4～5微米。
本发明所述的利用应变硅形成半导体装置的方法，该加热源是一氯化氙准分子激光。
本发明所述的利用应变硅形成半导体装置的方法，该回火提供每10纳米距离，浓度即变化10倍。
本发明所述的利用应变硅形成半导体装置的方法，该回火的最高温时间不大于10毫秒。
本发明所述的利用应变硅形成半导体装置的方法，该回火的升温速率每秒不小于250℃。
本发明所述的利用应变硅形成半导体装置的方法，该第一基板材料是硅锗。
本发明所述的利用应变硅形成半导体装置的方法，该第二基板材料是一外延应变硅。
本发明所述的利用应变硅形成半导体装置的方法，该通道区以该第二基板材料形成。
本发明所述的利用应变硅形成半导体装置的方法，该源极以及漏极区具有不同的晶格常数。
为了实现上述目的，本发明还提供一种半导体装置，包括：一应变硅基板具有第一以及第二基板材料，其中该第一以及第二基板材料具有不同的晶格常数；一通道区定义于基板上，其中该通道区的通道晶格距离大于5埃；以及一场效应晶体管的一源极以及一漏极区定义于该基板上，其中该基板以一或多种杂质掺杂，且每10纳米距离，浓度即变化10倍。
本发明所述的半导体装置，利用加热源回火该晶体管，该回火的升温速率不小于每秒250℃。
本发明所述的半导体装置，该第一基板材料是硅锗。
本发明所述的半导体装置，该第二基板材料是外延应变硅。
本发明所述的半导体装置，该源极以及漏极区具有不同的晶格常数。
附图说明
图1示出传统金属氧化物半导体晶体管的结构剖面示意图。
图2示出根据本发明第一实施例的具有两层基底的金属氧化物半导体晶体管的结构剖面示意图。
图3是不同加热源的加热时间表。
图4示出根据本发明第二实施例的具有第二半导体材料于源/漏极区的金属氧化物半导体晶体管的结构剖面示意图。
图5示出根据本发明第三实施例的具有一层基底的金属氧化物半导体晶体管的结构剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下：
本发明提供不同设计的实施例，以表示加入一应变通道以及一改良热回火制程来改善晶体管的功能。
请参照图1，其显示传统MOSFET的剖面图100。该MOSFET包括一栅极电极102，该电极通过第一栅极绝缘层108与基板106中的通道104分隔，其中该栅极绝缘层108可为氧化硅或氧化-氮化-氧化层(ONO)。该栅极电极102一般由掺杂的半导体材料(例如：多晶硅)形成。
该MOSFET的源极以及漏极相对地形成于栅极电极102两侧，以作为深源/漏极区110。源/漏极硅化物接触112形成于源极以及漏极区110上。该典型的硅化物包括半导体基板材料以及一金属(例如：钴、镍或钛)，其用以减少源极以及漏极区110的接触电阻。该源/漏极区110的深度足以延伸并超过该源/漏极接触112的深度。形成间隔物114于栅极电极102旁，再对该源极以及漏极区110进行注入。利用间隔物114作为注入掩膜，以定义相对于栅极下方通道区104两侧位置的源/漏极区110。
同样地，在栅极电极102上表面形成硅化物栅极接触116。该栅极结构包括一多晶硅材料以及一硅化物覆盖层以作为多晶硅栅极。
该MOSFET的源极以及漏极更包括浅源极以及漏极延伸区118。当MOSFET尺寸减小时，因源/漏极间的距离缩短，因此会产生短通道效应，进而使MOSFET的功能变差。利用浅源/漏极延伸区118(而非接近通道区104两端的深源/漏极)，减少短通道效应以及装置元件电容的超过。浅源/漏极延伸区118先于间隔物114形成前注入形成，再经由后续的回火使掺杂物扩散并少量延伸至栅极电极下方，以产生源极以及漏极延伸区118。
请参照图2，其显示根据本发明第一实施例所形成的具有两层基板的MOSFET剖面图。其中形成MOSFET结构的基板202一般为硅基板。于硅基板202上设置一硅锗层204，再于该硅锗层204上形成一应变硅的外延层206，其中硅锗层204与硅外延层206的晶格常数不同。MOSFET可为传统的MOSFET结构，包括深源/漏极110、浅源/漏极延伸区118、栅极氧化层108、于间隔物114间的栅极电极102、源/漏极接触硅化物112以及栅极接触硅化物116。MOSFET通道区104包括应变硅材料以增进源极以及漏极间的载流子迁移率。由于应变硅的形成，因此通道晶格距离可大于5埃。
在注入掺杂物后，进行一回火步骤以活化掺杂物。在此，回火步骤的快速热源使用惰性气体灯来取代典型的钨汞灯，以改善回火效果。该加热源可提供每秒升高250度(℃)的热源。在回火过程中，须控制高温加热时间以免过热。一般而言，上述建议的加热源的最高温加热不超过10毫秒。
在第一实施例中，该加热灯可为直流电水墙氩灯(DCwater-wall argon)或一交流电氙灯。这些灯可提供低于0.8毫秒以及高于1.5毫秒的闪切时间，而典型的氙灯波长为1.4～5微米。使用这些灯进行半导体回火可避免因过量锗扩散而造成通道迁移率的降低。于第一实施例中，使用任一建议的高速加热源来形成具有每10纳米距离，浓度即变化10倍的MOSFETs，如图2所示。
在另一实施例中，可利用氯化氙准分子激光(XeCl excimerlaser)为回火加热源，以提供90毫秒的最短加热时间。请参照图3显示的不同加热源的加热时间。
请参照图4，其显示根据本发明第二实施例的MOSFET的剖面图400。在此实施例中，设置于栅极两侧的源极以及漏极区402由不同材料组成，因此具有不同晶格常数。此外，该MOSFET结构可与图2相同，且其也可于通道区中形成应变硅层404。在此，可利用传统的黄光掩膜以及蚀刻技术形成不同材料的源极以及漏极。在实施例中，可移除部分源极或漏极的半导体材料(一般为硅锗)。接着，沉积半导体材料以形成源极以及漏极区，当形成于源极以及漏极区的材料的晶格常数不同时，可利用回火步骤来形成较佳的结果。利用表300中的改良回火加热源，可得到一改良装置，该装置具有每10纳米距离，浓度即变化10倍的特性。因此，也可用于减少锗以及注入掺杂物扩散的改善。
请参照图5，其显示根据本发明第三实施例制作具有单层基板的MOSFET的剖面图500。于硅基板504上形成一应变硅层502(一般为硅锗层)以制作通道晶格距离大于5.43埃的装置于基板504上。利用表300的改良回火加热源，可形成具有每10纳米距离，浓度即变化10倍的特性的装置。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下：
100：传统MOSFET的剖面 202：基板
102：栅极电极 204：硅锗层
104：通道 206：外延层
106：基板 300：不同加热源的加热时间表
108：第一栅极绝缘层 400：本发明的MOSFET图
110：深源极以及漏极区 402：源极以及漏极区
112：源极以及漏极接触 404：应变硅层
114：间隔物 500：本发明的MOSFET图
116：栅极接触硅化物 502：应变硅层
118：浅源极以及漏极延伸区 504：硅基板
200：本发明MOSFET的剖面图
Claims (18)
1、一种利用应变硅形成半导体装置的方法，该方法包括下列步骤：
形成一具有第一晶格常数的第一基板材料于一装置基板上；
形成一具有第二晶格常数的第二基板材料于该第一基板材料上；
利用该第一、第二基板材料定义场效应晶体管的通道、源极以及漏极区；
注入一或多种杂质材料于源极以及漏极区；以及
利用钨卤素灯之外的其他快速加热源回火该晶体管，其中该通道的通道晶格距离大于5埃。
2、根据权利要求1所述的利用应变硅形成半导体装置的方法，其特征在于：该加热源是一惰性气体灯。
3、根据权利要求2所述的利用应变硅形成半导体装置的方法，其特征在于：该加热源是一直流电水墙氩灯。
4、根据权利要求2所述的利用应变硅形成半导体装置的方法，其特征在于：该加热源是一交流电氙灯。
5、根据权利要求4所述的利用应变硅形成半导体装置的方法，其特征在于：该氙灯的波长为1.4～5微米。
6、根据权利要求1所述的利用应变硅形成半导体装置的方法，其特征在于：该加热源是一氯化氙准分子激光。
7、根据权利要求1所述的利用应变硅形成半导体装置的方法，其特征在于：该回火提供每10纳米距离，浓度即变化10倍。
8、根据权利要求1所述的利用应变硅形成半导体装置的方法，其特征在于：该回火的最高温时间不大于10毫秒。
9、根据权利要求1所述的利用应变硅形成半导体装置的方法，其特征在于：该回火的升温速率每秒不小于250℃。
10、根据权利要求1所述的利用应变硅形成半导体装置的方法，其特征在于：该第一基板材料是硅锗。
11、根据权利要求1所述的利用应变硅形成半导体装置的方法，其特征在于：该第二基板材料是一外延应变硅。
12、根据权利要求1所述的利用应变硅形成半导体装置的方法，其特征在于：该通道区以该第二基板材料形成。
13、根据权利要求1所述的利用应变硅形成半导体装置的方法，其特征在于：该源极以及漏极区具有不同的晶格常数。
14、一种半导体装置，该半导体装置包括：
一应变硅基板具有第一以及第二基板材料，其中该第一以及第二基板材料具有不同的晶格常数；
一通道区定义于基板上，其中该通道区的通道晶格距离大于5埃；以及
一场效应晶体管的一源极以及一漏极区定义于该基板上，其中该基板以一或多种杂质掺杂，且每10纳米距离，浓度即变化10倍。
15、根据权利要求14所述的半导体装置，其特征在于：利用加热源回火该晶体管，该回火的升温速率不小于每秒250℃。
16、根据权利要求14所述的半导体装置，其特征在于：该第一基板材料是硅锗。
17、根据权利要求14所述的半导体装置，其特征在于：该第二基板材料是一外延应变硅。
18、根据权利要求14所述的半导体装置，其特征在于：该源极以及漏极区具有不同的晶格常数。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/845,374 | 2004-05-13 | ||
| US10/845,374 US7098119B2 (en) | 2004-05-13 | 2004-05-13 | Thermal anneal process for strained-Si devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1702844A true CN1702844A (zh) | 2005-11-30 |
| CN100378931C CN100378931C (zh) | 2008-04-02 |
Family
ID=35308579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100695482A Active CN100378931C (zh) | 2004-05-13 | 2005-05-13 | 利用应变硅形成半导体装置的方法以及半导体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7098119B2 (zh) |
| CN (1) | CN100378931C (zh) |
| SG (1) | SG117529A1 (zh) |
| TW (1) | TWI281213B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105140123A (zh) * | 2014-05-30 | 2015-12-09 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100689211B1 (ko) * | 2004-12-11 | 2007-03-08 | 경북대학교 산학협력단 | 안장형 엠오에스 소자 |
| US7528028B2 (en) * | 2005-06-17 | 2009-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Super anneal for process induced strain modulation |
| US20070010073A1 (en) * | 2005-07-06 | 2007-01-11 | Chien-Hao Chen | Method of forming a MOS device having a strained channel region |
| DE102006046376B4 (de) * | 2006-09-29 | 2011-03-03 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung von Feldeffekttransistoren mit Technik zum lokalen Anpassen von Transistoreigenschaften durch Verwenden fortschrittlicher Laser/Blitzlichtausheizverfahren geeignet auch für die Herstellung von Transistorelementen von SRAM-Zellen |
| US7795119B2 (en) * | 2007-07-17 | 2010-09-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flash anneal for a PAI, NiSi process |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4830983A (en) | 1987-11-05 | 1989-05-16 | Xerox Corporation | Method of enhanced introduction of impurity species into a semiconductor structure from a deposited source and application thereof |
| US6429061B1 (en) * | 2000-07-26 | 2002-08-06 | International Business Machines Corporation | Method to fabricate a strained Si CMOS structure using selective epitaxial deposition of Si after device isolation formation |
| US6599781B1 (en) | 2000-09-27 | 2003-07-29 | Chou H. Li | Solid state device |
| US6583000B1 (en) * | 2002-02-07 | 2003-06-24 | Sharp Laboratories Of America, Inc. | Process integration of Si1-xGex CMOS with Si1-xGex relaxation after STI formation |
| CN1286157C (zh) * | 2002-10-10 | 2006-11-22 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| US6734527B1 (en) * | 2002-12-12 | 2004-05-11 | Advanced Micro Devices, Inc. | CMOS devices with balanced drive currents based on SiGe |
-
2004
- 2004-05-13 US US10/845,374 patent/US7098119B2/en active Active
-
2005
- 2005-03-23 SG SG200501809A patent/SG117529A1/en unknown
- 2005-05-12 TW TW094115377A patent/TWI281213B/zh active
- 2005-05-13 CN CNB2005100695482A patent/CN100378931C/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105140123A (zh) * | 2014-05-30 | 2015-12-09 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN105140123B (zh) * | 2014-05-30 | 2018-03-06 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050253166A1 (en) | 2005-11-17 |
| TWI281213B (en) | 2007-05-11 |
| TW200616088A (en) | 2006-05-16 |
| CN100378931C (zh) | 2008-04-02 |
| SG117529A1 (en) | 2005-12-29 |
| US7098119B2 (en) | 2006-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9735270B2 (en) | Semiconductor transistor having a stressed channel | |
| US7456087B2 (en) | Semiconductor device and method of fabricating the same | |
| JP4020730B2 (ja) | 半導体装置およびその製造方法 | |
| US6858506B2 (en) | Method for fabricating locally strained channel | |
| KR20070061565A (ko) | 변형된 채널을 갖는 이중 게이트 장치 | |
| US7985985B2 (en) | Semiconductor device and method of fabricating the same | |
| KR20070061841A (ko) | 스트레인된 채널과 이종접합 소스/드레인을 구비한 반도체소자 형성 방법 | |
| JP2006344759A (ja) | トレンチ型ｍｏｓｆｅｔ及びその製造方法 | |
| US20070158741A1 (en) | LDMOS Device and Method of Fabrication of LDMOS Device | |
| JP2013069977A (ja) | 半導体装置の製造方法 | |
| TWI502741B (zh) | 具有高性能通道之半導體裝置 | |
| CN1702844A (zh) | 利用应变硅形成半导体装置的方法以及半导体装置 | |
| JPH1167786A (ja) | 半導体装置及びその製造方法 | |
| US20070259503A1 (en) | Method of fabricating a semiconductor device | |
| JP5108408B2 (ja) | 半導体装置及びその製造方法 | |
| KR100586178B1 (ko) | 쇼트키 장벽 관통 트랜지스터 및 그 제조방법 | |
| TWI380447B (en) | Lateral diffused metal oxide semiconductor device | |
| JPS6344769A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPS5868979A (ja) | 半導体装置 | |
| US20240030071A1 (en) | Method for making elevated source-drain structure of pmos in fdsoi process | |
| JP3523627B2 (ja) | 半導体装置及びその製造方法 | |
| KR100290879B1 (ko) | 모스펫의 제조 방법 | |
| JP2010129628A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2000091566A (ja) | 半導体装置及びその製造方法 | |
| KR20050066736A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |