CN112670335A - 多次外延制作超结屏蔽栅结构igbt及制造方法 - Google Patents
多次外延制作超结屏蔽栅结构igbt及制造方法 Download PDFInfo
- Publication number
- CN112670335A CN112670335A CN202011617999.6A CN202011617999A CN112670335A CN 112670335 A CN112670335 A CN 112670335A CN 202011617999 A CN202011617999 A CN 202011617999A CN 112670335 A CN112670335 A CN 112670335A
- Authority
- CN
- China
- Prior art keywords
- conductive type
- type
- layer
- conductive
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000407 epitaxy Methods 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 44
- 239000012535 impurity Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 210000000746 body region Anatomy 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 21
- 150000002500 ions Chemical class 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 9
- 238000005286 illumination Methods 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 238000010992 reflux Methods 0.000 claims description 3
- 238000009826 distribution Methods 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种多次外延制作超结屏蔽栅结构IGBT及制造方法，它包括它包括第二导电类型集电极、第一导电类型缓冲层、第一导电类型衬底、第一导电类型外延层、第一导电类型柱、第二导电类型柱、第二导电类型体区、第一导电类型发射极、绝缘介质层、发射极金属、屏蔽栅氧化层、屏蔽栅多晶硅、屏蔽栅盖板、栅极氧化层与栅极导电多晶硅。本发明可调节器件的电场分布，实现在低的阈值下有更有效的饱和电流，提高开关速度，降低开关损耗，实现更加稳定的安全工作区域。
Description
技术领域
本发明属于微电子技术领域，具体地说是一种多次外延制作超结屏蔽栅结构IGBT及制造方法。
背景技术
目前的IGBT器件结构如图13所示，它包括第二导电类型集电极1、第一导电类型缓冲层2、第一导电类型衬底3、第二导电类型体区5、第一导电类型发射极6、绝缘介质层7、发射极金属8、栅极氧化层12与栅极导电多晶硅13。它在第一导电类型衬底3的正面向下开设有沟槽，在沟槽的侧面以及底面设置栅极氧化层12，在栅极氧化层12内设置栅极导电多晶硅13，在第一导电类型衬底3的正面经过高浓度第二导电类型杂质离子注入与推进，形成第二导电类型体区5，在第二导电类型体区5的正面经过高浓度第一导电类型杂质离子注入与推进，形成第一导电类型发射极6，在第一导电类型发射极6的正面设置绝缘介质层7，在绝缘介质层7的正面设置发射极金属8，发射极金属8通过通孔与第二导电类型体区5以及第一导电类型发射极6欧姆接触；在第一导电类型衬底3的背面设置第一导电类型缓冲层2，在第一导电类型缓冲层2的背面设置第二导电类型集电极1。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种可在同等面积下实现更优效果的多次外延制作超结屏蔽栅结构IGBT及制造方法。
按照本发明提供的技术方案，所述多次外延制作的超结屏蔽栅结构IGBT，它包括第二导电类型集电极、第一导电类型缓冲层、第一导电类型衬底、第一导电类型外延层、第一导电类型柱、第二导电类型柱、第二导电类型体区、第一导电类型发射极、绝缘介质层、发射极金属、屏蔽栅氧化层、屏蔽栅多晶硅、屏蔽栅盖板、栅极氧化层与栅极导电多晶硅；
在第一导电类型衬底的正面设置第一导电类型外延层，在第一导电类型外延层的正面向下开设沟槽，在沟槽的下段侧面以及底面设置屏蔽栅氧化层，在屏蔽栅氧化层内设置屏蔽栅多晶硅，在屏蔽栅多晶硅上设置屏蔽栅盖板，在沟槽的上段侧面设置栅极氧化层，在栅极氧化层内设置栅极导电多晶硅；
在第一导电类型外延层的正面经过高浓度第二导电类型杂质离子注入与推进，形成第二导电类型体区，在第二导电类型体区的正面经过高浓度第一导电类型杂质离子注入与推进，形成第一导电类型发射极，在第一导电类型发射极的正面设置绝缘介质层，在绝缘介质层的正面设置发射极金属，发射极金属通过通孔与第二导电类型体区以及第一导电类型发射极欧姆接触；在第一导电类型衬底的背面设置第一导电类型缓冲层，在第一导电类型缓冲层的背面设置第二导电类型集电极；
在对应第二导电类型体区位置的第一导电类型外延层内设有第二导电类型柱，相邻第二导电类型柱之间设有第一导电类型柱，且第二导电类型柱深入到第一导电类型衬底内。
作为优选，所述沟槽的宽度为0.2um-2um，屏蔽栅盖板的背面至沟槽的底面之间的距离为1um-10um。
作为优选，所述栅极导电多晶硅的宽度大于屏蔽栅多晶硅的宽度，栅极氧化层的厚度小于屏蔽栅氧化层的厚度。
作为优选，对于N型器件，第一导电类型为N型导电，第二导电类型为P型导电；对于P型器件，第一导电类型为P型导电，第二导电类型为N型导电。
上述多次外延制作的超结屏蔽栅结构IGBT的制造方法包括以下步骤：
步骤一、提供第一导电类型第一衬底，在第一导电类型衬底的正面淀积外延单元层，在外延单元层内注入低浓度第一导电类型杂质离子，以形成第一导电类型外延单元层；
步骤二、以光刻胶为阻挡，在第一导电类型外延单元层的部分区域中注入第二导电类型杂质离子；
步骤三、连续做若干次外延单元层淀积、低浓度第一导电类型杂质离子注入以及部分区域中第二导电类型杂质离子注入，然后再淀积一层外延单元层，在该外延单元层内注入低浓度第一导电类型杂质离子，以形成第一导电类型外延层；
步骤四、在第一导电类型外延层中进行第二导电类型杂质离子推进形成第二导电类型柱，相邻第二导电类型柱之间设有第一导电类型柱，然后光刻和刻蚀出沟槽；
步骤五、在沟槽的侧面以及底面生长出二氧化硅；
步骤六、在沟槽内淀积出多晶硅，然后光照刻蚀掉部分二氧化硅与多晶硅，以形成屏蔽栅氧化层与屏蔽栅多晶硅；
步骤七、在屏蔽栅多晶硅的正面淀积出二氧化硅进行光照刻蚀，以形成屏蔽栅盖板；
步骤八、先在沟槽的上段侧面生长出二氧化硅，再在沟槽内淀积出多晶硅，最后进行光照刻蚀，以形成栅极氧化层与栅极导电多晶硅；
步骤九、在位于最上方的第一导电类型外延单元层的正面进行高浓度第二导电类型杂质离子注入与推进，以形成第二导电类型体区；
步骤十、首先以光刻胶为阻挡，在第二导电类型体区的正面进行高浓度第一导电类型杂质离子注入与推进，然后去除光刻胶，以形成第一导电类型发射极，最后进行硼磷硅玻璃淀积回流，以形成绝缘介质层；
步骤十一、首先以光刻胶为阻挡，在绝缘介质层上光刻刻蚀出接触孔，接触孔部分伸入第二导电类型体区内，然后去除光刻胶，最后进行正面金属沉积、金属光刻刻蚀，以形成发射极金属；
步骤十二、在第一导电类型衬底的背面进行高浓度第一导电类型杂质离子注入与推进，以形成第一导电类型缓冲层，在第一导电类型缓冲层的背面进行高浓度第二导电类型杂质离子注入，以形成第二导电类型集电极。
本发明可调节器件的电场分布，实现在低的阈值下有更有效的饱和电流，提高开关速度，降低开关损耗，实现更加稳定的安全工作区域。
附图说明
图1是经过实施例1的步骤一处理后的结构图。
图2是经过实施例1的步骤二处理后的结构图。
图3是经过实施例1的步骤三处理后的结构图。
图4是经过实施例1的步骤四处理后的结构图。
图5是经过实施例1的步骤五处理后的结构图。
图6是经过实施例1的步骤六处理后的结构图。
图7是经过实施例1的步骤七处理后的结构图。
图8是经过实施例1的步骤八处理后的结构图。
图9是经过实施例1的步骤九处理后的结构图。
图10是经过实施例1的步骤十处理后的结构图。
图11是经过实施例1的步骤十一处理后的结构图。
图12是经过实施例1的步骤十二处理后的结构图。
图13是现有技术中的IGBT的结构图。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
实施例1
一种多次外延制作的超结屏蔽栅结构IGBT，如图12所示，它包括第二导电类型集电极1、第一导电类型缓冲层2、第一导电类型衬底3、第一导电类型外延层4、第一导电类型柱41、第二导电类型柱42、第二导电类型体区5、第一导电类型发射极6、绝缘介质层7、发射极金属8、屏蔽栅氧化层9、屏蔽栅多晶硅10、屏蔽栅盖板11、栅极氧化层12与栅极导电多晶硅13；
在第一导电类型衬底3的正面设置第一导电类型外延层4，在第一导电类型外延层4的正面向下开设沟槽，在沟槽的下段侧面以及底面设置屏蔽栅氧化层9，在屏蔽栅氧化层9内设置屏蔽栅多晶硅10，在屏蔽栅多晶硅10上设置屏蔽栅盖板11，在沟槽的上段侧面设置栅极氧化层12，在栅极氧化层12内设置栅极导电多晶硅13；
在第一导电类型外延层4的正面经过高浓度第二导电类型杂质离子注入与推进，形成第二导电类型体区5，在第二导电类型体区5的正面经过高浓度第一导电类型杂质离子注入与推进，形成第一导电类型发射极6，在第一导电类型发射极6的正面设置绝缘介质层7，在绝缘介质层7的正面设置发射极金属8，发射极金属8通过通孔与第二导电类型体区5以及第一导电类型发射极6欧姆接触；在第一导电类型衬底3的背面设置第一导电类型缓冲层2，在第一导电类型缓冲层2的背面设置第二导电类型集电极1；
在对应第二导电类型体区5位置的第一导电类型外延层4内设有第二导电类型柱42，相邻第二导电类型柱42之间设有第一导电类型柱41，且第二导电类型柱42深入到第一导电类型衬底3内。
所述沟槽的宽度为0.2um-2um，屏蔽栅盖板11的背面至沟槽的底面之间的距离为1um-10um。
所述栅极导电多晶硅13的宽度大于屏蔽栅多晶硅10的宽度，栅极氧化层12的厚度小于屏蔽栅氧化层9的厚度。
上述多次外延制作的超结屏蔽栅结构IGBT的制造方法包括以下步骤：
步骤一、提供第一导电类型第一衬底3，在第一导电类型衬底3的正面淀积外延单元层，在外延单元层内注入低浓度第一导电类型杂质离子，以形成第一导电类型外延单元层，如图1所示；
步骤二、以光刻胶为阻挡，在第一导电类型外延单元层的部分区域中注入第二导电类型杂质离子，如图2所示；
步骤三、连续做若干次外延单元层淀积、低浓度第一导电类型杂质离子注入以及部分区域中第二导电类型杂质离子注入，以形成第一导电类型外延层4，然后在第一导电类型外延层4的正面再淀积一层外延单元层，在该外延单元层内注入低浓度第一导电类型杂质离子，如图3所示；
步骤四、在第一导电类型外延层4中进行第二导电类型杂质离子推进形成第二导电类型柱42，相邻第二导电类型柱42之间设有第一导电类型柱41，然后光刻和刻蚀出沟槽，如图4所示；
步骤五、在沟槽的侧面以及底面生长出二氧化硅，如图5所示；
步骤六、在沟槽内淀积出多晶硅，然后光照刻蚀掉部分二氧化硅与多晶硅，以形成屏蔽栅氧化层9与屏蔽栅多晶硅10，如图6所示；
步骤七、在屏蔽栅多晶硅10的正面淀积出二氧化硅进行光照刻蚀，以形成屏蔽栅盖板11，如图7所示；
步骤八、先在沟槽的上段侧面生长出二氧化硅，再在沟槽内淀积出多晶硅，最后进行光照刻蚀，以形成栅极氧化层12与栅极导电多晶硅13，如图8所示；
步骤九、在位于最上方的第一导电类型外延单元层的正面进行高浓度第二导电类型杂质离子注入与推进，以形成第二导电类型体区5，如图9所示；
步骤十、首先以光刻胶为阻挡，在第二导电类型体区5的正面进行高浓度第一导电类型杂质离子注入与推进，然后去除光刻胶，以形成第一导电类型发射极6，最后进行硼磷硅玻璃淀积回流，以形成绝缘介质层7，如图10所示；
步骤十一、首先以光刻胶为阻挡，在绝缘介质层7上光刻刻蚀出接触孔，接触孔部分伸入第二导电类型体区5内，然后去除光刻胶，最后进行正面金属沉积、金属光刻刻蚀，以形成发射极金属8，如图11所示；
步骤十二、在第一导电类型衬底3的背面进行高浓度第一导电类型杂质离子注入与推进，以形成第一导电类型缓冲层2，在第一导电类型缓冲层2的背面进行高浓度第二导电类型杂质离子注入，以形成第二导电类型集电极1，如图12所示。
在实施例1中，第一导电类型为N型导电，第二导电类型为P型导电，其中，第二导电类型集电极1为P+型，第一导电类型缓冲层2为N+型，第一导电类型衬底3为N型，第一导电类型外延层4为N-型，第二导电类型体区5为P+型，第一导电类型发射极6为N+型，第二导电类型柱42为P+型。
本发明的IGBT器件是在现有技术的基础上，是通过多次生长出的区分了第一导电类型柱41与第二导电类型柱42的外延结构，其中，第一导电类型柱41位于沟槽的正下方，第二导电类型柱42位于第二导电类型体区4的正下方，即增添了栅极屏蔽结构。
在第一导电类型发射极6上开设有沟槽，沟槽向下第一导电类型发射极6与第二导电类型体区5并最终进入第一导电类型外延层4内，在沟槽的下段侧面以及底面设置屏蔽栅氧化层9，在屏蔽栅氧化层9内设置屏蔽栅多晶硅10，在屏蔽栅多晶硅10上设置屏蔽栅盖板11，在沟槽的上段侧面设置栅极氧化层12，在栅极氧化层12内设置栅极导电多晶硅13，形成屏蔽栅结构；通过需要实现的更稳定的击穿电压，调整第一导电类型柱41与第二导电类型柱42的掺杂浓度，形成超结结构。
本发明中，屏蔽栅结构的作用主要是实现更快开关速度和更低的开关损耗；超结结构的作用主要是实现更稳点的耐压和更大的安全工作范围。
Claims (5)
1.一种多次外延制作的超结屏蔽栅结构IGBT，它包括第二导电类型集电极（1）、第一导电类型缓冲层（2）、第一导电类型衬底（3）、第一导电类型外延层（4）、第一导电类型柱（41）、第二导电类型柱（42）、第二导电类型体区（5）、第一导电类型发射极（6）、绝缘介质层（7）、发射极金属（8）、屏蔽栅氧化层（9）、屏蔽栅多晶硅（10）、屏蔽栅盖板（11）、栅极氧化层（12）与栅极导电多晶硅（13）；
在第一导电类型衬底（3）的正面设置第一导电类型外延层（4），在第一导电类型外延层（4）的正面向下开设沟槽，在沟槽的下段侧面以及底面设置屏蔽栅氧化层（9），在屏蔽栅氧化层（9）内设置屏蔽栅多晶硅（10），在屏蔽栅多晶硅（10）上设置屏蔽栅盖板（11），在沟槽的上段侧面设置栅极氧化层（12），在栅极氧化层（12）内设置栅极导电多晶硅（13）；
在第一导电类型外延层（4）的正面经过高浓度第二导电类型杂质离子注入与推进，形成第二导电类型体区（5），在第二导电类型体区（5）的正面经过高浓度第一导电类型杂质离子注入与推进，形成第一导电类型发射极（6），在第一导电类型发射极（6）的正面设置绝缘介质层（7），在绝缘介质层（7）的正面设置发射极金属（8），发射极金属（8）通过通孔与第二导电类型体区（5）以及第一导电类型发射极（6）欧姆接触；在第一导电类型衬底（3）的背面设置第一导电类型缓冲层（2），在第一导电类型缓冲层（2）的背面设置第二导电类型集电极（1）；
其特征是：在对应第二导电类型体区（5）位置的第一导电类型外延层（4）内设有第二导电类型柱（42），相邻第二导电类型柱（42）之间设有第一导电类型柱（41），且第二导电类型柱（42）深入到第一导电类型衬底（3）内。
2.根据权利要求1所述的多次外延制作的超结屏蔽栅结构IGBT，其特征是：所述沟槽的宽度为0.2um-2um，屏蔽栅盖板（11）的背面至沟槽的底面之间的距离为1um-10um。
3.根据权利要求1所述的多次外延制作的超结屏蔽栅结构IGBT，其特征是：所述栅极导电多晶硅（13）的宽度大于屏蔽栅多晶硅（10）的宽度，栅极氧化层（12）的厚度小于屏蔽栅氧化层（9）的厚度。
4.根据权利要求1所述的多次外延制作超结屏蔽栅结构IGBT，其特征是：对于N型器件，第一导电类型为N型导电，第二导电类型为P型导电；对于P型器件，第一导电类型为P型导电，第二导电类型为N型导电。
5.权利要求1所述的多次外延制作的超结屏蔽栅结构IGBT的制造方法包括以下步骤：
步骤一、提供第一导电类型第一衬底（3），在第一导电类型衬底（3）的正面淀积外延单元层，在外延单元层内注入低浓度第一导电类型杂质离子，以形成第一导电类型外延单元层；
步骤二、以光刻胶为阻挡，在第一导电类型外延单元层的部分区域中注入第二导电类型杂质离子；
步骤三、连续做若干次外延单元层淀积、低浓度第一导电类型杂质离子注入以及部分区域中第二导电类型杂质离子注入，然后再淀积一层外延单元层，在该外延单元层内注入低浓度第一导电类型杂质离子，以形成第一导电类型外延层（4）；
步骤四、在第一导电类型外延层（4）中进行第二导电类型杂质离子推进形成第二导电类型柱（42），相邻第二导电类型柱（42）之间设有第一导电类型柱（41），然后光刻和刻蚀出沟槽；
步骤五、在沟槽的侧面以及底面生长出二氧化硅；
步骤六、在沟槽内淀积出多晶硅，然后光照刻蚀掉部分二氧化硅与多晶硅，以形成屏蔽栅氧化层（9）与屏蔽栅多晶硅（10）；
步骤七、在屏蔽栅多晶硅（10）的正面淀积出二氧化硅进行光照刻蚀，以形成屏蔽栅盖板（11）；
步骤八、先在沟槽的上段侧面生长出二氧化硅，再在沟槽内淀积出多晶硅，最后进行光照刻蚀，以形成栅极氧化层（12）与栅极导电多晶硅（13）；
步骤九、在位于最上方的第一导电类型外延单元层的正面进行高浓度第二导电类型杂质离子注入与推进，以形成第二导电类型体区（5）；
步骤十、首先以光刻胶为阻挡，在第二导电类型体区（5）的正面进行高浓度第一导电类型杂质离子注入与推进，然后去除光刻胶，以形成第一导电类型发射极（6），最后进行硼磷硅玻璃淀积回流，以形成绝缘介质层（7）；
步骤十一、首先以光刻胶为阻挡，在绝缘介质层（7）上光刻刻蚀出接触孔，接触孔部分伸入第二导电类型体区（5）内，然后去除光刻胶，最后进行正面金属沉积、金属光刻刻蚀，以形成发射极金属（8）；
步骤十二、在第一导电类型衬底（3）的背面进行高浓度第一导电类型杂质离子注入与推进，以形成第一导电类型缓冲层（2），在第一导电类型缓冲层（2）的背面进行高浓度第二导电类型杂质离子注入，以形成第二导电类型集电极（1）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011617999.6A CN112670335A (zh) | 2020-12-30 | 2020-12-30 | 多次外延制作超结屏蔽栅结构igbt及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011617999.6A CN112670335A (zh) | 2020-12-30 | 2020-12-30 | 多次外延制作超结屏蔽栅结构igbt及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112670335A true CN112670335A (zh) | 2021-04-16 |
Family
ID=75411590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011617999.6A Pending CN112670335A (zh) | 2020-12-30 | 2020-12-30 | 多次外延制作超结屏蔽栅结构igbt及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112670335A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116799070A (zh) * | 2023-08-28 | 2023-09-22 | 江苏应能微电子股份有限公司 | 具有三重resurf结构的分离栅沟槽MOS器件及工艺 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015014282A1 (zh) * | 2013-07-30 | 2015-02-05 | 无锡华润上华半导体有限公司 | 绝缘栅双极型晶体管的制造方法 |
| WO2016014224A1 (en) * | 2014-07-25 | 2016-01-28 | United Silicon Carbide, Inc. | Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same |
| CN109037312A (zh) * | 2018-08-23 | 2018-12-18 | 惠州市乾野微纳电子有限公司 | 一种带有屏蔽栅的超结igbt及其制造方法 |
| CN111081779A (zh) * | 2019-10-02 | 2020-04-28 | 南京江智科技有限公司 | 一种屏蔽栅沟槽式mosfet及其制造方法 |
| EP3651202A1 (en) * | 2018-11-09 | 2020-05-13 | Infineon Technologies Austria AG | Semiconductor device with superjunction and oxygen inserted si-layers |
| CN111211169A (zh) * | 2020-02-26 | 2020-05-29 | 无锡新洁能股份有限公司 | 屏蔽型igbt结构及其制造方法 |
| CN213845279U (zh) * | 2020-12-30 | 2021-07-30 | 无锡紫光微电子有限公司 | 多次外延制作的超结屏蔽栅结构igbt |
-
2020
- 2020-12-30 CN CN202011617999.6A patent/CN112670335A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015014282A1 (zh) * | 2013-07-30 | 2015-02-05 | 无锡华润上华半导体有限公司 | 绝缘栅双极型晶体管的制造方法 |
| WO2016014224A1 (en) * | 2014-07-25 | 2016-01-28 | United Silicon Carbide, Inc. | Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same |
| CN109037312A (zh) * | 2018-08-23 | 2018-12-18 | 惠州市乾野微纳电子有限公司 | 一种带有屏蔽栅的超结igbt及其制造方法 |
| EP3651202A1 (en) * | 2018-11-09 | 2020-05-13 | Infineon Technologies Austria AG | Semiconductor device with superjunction and oxygen inserted si-layers |
| CN111081779A (zh) * | 2019-10-02 | 2020-04-28 | 南京江智科技有限公司 | 一种屏蔽栅沟槽式mosfet及其制造方法 |
| CN111211169A (zh) * | 2020-02-26 | 2020-05-29 | 无锡新洁能股份有限公司 | 屏蔽型igbt结构及其制造方法 |
| CN213845279U (zh) * | 2020-12-30 | 2021-07-30 | 无锡紫光微电子有限公司 | 多次外延制作的超结屏蔽栅结构igbt |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116799070A (zh) * | 2023-08-28 | 2023-09-22 | 江苏应能微电子股份有限公司 | 具有三重resurf结构的分离栅沟槽MOS器件及工艺 |
| CN116799070B (zh) * | 2023-08-28 | 2023-11-17 | 江苏应能微电子股份有限公司 | 具有三重resurf结构的分离栅沟槽MOS器件及工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109037312B (zh) | 一种带有屏蔽栅的超结igbt及其制造方法 | |
| CN102479805A (zh) | 一种超级结半导体元件及其制造方法 | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN113838921B (zh) | 一种三维沟槽电荷存储型igbt及其制作方法 | |
| CN112271214A (zh) | 带有屏蔽栅结构的igbt器件及制造方法 | |
| CN112701159A (zh) | 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法 | |
| CN110473917B (zh) | 一种横向igbt及其制作方法 | |
| CN105529262A (zh) | 一种垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN113838917B (zh) | 一种三维分离栅沟槽电荷存储型igbt及其制作方法 | |
| CN213845279U (zh) | 多次外延制作的超结屏蔽栅结构igbt | |
| US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof | |
| CN112670335A (zh) | 多次外延制作超结屏蔽栅结构igbt及制造方法 | |
| KR102406116B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN109461769B (zh) | 一种沟槽栅igbt器件结构及其制作方法 | |
| CN113809145A (zh) | 窄台面绝缘栅双极型晶体管器件及形成方法 | |
| CN111129133B (zh) | 一种逆导型沟槽绝缘栅双极型晶体管及其制作方法 | |
| CN112018188B (zh) | 槽栅mosfet器件及其制造方法 | |
| CN113838913A (zh) | 分段式注入的自钳位igbt器件及其制作方法 | |
| CN116741811B (zh) | 一种超结mosfet器件及其加工方法 | |
| CN213424995U (zh) | 带有屏蔽栅结构的igbt器件 | |
| CN113838919B (zh) | 三维沟槽栅电荷存储型igbt及其制作方法 | |
| CN114597264B (zh) | 一种功率mosfet器件及其制作方法 | |
| US11784247B2 (en) | MOS(metal oxide silicon) controlled thyristor device | |
| CN111799323B (zh) | 超级结绝缘栅双极型晶体管结构及其制作方法 | |
| CN113838915B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20240613 Address after: 100000 106A, Floor 1, B-1, Zhongguancun Dongsheng Science Park, 66 Xixiaokou Road, Haidian District, Northern Territory, Beijing Applicant after: ZIGUANG TONGXIN MICROELECTRONICS CO.,LTD. Country or region after: China Address before: 214135 Jiangsu Wuxi New District, 200, Linghu Road, China, four floor, D2 International Innovation Park, China sensor network. Applicant before: WUXI UNIGROUP MICROELECTRONICS CO.,LTD. Country or region before: China |