CN112271214A - 带有屏蔽栅结构的igbt器件及制造方法 - Google Patents
带有屏蔽栅结构的igbt器件及制造方法 Download PDFInfo
- Publication number
- CN112271214A CN112271214A CN202011297128.0A CN202011297128A CN112271214A CN 112271214 A CN112271214 A CN 112271214A CN 202011297128 A CN202011297128 A CN 202011297128A CN 112271214 A CN112271214 A CN 112271214A
- Authority
- CN
- China
- Prior art keywords
- conductive type
- grid
- conductive
- type
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 210000000746 body region Anatomy 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 3
- 238000005286 illumination Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000010992 reflux Methods 0.000 claims description 3
- 238000009826 distribution Methods 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种带有屏蔽栅结构的IGBT器件及制造方法，在第二导电类型集电极上设置第一导电类型缓冲层、第一导电类型衬底、第二导电类型体区与第一导电类型发射极，在第一导电类型发射极上开设有沟槽，在沟槽内设置屏蔽栅氧化层、栅极导电多晶硅、屏蔽栅多晶硅、屏蔽栅盖板与栅极氧化层，屏蔽栅多晶硅呈间隔地设置在栅极导电多晶硅的下方，在第一导电类型发射极、栅极氧化层与栅极导电多晶硅上设置绝缘介质层，在绝缘介质层上设置发射极金属，发射极金属通过通孔与第二导电类型体区以及第一导电类型发射极欧姆接触。本发明可调节器件的电场分布，降低IGBT的阈值、导通电阻和密勒电容，提高开关速度，降低开关损耗，同时还可以增强短路能力。
Description
技术领域
本发明属于微电子技术领域，具体地说是一种带有屏蔽栅结构的IGBT器件及制造方法。
背景技术
目前的IGBT器件结构如图8所示，它包括第二导电类型集电极1、第一导电类型缓冲层2、第一导电类型衬底3、第二导电类型体区4、第一导电类型发射极5、绝缘介质层6、发射极金属7、栅氧化层8与栅极导电多晶硅9。它在第二导电类型集电极1上设置第一导电类型缓冲层2，在第一导电类型缓冲层2上设置第一导电类型衬底3，在第一导电类型衬底3上设置第二导电类型体区4，在第二导电类型体区4上设置第一导电类型发射极5，在第一导电类型发射极5上开设有沟槽，沟槽向下第一导电类型发射极5与第二导电类型体区4并最终进入第一导电类型衬底3内，在沟槽内设置栅氧化层8，在栅氧化层8内设置栅极导电多晶硅9，在第一导电类型发射极5、栅氧化层8与栅极导电多晶硅9上设置绝缘介质层6，在绝缘介质层6上设置发射极金属7，发射极金属7通过通孔与第二导电类型体区4以及第一导电类型发射极5欧姆接触。这种IGBT器件开关速度较慢、开关损耗较大且短路能力较弱。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种可在同等面积下实现更优效果的带有屏蔽栅结构的IGBT器件及制造方法。
按照本发明提供的技术方案，所述带有屏蔽栅结构的IGBT器件，它包括第二导电类型集电极、第一导电类型缓冲层、第一导电类型衬底、第二导电类型体区、第一导电类型发射极、绝缘介质层、发射极金属、栅氧化层、栅极导电多晶硅、屏蔽栅多晶硅、屏蔽栅盖板与栅极氧化层；
在第二导电类型集电极上设置第一导电类型缓冲层，在第一导电类型缓冲层上设置第一导电类型衬底，在第一导电类型衬底上设置第二导电类型体区，在第二导电类型体区上设置第一导电类型发射极，在第一导电类型发射极上开设有沟槽，沟槽向下第一导电类型发射极与第二导电类型体区并最终进入第一导电类型衬底内，在沟槽的下段内设置屏蔽栅氧化层，在屏蔽栅氧化层内设置屏蔽栅多晶硅，在屏蔽栅多晶硅上设置屏蔽栅盖板，在沟槽的上段内设置栅极氧化层，在栅极氧化层内设置栅极导电多晶硅，在第一导电类型发射极、栅极导电多晶硅与栅极氧化层上设置绝缘介质层，在绝缘介质层上设置发射极金属，发射极金属通过通孔与第二导电类型体区以及第一导电类型发射极欧姆接触。
作为优选，所述沟槽的宽度为0.2um-2um，屏蔽栅盖板的下表面至沟槽的底面之间的距离为1um-2um。
作为优选，所述栅极导电多晶硅的宽度大于屏蔽栅多晶硅的宽度，使得栅极氧化层的厚度小于屏蔽栅氧化层的厚度。
作为优选，对于N型器件，第一导电类型为N型导电，第二导电类型为P型导电；对于P型器件，第一导电类型为P型导电，第二导电类型为N型导电。
上述带有屏蔽栅结构的IGBT器件的制造方法包括以下步骤：
步骤一、提供第一导电类型衬底，在第一导电类型衬底的正面进行沟槽光刻和刻蚀以及屏蔽栅氧化层淀积；
步骤二、进行沟槽场的屏蔽栅多晶硅填充与刻蚀以及屏蔽栅盖板的淀积与刻蚀；
步骤三、进行栅极氧化层生长、栅极导电多晶硅的淀积光照以及刻蚀；
步骤四、进行第二导电类型杂质离子的注入和推进，从而形成第二导电类型体区；
步骤五、通过光刻胶阻挡进行第一导电类型杂质离子的注入和推进，从而形成第一导电类型发射极；
步骤六、进行绝缘介质层的淀积和回流、接触孔的光照和刻蚀以及发射极金属的淀积；
步骤七、在第一导电类型衬底的背面进行第一导电类型杂质离子的注入与推进，形成第一导电类型缓冲层，在第一导电类型缓冲层的背面注入第二导电类型杂质，形成第二导电类型集电极。
本发明可调节器件的电场分布，降低IGBT的阈值、导通电阻和密勒电容，提高开关速度，降低开关损耗，同时还可以增强短路能力（SCSOA）。
附图说明
图1是经过本发明步骤一处理后的结构图。
图2是经过本发明步骤二处理后的结构图。
图3是经过本发明步骤三处理后的结构图。
图4是经过本发明步骤四处理后的结构图。
图5是经过本发明步骤五处理后的结构图。
图6是经过本发明步骤六处理后的结构图。
图7是经过本发明步骤七处理后的结构图。
图8是现有技术中的IGBT器件的结构图。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
实施例1
一种带有屏蔽栅结构的IGBT器件，如图7所示，它包括第二导电类型集电极1、第一导电类型缓冲层2、第一导电类型衬底3、第二导电类型体区4、第一导电类型发射极5、绝缘介质层6、发射极金属7、栅氧化层8、栅极导电多晶硅9、屏蔽栅多晶硅10、屏蔽栅盖板11与栅极氧化层12；
在第二导电类型集电极1上设置第一导电类型缓冲层2，在第一导电类型缓冲层2上设置第一导电类型衬底3，在第一导电类型衬底3上设置第二导电类型体区4，在第二导电类型体区4上设置第一导电类型发射极5，在第一导电类型发射极5上开设有沟槽，沟槽向下第一导电类型发射极5与第二导电类型体区4并最终进入第一导电类型衬底3内，在沟槽的下段内设置屏蔽栅氧化层8，在屏蔽栅氧化层8内设置屏蔽栅多晶硅10，在屏蔽栅多晶硅10上设置屏蔽栅盖板11，在沟槽的上段内设置栅极氧化层12，在栅极氧化层12内设置栅极导电多晶硅9，在第一导电类型发射极5、栅极导电多晶硅9与栅极氧化层12上设置绝缘介质层6，在绝缘介质层6上设置发射极金属7，发射极金属7通过通孔与第二导电类型体区4以及第一导电类型发射极5欧姆接触。
所述沟槽的宽度为0.2um-2um，屏蔽栅盖板11的下表面至沟槽的底面之间的距离为1um-2um。
所述栅极导电多晶硅9的宽度大于屏蔽栅多晶硅10的宽度，使得栅极氧化层12的厚度小于屏蔽栅氧化层8的厚度。
对于N型器件，第一导电类型为N型导电，第二导电类型为P型导电；对于P型器件，第一导电类型为P型导电，第二导电类型为N型导电。
上述带有屏蔽栅结构的IGBT器件的制造方法包括以下步骤：
步骤一、提供第一导电类型衬底3，在第一导电类型衬底3的正面进行沟槽光刻和刻蚀以及屏蔽栅氧化层8淀积，如图1所示；
步骤二、进行沟槽场的屏蔽栅多晶硅10填充与刻蚀以及屏蔽栅盖板11的淀积与刻蚀，如图2所示；
步骤三、进行栅极氧化层12生长、栅极导电多晶硅9的淀积光照以及刻蚀，如图3所示；
步骤四、进行第二导电类型杂质离子的注入和推进，从而形成第二导电类型体区4，如图4所示；
步骤五、通过光刻胶阻挡进行第一导电类型杂质离子的注入和推进，从而形成第一导电类型发射极5，如图5所示；
步骤六、进行绝缘介质层6的淀积和回流、接触孔的光照和刻蚀以及发射极金属7的淀积，如图6所示；
步骤七、在第一导电类型衬底3的背面进行第一导电类型杂质离子的注入与推进，形成第一导电类型缓冲层2，在第一导电类型缓冲层2的背面注入第二导电类型杂质，形成第二导电类型集电极1，如图7所示。
在实施例1中，第一导电类型为N型导电，第二导电类型为P型导电，其中，第二导电类型集电极1为P+型，第一导电类型缓冲层2为N+型，第一导电类型衬底3为N-型，第二导电类型体区4为P+型，第一导电类型发射极5为N+型。
本发明由于在栅极导电多晶硅9的下方还间隔地设置有屏蔽栅多晶硅10，使得在沟槽栅（由栅极导电多晶硅9、屏蔽栅盖板11与栅极氧化层12构成所述的沟槽栅）的底部还有SGT结构（由屏蔽栅氧化层8与屏蔽栅多晶硅10构成所述的SGT结构），这样就可实现更快开关速度和更低的开关损耗，降低IGBT的阈值、导通电阻和密勒电容，提高开关速度，同时还可以增强短路能力。
Claims (5)
1.一种带有屏蔽栅结构的IGBT器件，其特征是：它包括第二导电类型集电极（1）、第一导电类型缓冲层（2）、第一导电类型衬底（3）、第二导电类型体区（4）、第一导电类型发射极（5）、绝缘介质层（6）、发射极金属（7）、屏蔽栅氧化层（8）、栅极导电多晶硅（9）、屏蔽栅多晶硅（10）、屏蔽栅盖板（11）与栅极氧化层（12）；
在第二导电类型集电极（1）上设置第一导电类型缓冲层（2），在第一导电类型缓冲层（2）上设置第一导电类型衬底（3），在第一导电类型衬底（3）上设置第二导电类型体区（4），在第二导电类型体区（4）上设置第一导电类型发射极（5），在第一导电类型发射极（5）上开设有沟槽，沟槽向下第一导电类型发射极（5）与第二导电类型体区（4）并最终进入第一导电类型衬底（3）内，在沟槽的下段内设置屏蔽栅氧化层（8），在屏蔽栅氧化层（8）内设置屏蔽栅多晶硅（10），在屏蔽栅多晶硅（10）上设置屏蔽栅盖板（11），在沟槽的上段内设置栅极氧化层（12），在栅极氧化层（12）内设置栅极导电多晶硅（9），在第一导电类型发射极（5）、栅极导电多晶硅（9）与栅极氧化层（12）上设置绝缘介质层（6），在绝缘介质层（6）上设置发射极金属（7），发射极金属（7）通过通孔与第二导电类型体区（4）以及第一导电类型发射极（5）欧姆接触。
2.根据权利要求1所述的带有屏蔽栅结构的IGBT器件，其特征是：所述沟槽的宽度为0.2um-2um，屏蔽栅盖板（11）的下表面至沟槽的底面之间的距离为1um-2um。
3.根据权利要求1所述的带有屏蔽栅结构的IGBT器件，其特征是：所述栅极导电多晶硅（9）的宽度大于屏蔽栅多晶硅（10）的宽度，使得栅极氧化层（12）的厚度小于屏蔽栅氧化层（8）的厚度。
4.根据权利要求1所述的带有屏蔽栅结构的IGBT器件，其特征是：对于N型器件，第一导电类型为N型导电，第二导电类型为P型导电；对于P型器件，第一导电类型为P型导电，第二导电类型为N型导电。
5.权利要求1所述的带有屏蔽栅结构的IGBT器件的制造方法包括以下步骤：
步骤一、提供第一导电类型衬底（3），在第一导电类型衬底（3）的正面进行沟槽光刻和刻蚀以及屏蔽栅氧化层（8）淀积；
步骤二、进行沟槽场的屏蔽栅多晶硅（10）填充与刻蚀以及屏蔽栅盖板（11）的淀积与刻蚀；
步骤三、进行栅极氧化层（12）生长、栅极导电多晶硅（9）的淀积光照以及刻蚀；
步骤四、进行第二导电类型杂质离子的注入和推进，从而形成第二导电类型体区（4）；
步骤五、通过光刻胶阻挡进行第一导电类型杂质离子的注入和推进，从而形成第一导电类型发射极（5）；
步骤六、进行绝缘介质层（6）的淀积和回流、接触孔的光照和刻蚀以及发射极金属（7）的淀积；
步骤七、在第一导电类型衬底（3）的背面进行第一导电类型杂质离子的注入与推进，形成第一导电类型缓冲层（2），在第一导电类型缓冲层（2）的背面注入第二导电类型杂质，形成第二导电类型集电极（1）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011297128.0A CN112271214A (zh) | 2020-11-19 | 2020-11-19 | 带有屏蔽栅结构的igbt器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011297128.0A CN112271214A (zh) | 2020-11-19 | 2020-11-19 | 带有屏蔽栅结构的igbt器件及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112271214A true CN112271214A (zh) | 2021-01-26 |
Family
ID=74340660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011297128.0A Pending CN112271214A (zh) | 2020-11-19 | 2020-11-19 | 带有屏蔽栅结构的igbt器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112271214A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097297A (zh) * | 2021-03-26 | 2021-07-09 | 上海埃积半导体有限公司 | 功率器件结构及制作方法 |
| CN113838915A (zh) * | 2021-09-23 | 2021-12-24 | 电子科技大学 | 一种沟槽栅电荷存储型igbt及其制作方法 |
| CN113838917A (zh) * | 2021-09-23 | 2021-12-24 | 电子科技大学 | 一种三维分离栅沟槽电荷存储型igbt及其制作方法 |
-
2020
- 2020-11-19 CN CN202011297128.0A patent/CN112271214A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097297A (zh) * | 2021-03-26 | 2021-07-09 | 上海埃积半导体有限公司 | 功率器件结构及制作方法 |
| CN113838915A (zh) * | 2021-09-23 | 2021-12-24 | 电子科技大学 | 一种沟槽栅电荷存储型igbt及其制作方法 |
| CN113838917A (zh) * | 2021-09-23 | 2021-12-24 | 电子科技大学 | 一种三维分离栅沟槽电荷存储型igbt及其制作方法 |
| CN113838915B (zh) * | 2021-09-23 | 2023-03-28 | 电子科技大学 | 一种沟槽栅电荷存储型igbt及其制作方法 |
| CN113838917B (zh) * | 2021-09-23 | 2023-03-28 | 电子科技大学 | 一种三维分离栅沟槽电荷存储型igbt及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107623027B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN112271214A (zh) | 带有屏蔽栅结构的igbt器件及制造方法 | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN109065621A (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| CN116110944A (zh) | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 | |
| CN110429077B (zh) | 一种适用于功率半导体器件的抗单粒子烧毁结构 | |
| CN110473917B (zh) | 一种横向igbt及其制作方法 | |
| US11705510B2 (en) | Gate-turn-off thyristor and manufacturing method thereof | |
| CN113066865B (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN104167436A (zh) | 一种半导体功率器件的结构 | |
| CN109461769B (zh) | 一种沟槽栅igbt器件结构及其制作方法 | |
| CN210092093U (zh) | 一种屏蔽栅功率mos的器件 | |
| CN213845279U (zh) | 多次外延制作的超结屏蔽栅结构igbt | |
| CN213424995U (zh) | 带有屏蔽栅结构的igbt器件 | |
| CN112670335A (zh) | 多次外延制作超结屏蔽栅结构igbt及制造方法 | |
| CN112652536B (zh) | 一种低导通压降平面栅igbt的制备方法 | |
| CN114975612A (zh) | 具有低电磁干扰噪声的SiC沟槽栅IGBT器件及制备方法 | |
| CN113555425A (zh) | 一种沟槽式分离栅igbt结构及其制造方法 | |
| CN113488534A (zh) | 一种带外延层的沟槽式分离栅igbt结构及其制造方法 | |
| CN209029387U (zh) | 一种超低功耗半导体功率器件 | |
| CN103178101B (zh) | 绝缘栅双极晶体管及制造方法 | |
| CN216648319U (zh) | 一种低功耗半导体功率器件 | |
| CN210607269U (zh) | 一种内置肖特基结构的屏蔽栅型半导体功率器件 | |
| CN113838919B (zh) | 三维沟槽栅电荷存储型igbt及其制作方法 | |
| CN112951915B (zh) | 一种功率器件抗单粒子烧毁加固结构以及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20240613 Address after: 100000 106A, Floor 1, B-1, Zhongguancun Dongsheng Science Park, 66 Xixiaokou Road, Haidian District, Northern Territory, Beijing Applicant after: ZIGUANG TONGXIN MICROELECTRONICS CO.,LTD. Country or region after: China Address before: 214135 Jiangsu Wuxi New District, 200, Linghu Road, China, four floor, D2 International Innovation Park, China sensor network. Applicant before: WUXI UNIGROUP MICROELECTRONICS CO.,LTD. Country or region before: China |