CN216648319U - 一种低功耗半导体功率器件 - Google Patents

Abstract

本实用新型公开了一种低功耗半导体功率器件，包括：半导体基板，半导体基板中，其第一导电类型漂移区的表面为第一主面，其第一导电类型衬底的表面为第二主面，第一主面上开设有沟槽，沟槽的侧壁上设置有栅氧层，其特征在于：沟槽的底部设置有厚度大于沟槽的侧壁上的栅氧层厚度的氧化层，沟槽中设置有多晶硅层，两两相邻的沟槽之间设置有第二导电类型注入层和第一导电类型注入区，第一主面上覆盖有绝缘介质层，绝缘介质层在相邻的沟槽之间开设有深入第二导电类型注入层的接触孔，在绝缘介质层的表面和接触孔中淀积有第一金属，形成源极；所述的第二主面上淀积有第二金属，形成漏极。本实用新型所述的低功耗半导体功率器件的耐压高，栅极电荷低。

Description

一种低功耗半导体功率器件

技术领域

本实用新型涉及到一种半导体功率器件，尤其涉及到一种低功耗半导体功率器件。

背景技术

沟槽功率器件具有高集成度、导通电阻低、开关速度快、开关损耗小，广泛应用于各类电源管理及开关转换。随着国家对节能减排越来越重视，从而对功率器件的损耗及转换效率要求也越来越高。在半导体功率器件中，导通损耗主要受导通电阻大小的影响；其中，特征导通电阻越小，导通损耗越小；开关损耗主要受栅极电荷影响，栅极电荷越小，开关损耗也越小。因此，降低导通电阻和栅极电荷是降低半导体功率器件功耗的两个有效途径，可以更加高效地使用能源，减少电能的消耗。

目前，降低特征导通电阻通常有两种方法：一是通过提高单胞密度，增加单胞的总有效宽度，从而达到降低特征导通电阻的目的。但是，单胞密度提高后，相应的栅电荷也会增加，不能既降低导通电阻又同时降低栅电荷；二是通过提高外延片掺杂浓度、减小外延层厚度来实现，但该方法会降低源漏击穿电压。因此，单纯依靠降低掺杂浓度、减小外延层厚度，受击穿电压限制。

市面上现有的一种既能降低导通电阻(RDSON)又能减少栅极电荷的功率器件，沟槽型双层栅功率场效应管(Split Gate MOSFET)，详情可参见专利号为 CN201110241526.5所公开的一种技术方案，其主要是通过在沟槽下部集成一个与源极短接的屏蔽栅的场板效应来提高击穿电压。因此，在相同击穿电压的要求下，可以通过增大硅外延层的掺杂浓度来降低功率器件的导通电阻，从而降低工作时的导通功耗。同时该器件结构还能减少栅极电荷，从而降低半导体功率器件的开关损耗。由于在器件结构中引入了屏蔽栅的场板结构，使得其栅极氧化层直接热氧化生长在多晶硅表面上，而多晶硅因杂质含量高，晶体结构为多晶体，在其表面上生长的栅极氧化层粗糙度高，其介电常数、击穿场强、界面态密度相比传统在单晶硅上热生长的栅氧层而言都严重下降，导致可靠性降低。此外，栅极氧化层在多晶硅上生长的形貌难以控制，导致多晶硅的淀积产生空洞，影响器件的良品率及可靠性。

实用新型内容

本实用新型所要解决的技术问题是：提供一种耐压高、栅极电荷低的低功耗半导体功率器件的制备方法。

为解决上述技术问题，本实用新型采用的技术方案为：一种低功耗半导体功率器件，其结构包括：半导体基板，半导体基板下部为重掺杂的第一导电类型衬底，上部为轻掺杂的第一导电类型漂移区；第一导电类型漂移区的表面为第一主面，第一导电类型衬底的表面为第二主面，第一主面上开设有沟槽，沟槽的侧壁上设置有栅氧层，沟槽的底部设置有厚度大于沟槽的侧壁上的栅氧层厚度的氧化层，沟槽中设置有多晶硅层，两两相邻的沟槽之间设置有第二导电类型注入层、以及位于第二导电类型注入层上方的第一导电类型注入区，第一主面上覆盖有绝缘介质层，绝缘介质层在相邻的沟槽之间开设有深入第二导电类型注入层的接触孔，在绝缘介质层的表面和接触孔中淀积有第一金属，形成源极；所述的第二主面上淀积有第二金属，形成漏极。

作为一种优选方案，在所述的低功耗半导体功率器件中，所述的绝缘介质层与所述沟槽的上沿口之间设置有氧化层。

本实用新型还提供了一种用于制备本实用新型所述低功耗半导体功率器件的制备方法，其步骤为：

a、在第一导电类型衬底上生长第一导电类型外延层，形成半导体基板；

b、在第一主面上生长硬掩膜层；

c、在第一主面上刻蚀沟槽；

d、在第一主面上和沟槽中淀积多晶硅；

e、选择性地刻蚀第一主面及沟槽底壁上的多晶硅；

f、选择性地在第一主面及沟槽底壁上生成氧化层；

g、去除沟槽侧壁上的多晶硅；

h、在沟槽侧壁上生成栅氧层；

i、向沟槽中沉积并回刻多晶硅，使得在沟槽中形成多晶硅层；

j、依次注入第二导电类型杂质和第一导电类型杂质，形成第二导电类型注入层和第一导电类型注入区；

k、在第一主面上生成绝缘介质层；

l、在第一主面上淀积第一金属层，形成第一电极，第一金属层与沟槽内的导电多晶硅欧姆接触，且和第二导电类型注入层、第一导电类型注入区欧姆接触；

m、在第二主面上淀积第二金属层，形成第二电极，第二金属层与第一导电类型衬底欧姆接触。

作为一种优选方案，在所述的低功耗半导体功率器件的制备方法中，所述的第一金属层通过打孔的方式与第二导电类型注入层、第一导电类型注入区欧姆接触。

本实用新型的有益效果是：本实用新型所述半导体功率器件的制备工艺避免了栅氧层在多晶硅上的生长步骤，提高了栅极氧化层的可靠性；并在沟槽底部形成了厚栅氧结构，增大了器件的耐压能力，降低了器件的栅极电荷；通过避免栅极氧化层在多晶硅上的生长，提高了产品的可靠性和制造的良品率。采用本实用新型所述制备方法制得的低功耗半导体功率器件，其耐压能力得到了提升，并降低了栅极电荷。

附图说明

图1至图10是本实用新型所述半导体功率器件的制备工艺的部分工序示意图；其中，图10也是本实用新型低功耗半导体功率器件的局部结构图。

具体实施方式

下面结合附图，详细描述本实用新型低功耗半导体功率器件的制备方法的具体实施方案。

本实用新型所述的一种低功耗半导体功率器件的制备方法，其步骤为：

a、在第一导电类型衬底上生长第一导电类型外延层，形成半导体基板；

b、在第一主面上生长硬掩膜层；

c、在第一主面上刻蚀沟槽──参见图1所示；

d、在第一主面上和沟槽中淀积多晶硅──参见图2所示；

e、选择性地刻蚀第一主面及沟槽底壁上的多晶硅──参见图3所示；

f、选择性地在第一主面及沟槽底壁上生成氧化层──参见图4所示；

g、去除沟槽侧壁上的多晶硅──参见图5所示；

h、在沟槽侧壁上生成栅氧层──参见图6所示；

i、向沟槽中沉积并回刻多晶硅，使得在沟槽中形成多晶硅层──参见图7 所示；

j、依次注入第二导电类型杂质和第一导电类型杂质，形成第二导电类型注入层即P-注入层和第一导电类型注入区即N+注入区──参见图8所示；

k、在第一主面上生成绝缘介质层11──参见图9所示；

l、在第一主面上淀积第一金属层1──参见图10所示，形成第一电极，第一金属层1通过打孔的方式与沟槽内的导电多晶硅欧姆接触，且和第二导电类型注入层、第一导电类型注入区欧姆接触；

m、在第二主面上淀积第二金属层，形成第二电极，第二金属层与第一导电类型衬底欧姆接触。

如图10所示，采用本实用新型所述制备方法制得的一种低功耗半导体功率器件，包括：半导体基板，半导体基板下部为重掺杂的第一导电类型衬底，上部为轻掺杂的第一导电类型漂移区(属于本领域的惯常技术，在此不再展开描述)；第一导电类型漂移区的表面为第一主面，第一导电类型衬底的表面为第二主面，第一主面上开设有沟槽，沟槽的侧壁上设置有栅氧层，沟槽的底部设置有厚度大于所述沟槽侧壁上的栅氧层厚度的氧化层，沟槽的上沿口设置有氧化层，沟槽中设置有多晶硅层12，两两相邻的沟槽之间设置有第二导电类型注入层P-、以及位于第二导电类型注入层P-上方的第一导电类型注入区N+，第一主面上覆盖有绝缘介质层11，绝缘介质层11在相邻的沟槽之间开设有深入所述第二导电类型注入层P-的接触孔，在绝缘介质层11的表面和接触孔中淀积有第一金属1，形成源极；所述的第二主面上淀积有第二金属，形成漏极(属于本领域的惯常技术，在此不再展开描述)。

综上所述，仅为本实用新型的较佳实施例而已，并非用来限定本实用新型实施的范围，凡依本实用新型权利要求范围所述的形状、构造、特征及精神所作的均等变化与修饰，均应包括在本实用新型的权利要求范围内。

Claims (2)

1.一种低功耗半导体功率器件，包括：半导体基板，半导体基板下部为重掺杂的第一导电类型衬底，上部为轻掺杂的第一导电类型漂移区；第一导电类型漂移区的表面为第一主面，第一导电类型衬底的表面为第二主面，第一主面上开设有沟槽，沟槽的侧壁上设置有栅氧层，其特征在于：所述沟槽的底部设置有厚度大于所述沟槽的侧壁上的栅氧层厚度的氧化层，沟槽中设置有多晶硅层，两两相邻的沟槽之间设置有第二导电类型注入层、以及位于第二导电类型注入层上方的第一导电类型注入区，第一主面上覆盖有绝缘介质层，绝缘介质层在相邻的沟槽之间开设有深入第二导电类型注入层的接触孔，在绝缘介质层的表面和接触孔中淀积有第一金属，形成源极；所述的第二主面上淀积有第二金属，形成漏极。

2.根据权利要求1所述的低功耗半导体功率器件，其特征在于：所述的绝缘介质层与所述沟槽的上沿口之间设置有氧化层。

Images