CN115799339A - 一种屏蔽栅沟槽mosfet结构及其制造方法 - Google Patents
一种屏蔽栅沟槽mosfet结构及其制造方法 Download PDFInfo
- Publication number
- CN115799339A CN115799339A CN202211693735.8A CN202211693735A CN115799339A CN 115799339 A CN115799339 A CN 115799339A CN 202211693735 A CN202211693735 A CN 202211693735A CN 115799339 A CN115799339 A CN 115799339A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- layer
- source
- polycrystalline silicon
- gate trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明公开了一种屏蔽栅沟槽MOSFET结构及其制造方法，所述屏蔽栅沟槽MOSFET结构包括沟槽内部的栅极多晶硅和源极多晶硅，栅极多晶硅与源极多晶硅被中间氧化层相隔离，源极多晶硅和沟槽侧壁之间的绝缘介质膜由氧化层、氮化硅和氧化层组成，源极多晶硅和沟槽底部之间的绝缘介质膜由氧化层组成；在漏极承受反向偏置时，源极多晶硅对漂移区进行横向耗尽，从沟槽的顶部到底部方向上，氮化硅夹层会使漂移区的电场分布更加均匀。本发明所述屏蔽栅沟槽MOSFET结构能提高器件的击穿电压，降低器件的比导通电阻，进一步提高屏蔽栅沟槽MOSFET的应用范围。
Description
技术领域
本发明属于半导体功率器件技术领域，具体涉及一种屏蔽栅沟槽MOSFET结构及其制造方法。
背景技术
在中低压功率器件领域，基于二维电荷耦合的屏蔽栅沟槽MOSFET具有良好的优值因子、低比导通电阻和低栅电荷等优点，广泛应用于电池管理、电机驱动、同步整流等领域。屏蔽栅沟槽MOSFET已逐渐成为目前最具有竞争力的功率MOSFET器件之一。
图1为传统的屏蔽栅沟槽MOSFET结构示意图，其沟槽内部的栅极多晶硅下方存在一个与源电极相连的多晶硅。源极多晶硅起到体内场板的作用，通过沟槽的侧壁氧化层与漂移区产生横向耗尽，这将在沟槽底部附近引入一个新的电场峰值。然而漂移区中部的电场值相比于两端较低，这种纵向电场的不均匀性将随着沟槽深度加大而愈发严重，导致源极多晶硅不能实现完美的电荷耦合效果，进而使屏蔽栅沟槽MOSFET的应用范围受到限制。
发明内容
为了解决上述问题，本发明提出了一种屏蔽栅沟槽MOSFET结构及其制造方法。
本发明提供的具体技术方案如下：
一种屏蔽栅沟槽MOSFET结构，包括：N型衬底，位于衬底之上的N型外延层，位于外延层顶部的P型阱区，位于P型阱区之上的重掺杂N型源区，P型阱区接触区位于两个N型源区之间，沟槽深入到外延层内部，栅极多晶硅与源极多晶硅被中间氧化层相隔离，源极多晶硅和沟槽侧壁之间的绝缘介质膜由氧化层、氮化硅和氧化层组成，源极多晶硅和沟槽底部之间的绝缘介质膜由氧化层组成，在所述栅极多晶硅和源区上端形成绝缘介质层，在所述介质层中形成阱接触孔，在所述介质层上端和阱接触孔中形成源极金属，在所述衬底背面形成漏极金属。
所述沟槽其深度在5微米至20微米之间，宽度在1微米至3微米之间。
所述沟槽的底部呈圆弧状，且侧壁表面平坦。
所述氮化硅被沟槽的侧壁氧化层所包围。
所述氮化硅的宽度在0.1微米至1微米之间，长度在0.5微米至10微米之间。
上述的屏蔽栅沟槽MOSFET的制造方法，包括如下步骤：
步骤一：在硅衬底上生长外延层；
步骤二：在外延层表面热生长形成氧化层；
步骤三：采用光刻工艺进行刻蚀形成沟槽；
步骤四：采用化学气相淀积工艺在沟槽表面和外延层上方形成氧化层；
步骤五：淀积多晶硅，先用化学机械研磨去除氧化层以上的多晶硅，再用干法刻蚀形成源极多晶硅；
步骤六：采用湿法刻蚀侧壁氧化层，保留沟槽底部的氧化层；
步骤七：在沟槽表面和源极多晶硅表面淀积一层侧壁氧化层；
步骤八：采用化学气相淀积氮化硅来填充沟槽，并回刻至目标深度；
步骤九：采用高密度等离子体化学气相淀积氧化层，然后回刻形成中间氧化层；
步骤十：采用热氧化工艺形成栅极氧化层，淀积栅极多晶硅并回刻至硅表面以下；
步骤十：离子注入并推结分别形成P型基区和N型源区；
步骤十一：形成层间介质、接触孔和正面金属层，对所述正面金属层进行图形化引出栅极和源极；
后续还需进行钝化层淀积，加掩模版刻蚀钝化层形成金属引线区域；最后进行衬底减薄和背金工艺。
所述多晶硅之间的中间氧化层由淀积方式形成，所述栅极氧化层由干氧方式形成。
所述中间氧化层的厚度在1000埃至5000埃之间。
由于氮化硅相较于二氧化硅拥有更高的介电常数，源极多晶硅可以通过氮化硅来增强与漂移区的横向耗尽。在漏极承受反向偏置时，漂移区中部将有更多的带正电的施主离子终止与源极多晶硅的感应负电荷，从而增大漂移区中部的电场强度。通过合理控制氮化硅的宽度和长度，可以使二维电荷耦合效果更加完美，使整体的纵向电场分布更加均匀，从而提高了器件的击穿电压。在保证相同耐压的情况下，可以选择降低外延层的电阻率来进一步降低器件比导通电阻。本发明通过氧化层、氮化硅、氧化层的侧壁绝缘夹层结构来优化漂移区的电场分布，工艺简单可控，而且可以进一步改善比导通电阻，扩大其应用范围。
附图说明
图1是现有传统的屏蔽栅沟槽MOSFET的结构示意图；
图2是本发明屏蔽栅沟槽MOSFET的结构示意图；
图3~13是本发明屏蔽栅沟槽MOSFET的制造工艺流程示意图。
具体实施方式
下面结合附图和具体实施方法对本发明作进一步详细的说明：
如图1所示，为传统的屏蔽栅沟槽MOSFET结构示意图，包括N型衬底，位于衬底之上的N型外延层，位于外延层顶部的P型阱区，位于P型阱区之上的重掺杂N型源区，P型阱区接触区位于两个N型源区之间，沟槽深入到外延层内部，栅极多晶硅与源极多晶硅被中间氧化层相隔离，源极多晶硅和沟槽侧壁之间的绝缘介质膜由氧化层组成，在所述栅极多晶硅和源区上端形成绝缘介质层，在所述介质层中形成阱接触孔，在所述介质层上端和阱接触孔中形成源极金属，在所述衬底背面形成漏极金属。
图2是本发明屏蔽栅沟槽MOSFET的结构示意图，通过将沟槽侧壁绝缘介质设置为氧化层、氮化硅、氧化层的夹层结构，能够优化器件的纵向电场分布，从而能进一步提高器件的击穿电压以及实现更优的比导通电阻。
如图3至图12所示，本实施例提出一种屏蔽栅沟槽MOSFET的制造方法，所述制造方法包括如下步骤：
步骤一、如图3所示，提供一衬底，于所述衬底的上方生长外延层。
步骤二、如图4所示，在所述外延层表面热生长氧化层，形成硬掩模层。
步骤三、如图5所示，采用光刻刻蚀工艺依次对氧化层和外延层进行刻蚀形成沟槽，所述沟槽底部需进行圆弧处理。
步骤四、如图6所示，采用淀积的方式在沟槽的侧面和底部表面形成氧化层。
步骤五、如图7所示，在沟槽内部填充多晶硅，并分别采用化学机械研磨和干法刻蚀形成源极多晶硅。
步骤六、如图8所示，采用湿法刻蚀工艺回刻氧化层，仅保留沟槽底部的氧化层。
步骤七、如图9所示，采用化学气相淀积在沟槽侧壁和源极多晶硅表面形成侧壁氧化层。
步骤八、如图10所示，采用化学气相淀积氮化硅来填充沟槽，并回刻至源极多晶硅表面以下；
步骤九、如图11所示，采用高密度等离子体化学气相淀积在沟槽内部填充氧化层，并分别采用化学机械研磨和湿法刻蚀形成中间氧化层。
所述高密度等离子体化学气相淀积工艺具有良好的台阶覆盖性，可以较好地填充沟槽。结合所述化学机械研磨工艺，可以使中间氧化层表面更加平坦。
步骤十、如图12所示，使用热氧化工艺形成栅极氧化层，回填栅极多晶硅并刻蚀至硅表面以下，形成器件的栅极。
步骤十一、如图13所示，对外延层表面的氧化层进行刻蚀，并保留一定厚度来形成屏蔽氧化层，再通过离子注入并高温退火分别形成P型阱区和N型源区。
步骤十二、形成层间介质、接触孔和正面金属层，对所述正面金属层进行图形化引出栅极和源极，最终形成的结构如图2所示。
为了形成一个完整的屏蔽栅功率器件，后续还需进行钝化层淀积，加掩模版刻蚀钝化层形成金属引线区域。最后进行衬底减薄和背金工艺，由背面金属引出漏极。
本发明实施例中，所述栅氧化层为干氧方式生长的热氧化膜，厚度为500埃~1000埃。所述侧壁氧化层由淀积方法形成，或热氧化膜和淀积的氧化膜的组合。
上述实施例详细说明了对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (8)
1.一种屏蔽栅沟槽MOSFET结构，其特征在于，包括：N型衬底，位于衬底之上的N型外延层，位于外延层顶部的P型阱区，位于P型阱区之上的重掺杂N型源区，P型阱区接触区位于两个N型源区之间，沟槽深入到外延层内部，栅极多晶硅与源极多晶硅被中间氧化层相隔离，源极多晶硅和沟槽侧壁之间的绝缘介质膜由氧化层、氮化硅和氧化层组成，源极多晶硅和沟槽底部之间的绝缘介质膜由氧化层组成，在所述栅极多晶硅和源区上端形成绝缘介质层，在所述介质层中形成阱接触孔，在所述介质层上端和阱接触孔中形成源极金属，在所述衬底背面形成漏极金属。
2.根据权利要求1所述的屏蔽栅沟槽MOSFET结构，其特征在于：所述沟槽其深度在5微米至20微米之间，宽度在1微米至3微米之间。
3.根据权利要求1所述的屏蔽栅沟槽MOSFET结构，其特征在于：所述沟槽的底部呈圆弧状，且侧壁表面平坦。
4.根据权利要求1所述的屏蔽栅沟槽MOSFET结构，其特征在于：所述氮化硅被沟槽的侧壁氧化层所包围。
5.根据权利要求1所述的屏蔽栅沟槽MOSFET结构，其特征在于：所述氮化硅的宽度在0.1微米至1微米之间，长度在0.5微米至10微米之间。
6.根据权利要求1-5任意一项所述的屏蔽栅沟槽MOSFET结构的制造方法，其特征在于包括如下步骤：
步骤一：在硅衬底上生长外延层；
步骤二：在外延层表面热生长形成氧化层；
步骤三：采用光刻工艺进行刻蚀形成沟槽；
步骤四：采用化学气相淀积工艺在沟槽表面和外延层上方形成氧化层；
步骤五：淀积多晶硅，先用化学机械研磨去除氧化层以上的多晶硅，再用干法刻蚀形成源极多晶硅；
步骤六：采用湿法刻蚀侧壁氧化层，保留沟槽底部的氧化层；
步骤七：在沟槽表面和源极多晶硅表面淀积一层侧壁氧化层；
步骤八：采用化学气相淀积氮化硅来填充沟槽，并回刻至目标深度；
步骤九：采用高密度等离子体化学气相淀积氧化层，然后回刻形成中间氧化层；
步骤十：采用热氧化工艺形成栅极氧化层，淀积栅极多晶硅并回刻至硅表面以下；
步骤十：离子注入并推结分别形成P型基区和N型源区；
步骤十一：形成层间介质、接触孔和正面金属层，对所述正面金属层进行图形化引出栅极和源极；
后续还需进行钝化层淀积，加掩模版刻蚀钝化层形成金属引线区域；最后进行衬底减薄和背金工艺。
7.根据权利要求6所述的屏蔽栅沟槽MOSFET结构的制造方法，其特征在于：所述多晶硅之间的中间氧化层由淀积方式形成，所述栅极氧化层由干氧方式形成。
8.根据权利要求6所述的屏蔽栅沟槽MOSFET结构的制造方法，其特征在于：所述中间氧化层的厚度在1000埃至5000埃之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211693735.8A CN115799339A (zh) | 2022-12-28 | 2022-12-28 | 一种屏蔽栅沟槽mosfet结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211693735.8A CN115799339A (zh) | 2022-12-28 | 2022-12-28 | 一种屏蔽栅沟槽mosfet结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115799339A true CN115799339A (zh) | 2023-03-14 |
Family
ID=85427075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211693735.8A Pending CN115799339A (zh) | 2022-12-28 | 2022-12-28 | 一种屏蔽栅沟槽mosfet结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115799339A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116031153A (zh) * | 2023-03-28 | 2023-04-28 | 江苏长晶科技股份有限公司 | 一种沟槽mosfet器件的制造方法及其结构 |
| CN116110804A (zh) * | 2023-04-12 | 2023-05-12 | 粤芯半导体技术股份有限公司 | 半导体器件的制备方法 |
| CN116646381A (zh) * | 2023-07-27 | 2023-08-25 | 深圳市冠禹半导体有限公司 | 一种高效能的sgtmosfet器件及其制备方法 |
-
2022
- 2022-12-28 CN CN202211693735.8A patent/CN115799339A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116031153A (zh) * | 2023-03-28 | 2023-04-28 | 江苏长晶科技股份有限公司 | 一种沟槽mosfet器件的制造方法及其结构 |
| CN116110804A (zh) * | 2023-04-12 | 2023-05-12 | 粤芯半导体技术股份有限公司 | 半导体器件的制备方法 |
| CN116646381A (zh) * | 2023-07-27 | 2023-08-25 | 深圳市冠禹半导体有限公司 | 一种高效能的sgtmosfet器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7670908B2 (en) | Configuration of high-voltage semiconductor power device to achieve three dimensional charge coupling | |
| US8080858B2 (en) | Semiconductor component having a space saving edge structure | |
| US7598144B2 (en) | Method for forming inter-poly dielectric in shielded gate field effect transistor | |
| TWI518803B (zh) | 用於負載開關和直流－直流器件的高密度ｍｏｓｆｅｔ的器件結構及其制備方法 | |
| TWI528458B (zh) | 半導體元件及其製備方法 | |
| CN102867825B (zh) | 沟栅场效应晶体管结构及其形成方法 | |
| US10211333B2 (en) | Scalable SGT structure with improved FOM | |
| US6921699B2 (en) | Method for manufacturing a semiconductor device with a trench termination | |
| CN115799339A (zh) | 一种屏蔽栅沟槽mosfet结构及其制造方法 | |
| TW201511293A (zh) | 帶有集成肖特基二極體的mosfet | |
| TW200302575A (en) | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon | |
| US11342433B2 (en) | Silicon carbide devices, semiconductor devices and methods for forming silicon carbide devices and semiconductor devices | |
| JP4990458B2 (ja) | 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ | |
| CN116154000A (zh) | 多级沟槽型SiC MOSFET器件及其制造方法 | |
| CN113851523A (zh) | 一种屏蔽栅mosfet及制作方法 | |
| CN113594257A (zh) | 一种分离栅vdmos器件及制造方法 | |
| CN115810546A (zh) | 一种具有高k介质的屏蔽栅沟槽MOSFET的制造方法 | |
| CN114975126B (zh) | 一种降低栅电荷的屏蔽栅沟槽型mosfet制造方法 | |
| KR20010102278A (ko) | 게이트 항복을 방지한 실리콘 탄화물 횡형 금속 산화물반도체 전계 효과 트랜지스터 | |
| CN115458599A (zh) | 一种sgt-mosfet元胞及其制造方法和一种电子装置 | |
| CN113809148B (zh) | 功率元件及其制造方法 | |
| CN115241283A (zh) | 集成的平面-沟道栅极功率mosfet | |
| CN116072712A (zh) | 沟槽栅半导体器件及其制造方法 | |
| CN216597598U (zh) | 一种高性能sgt mosfet器件 | |
| CN216288470U (zh) | 一种屏蔽栅mosfet |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |