CN216597598U - 一种高性能sgt mosfet器件 - Google Patents
一种高性能sgt mosfet器件 Download PDFInfo
- Publication number
- CN216597598U CN216597598U CN202122384160.9U CN202122384160U CN216597598U CN 216597598 U CN216597598 U CN 216597598U CN 202122384160 U CN202122384160 U CN 202122384160U CN 216597598 U CN216597598 U CN 216597598U
- Authority
- CN
- China
- Prior art keywords
- layer
- mosfet device
- epi2
- epi1
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 101100011794 Caenorhabditis elegans epi-1 gene Proteins 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 27
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 claims abstract description 24
- 230000008021 deposition Effects 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 229920005591 polysilicon Polymers 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000000407 epitaxy Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000005524 hole trap Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型公开了一种高性能SGT MOSFET器件，其技术方案要点是：包括MOSFET器件体，所述MOSFET器件体虚拟分割成Cell区域和Ring区域，所述MOSFET器件体的底部设有N+衬底层，所述N+衬底层的上部设有epi1层，所述epi1层的上部设有epi2层，所述epi2层的顶部注入形成P型杂质B+层，所述P型杂质B+层的顶部设有介质淀积层，所述介质淀积层的顶部设有金属层，所述Cell区域和所述Ring区域分别开设有沟槽，所述沟槽的底部穿透所述epi1层处于所述epi2层的内部；本实用新型尽可能降低衬底反扩，从而获得更好的RSP，以60V器件为例，RSP达到13.8mohm.mm2，相比普通trench工艺RSP性能提升50％，实际流片数据显示RSP性能优于现有同类产品，分离栅特殊的结构又使开关性能提升50％以上。
Description
技术领域
本实用新型涉及MOSFET器件领域，特别涉及一种高性能SGT MOSFET 器件。
背景技术
采用SGT技术制造的MOSFET属于前沿的功率器件技术，主要应用于中低压(<250V)领域，具有极低的导通损耗和极低的开关损耗，并能在较小的封装中提供更高的电流密度，从而更节省空间更高效率，在快充，电动车，汽车电子，5G，光伏，物联网和智能电子化等中高端应用中越来越广泛。
参照现有公开号为CN111211174A的中国专利，其公开了一种 SGT-MOSFET半导体器件，属于半导体技术领域，其结构包括N型重掺杂半导体衬底和位于N型重掺杂半导体衬底上表面的N型半导体漂移区；N型半导体漂移区的上表面设有P型区，P型区上表面设有N型重掺杂半导体源区， N型重掺杂半导体源区设有贯穿P型区并延伸至N型半导体漂移区中的控制栅；N型重掺杂半导体源区设有贯穿P型区并延伸至N型半导体漂移区中的屏蔽栅；控制栅设置有至少一个，屏蔽栅设置有至少两个，控制栅设置在相临的两个屏蔽栅之间。
上述的这种SGT-MOSFET半导体器件利用分裂栅和浮置P阱技术极大改善了沟槽栅器件性能。本发明的浮置P阱配置、以及N-漂移区的配置具有优化的电场分布结构，提高器件耐压，降低导通电阻，从而降低驱动损耗和开关损耗。但是上述的这种SGT-MOSFET半导体器件依旧存在着一些缺点，如：现有技术尽管采用高密度Trench结构，并且尽量降低衬底反扩最大可能优化RSP到28mohm.mm2左右，但该RSP仍然偏高。
实用新型内容
针对背景技术中提到的问题，本实用新型的目的是提供一种高性能SGT MOSFET器件，以解决背景技术中提到的问题。
本实用新型的上述技术目的是通过以下技术方案得以实现的：
一种高性能SGT MOSFET器件，包括MOSFET器件体，所述MOSFET器件体虚拟分割成Cell区域和Ring区域，所述MOSFET器件体的底部设有N+衬底层，所述N+衬底层的上部设有epi1层，所述epi1层的上部设有epi2层，所述epi2层的顶部注入形成P型杂质B+层，所述P型杂质B+层的顶部设有介质淀积层，所述介质淀积层的顶部设有金属层，所述Cell区域和所述 Ring区域分别开设有沟槽，所述沟槽的底部穿透所述epi1层处于所述epi2 层的内部，所述沟槽的内壁设有淀积氧化层，所述Cell区域内的所述沟槽的内部设有第一多晶硅和第四多晶硅，所述Ring区域内的所述沟槽内分别设有第二多晶硅和第三多晶硅。
通过采用上述技术方案，本实用新型涉及60V MOSFET器件采用分离栅结构，采用高浓红磷掺杂衬底，其中生长掺磷的双层外延，跟普通trench 的双层外延完全相反，底部epi1层掺杂浓度较淡，顶部epi2层掺杂浓度较浓，沟槽底部穿透顶部外延epi2层，反向偏置时顶部epi2层可以被深沟槽的电荷平衡效果完全耗尽，底部epi1层掺杂较淡，利于扩展耗尽宽度，提升耐压。并且工艺上所有涉及氧化，推阱的步骤都采用低温工艺，这样可以尽可能降低衬底反扩，从而获得更好的RSP，达到13.8mohm.mm2，相比普通trench工艺RSP性能提升50％，实际流片数据显示RSP性能优于现有同类产品，分离栅特殊的结构又使开关性能提升50％以上。
较佳的，所述N+衬底层采用的是红磷衬底，所述epi1层和所述epi2 层的电阻率分别是0.2-0.4ohm.cm和0.1-0.2ohm.cm，所述epi1层和所述 epi2层的厚度均是2-4um。
通过采用上述技术方案，epi1层和epi2层的厚度能够有效的防止击穿，且电阻率可以实现一定的导电的效果。
较佳的，所述淀积氧化层采用的是热生长薄氧化层500A和CVD淀积氧化层2000A-2500A，所述淀积氧化层上再进行HDP淀积氧化层，且隔离氧化层厚度为2500-3000A。
通过采用上述技术方案，氧化层能够有效的抑制高密度的电子和空穴陷阱，这些陷阱能引入快界面态，造成偏压与温度应力下的电荷不稳定性，并且减少硅与二氧化硅的热膨胀系数不同而产生了拉伸应力使硅附近氧化层产生较多的缺陷，减少氧化层局部生长速率不均匀引起的小斑点和氧化层针孔。
较佳的，所述P型杂质B+层在所述epi2层的顶部浇注推进形成P阱区，所述P阱区的结深为0.7um。
通过采用上述技术方案，P型杂质B+层通过注入推进形成，实现不同的导电效率。
较佳的，所述P型杂质B+层的顶部一端设有N+光刻槽，所述N+光刻槽内注入有N+层。
通过采用上述技术方案，N+层的设定能够有效的实现负光阻处理。
较佳的，所述金属层包覆在所述介质淀积层上，所述金属层的一端镶嵌在所述介质淀积层和所述P型杂质B+层的端部。
通过采用上述技术方案，能够形成有效的线路连接，便于MOSFET管的使用。
较佳的，所述第一多晶硅用于引出源极，所述第四多晶硅用于引出栅极，所述金属层背面金属化引出漏极。
通过采用上述技术方案，可以形成有效的外接电路接头，便于进行线路的连接使用。
综上所述，本实用新型主要具有以下有益效果：
本实用新型涉及60V MOSFET器件采用分离栅结构，采用高浓红磷掺杂衬底，其中生长掺磷的双层外延，跟普通trench的双层外延完全相反，底部epi1层掺杂浓度较淡，顶部epi2层掺杂浓度较浓，沟槽底部穿透顶部外延epi2层，反向偏置时顶部epi2层可以被深沟槽的电荷平衡效果完全耗尽，底部epi1层掺杂较淡，利于扩展耗尽宽度，提升耐压。并且工艺上所有涉及氧化，推阱的步骤都采用低温工艺，这样可以尽可能降低衬底反扩，从而获得更好的RSP，达到13.8mohm.mm2，相比普通trench工艺RSP 性能提升50％，实际流片数据显示RSP性能优于现有同类产品，分离栅特殊的结构又使开关性能提升50％以上。
附图说明
图1是本实用新型的现有技术的结构示意图；
图2是本实用新型的结构示意图。
附图标记：1、Cell区域；2、Ring区域；3、N+衬底层；4、epi1层；5、epi2层；6、P型杂质B+层；7、介质淀积层；8、金属层；9、沟槽；10、淀积氧化层；11、第一多晶硅；12、第二多晶硅；13、第三多晶硅；14、第四多晶硅；15、N+层。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
实施例
参考图1-2，一种高性能SGT MOSFET器件，包括MOSFET器件体，MOSFET 器件体虚拟分割成Cell区域1和Ring区域2，MOSFET器件体的底部设有 N+衬底层3，N+衬底层3的上部设有epi1层4，epi1层4的上部设有epi2 层5，epi2层5的顶部注入形成P型杂质B+层6，P型杂质B+层6的顶部设有介质淀积层7，介质淀积层7的顶部设有金属层8，Cell区域1和Ring 区域2分别开设有沟槽9，沟槽9的底部穿透epi1层4处于epi2层5的内部，沟槽9的内壁设有淀积氧化层10，Cell区域1内的沟槽9的内部设有第一多晶硅11和第四多晶硅14，Ring区域2内的沟槽9内分别设有第二多晶硅12和第三多晶硅13。
通过采用上述技术方案，本实用新型涉及60V MOSFET器件采用分离栅结构，采用高浓红磷掺杂衬底，其中生长掺磷的双层外延，跟普通trench 的双层外延完全相反，底部epi1层4掺杂浓度较淡，顶部epi2层5掺杂浓度较浓，沟槽底部穿透顶部外延epi2层5，反向偏置时顶部epi2层5可以被深沟槽9的电荷平衡效果完全耗尽，底部epi1层4掺杂较淡，利于扩展耗尽宽度，提升耐压。并且工艺上所有涉及氧化，推阱的步骤都采用低温工艺，这样可以尽可能降低衬底反扩，从而获得更好的RSP，达到 13.8mohm.mm2，相比普通trench工艺RSP性能提升50％，实际流片数据显示RSP性能优于现有同类产品，分离栅特殊的结构又使开关性能提升50％以上。
本实施例中，优选的，N+衬底层3采用的是红磷衬底，epi1层4和epi2 层5的电阻率分别是0.2-0.4ohm.cm和0.1-0.2ohm.cm，epi1层4和epi2 层5的厚度均是2-4um。效果为，epi1层4和epi2层5的厚度能够有效的防止击穿，且电阻率可以实现一定的导电的效果，epi1层4的掺杂浓度比 epi2层5的掺杂浓度低。效果为，底部epi1层4掺杂浓度较淡，顶部epi2 层5掺杂浓度较浓，沟槽底部穿透顶部外延epi2层5，反向偏置时顶部epi2 层5可以被深沟槽的电荷平衡效果完全耗尽，底部epi1层4掺杂较淡，利于扩展耗尽宽度，提升耐压。
本实施例中，优选的，淀积氧化层采用的是热生长薄氧化层500A和CVD 淀积氧化层2000A-2500A，淀积氧化层上再进行HDP淀积氧化层，且隔离氧化层厚度为2500-3000A。效果为，氧化层能够有效的抑制高密度的电子和空穴陷阱，这些陷阱能引入快界面态，造成偏压与温度应力下的电荷不稳定性，并且减少硅与二氧化硅的热膨胀系数不同而产生了拉伸应力使硅附近氧化层产生较多的缺陷，减少氧化层局部生长速率不均匀引起的小斑点和氧化层针孔。
本实施例中，优选的，P型杂质B+层6在epi2层5的顶部浇注推进形成P阱区，P阱区的结深为0.7um。效果为，P型杂质B+层6通过注入推进形成，实现不同的导电效率。
本实施例中，优选的，P型杂质B+层6的顶部一端设有N+光刻槽，N+光刻槽内注入有N+层15。效果为，N+层15的设定能够有效的实现负光阻处理。
本实施例中，优选的，金属层8包覆在介质淀积层7上，金属层8的一端镶嵌在介质淀积层7和P型杂质B+层6的端部。效果为，能够形成有效的线路连接，便于MOSFET管的使用。
本实施例中，优选的，第一多晶硅11用于引出源极，第四多晶硅14 用于引出栅极，金属层8背面金属化引出漏极。效果为，可以形成有效的外接电路接头，便于进行线路的连接使用。
制备方法：
第一步：在N+衬底层3上面生长一层N外延层，既是epi1层4，并且在epi1层4上生成epi2层5，比如采用40VN红磷衬底，则epi1层4、epi2 层5的电阻率分别是0.2-0.4ohm.cm和0.1-0.2ohm.cm，外延厚度都是 2-4um；
第二步：在epi2层5上进行淀积二氧化硅，厚度为0.6um作为掩蔽层，光刻并刻蚀掩蔽层以形成图案；
第三步：以二氧化硅掩蔽层为阻挡，刻蚀硅形成沟槽9，底部epi1层4掺杂浓度较淡，顶部epi2层5掺杂浓度较浓，沟槽9底部穿透顶部外延 epi2层5，反向偏置时顶部epi2层5可以被深沟槽9的电荷平衡效果完全耗尽，底部epi1层4掺杂较淡，利于扩展耗尽宽度，提升耐压；
第四步：在epi2层5的表面和沟槽9内形成热生长薄氧化层500A+CVD 淀积氧化层1000A-1500A；
第五步：淀积多晶硅，然后刻蚀多晶硅，在沟槽9底部形成多晶硅，在去除上部分的氧化层；
第五步：然后进行HDP淀积氧化层，CMP，然后回刻到隔离氧化层厚度为2500-3000A；
第六步：再进行栅氧化，多晶硅淀积，多晶硅回刻；
第七步：在epi2层5上注入P型杂质B+层6，并推进形成P型杂质B+陷区，且结深约0.7um；
第八步：然后在P型杂质B+层6的一端进行N+光刻，再将N+层15注入；
第九步：在P型杂质B+层6上进行介质淀积，形成介质淀积层7，再进行介质光刻，孔腐蚀；
第十步：然后在介质淀积层7上进行金属淀积层8的淀积，光刻，腐蚀，分别引出栅极，源极，背面减薄，背面硅腐蚀，背面金属化形成漏极。
尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。
Claims (7)
1.一种高性能SGT MOSFET器件，包括MOSFET器件体，其特征在于：所述MOSFET器件体虚拟分割成Cell区域(1)和Ring区域(2)，所述MOSFET器件体的底部设有N+衬底层(3)，所述N+衬底层(3)的上部设有epi1层(4)，所述epi1层(4)的上部设有epi2层(5)，所述epi2层(5)的顶部注入形成P型杂质B+层(6)，所述P型杂质B+层(6)的顶部设有介质淀积层(7)，所述介质淀积层(7)的顶部设有金属层(8)，所述Cell区域(1)和所述Ring区域(2)分别开设有沟槽(9)，所述沟槽(9)的底部穿透所述epi1层(4)处于所述epi2层(5)的内部，所述沟槽(9)的内壁设有淀积氧化层(10)，所述Cell区域(1)内的所述沟槽(9)的内部设有第一多晶硅(11)和第四多晶硅(14)，所述Ring区域(2)内的所述沟槽(9)内分别设有第二多晶硅(12)和第三多晶硅(13)。
2.根据权利要求1所述的一种高性能SGT MOSFET器件，其特征在于：所述N+衬底层(3)采用的是红磷衬底，所述epi1层(4)和所述epi2层(5)的电阻率分别是0.2-0.4ohm.cm和0.1-0.2ohm.cm，所述epi1层(4)和所述epi2层(5)的厚度均是2-4um。
3.根据权利要求1所述的一种高性能SGT MOSFET器件，其特征在于：所述淀积氧化层采用的是热生长薄氧化层500A和CVD淀积氧化层2000A-2500A，所述淀积氧化层上再进行HDP淀积氧化层，且隔离氧化层厚度为2500-3000A。
4.根据权利要求1所述的一种高性能SGT MOSFET器件，其特征在于：所述P型杂质B+层(6)在所述epi2层(5)的顶部浇注推进形成P阱区，所述P阱区的结深为0.7um。
5.根据权利要求1所述的一种高性能SGT MOSFET器件，其特征在于：所述P型杂质B+层(6)的顶部一端设有N+光刻槽，所述N+光刻槽内注入有N+层(15)。
6.根据权利要求1所述的一种高性能SGT MOSFET器件，其特征在于：所述金属层(8)包覆在所述介质淀积层(7)上，所述金属层(8)的一端镶嵌在所述介质淀积层(7)和所述P型杂质B+层(6)的端部。
7.根据权利要求1所述的一种高性能SGT MOSFET器件，其特征在于：所述第一多晶硅(11)用于引出源极，所述第四多晶硅(14)用于引出栅极，所述金属层(8)背面金属化引出漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202122384160.9U CN216597598U (zh) | 2021-09-29 | 2021-09-29 | 一种高性能sgt mosfet器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202122384160.9U CN216597598U (zh) | 2021-09-29 | 2021-09-29 | 一种高性能sgt mosfet器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN216597598U true CN216597598U (zh) | 2022-05-24 |
Family
ID=81639449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202122384160.9U Active CN216597598U (zh) | 2021-09-29 | 2021-09-29 | 一种高性能sgt mosfet器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN216597598U (zh) |
-
2021
- 2021-09-29 CN CN202122384160.9U patent/CN216597598U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111276394B (zh) | 一种分离栅mosfet的制作方法 | |
| CN109065621B (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| CN105789334A (zh) | 一种肖特基势垒半导体整流器及其制造方法 | |
| CN114420761B (zh) | 一种耐高压碳化硅器件及其制备方法 | |
| CN116230774B (zh) | 一种非对称碳化硅槽栅mosfet及其制造方法 | |
| CN115799339A (zh) | 一种屏蔽栅沟槽mosfet结构及其制造方法 | |
| CN114496784B (zh) | 一种底部保护接地沟槽型碳化硅mosfet及其制备方法 | |
| CN116110944A (zh) | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 | |
| CN105810755A (zh) | 一种沟槽栅结构半导体整流器及其制造方法 | |
| US11837630B1 (en) | Semiconductor device for reducing switching loss and manufacturing method thereof | |
| CN113594255A (zh) | 沟槽型mosfet器件及其制备方法 | |
| CN113659009A (zh) | 体内异性掺杂的功率半导体器件及其制造方法 | |
| CN112582477A (zh) | 一种低损耗和漏电的沟槽mos功率器件和制备方法 | |
| CN103137688A (zh) | 一种沟槽mos结构半导体装置及其制造方法 | |
| CN216597598U (zh) | 一种高性能sgt mosfet器件 | |
| TWI803288B (zh) | 集成的平面-溝道閘極功率mosfet | |
| CN116154000A (zh) | 多级沟槽型SiC MOSFET器件及其制造方法 | |
| CN113314592B (zh) | 一种集成sbr的低损耗高压超结器件及其制备方法 | |
| CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
| CN115458599A (zh) | 一种sgt-mosfet元胞及其制造方法和一种电子装置 | |
| CN113972261A (zh) | 碳化硅半导体器件及制备方法 | |
| CN110061049B (zh) | 一种低功耗屏蔽栅型半导体功率器件及其制备方法 | |
| CN210607261U (zh) | 一种超低功率半导体功率器件 | |
| CN210607273U (zh) | 一种超低功率半导体功率器件 | |
| CN216648319U (zh) | 一种低功耗半导体功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240218 Address after: No. 1 Jinggangshan Road, Suxitong Science and Technology Industrial Park, Nantong City, Jiangsu Province, 226000 Patentee after: Jiejie Microelectronics (Nantong) Technology Co.,Ltd. Country or region after: China Address before: 214000 b-221, China Sensor Network International Innovation Park, 200 Linghu Avenue, Xinwu District, Wuxi City, Jiangsu Province Patentee before: Jiejie Microelectronics (Wuxi) Technology Co.,Ltd. Country or region before: China |