CN116031153A - 一种沟槽mosfet器件的制造方法及其结构 - Google Patents
一种沟槽mosfet器件的制造方法及其结构 Download PDFInfo
- Publication number
- CN116031153A CN116031153A CN202310311272.2A CN202310311272A CN116031153A CN 116031153 A CN116031153 A CN 116031153A CN 202310311272 A CN202310311272 A CN 202310311272A CN 116031153 A CN116031153 A CN 116031153A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- groove
- boss
- mosfet
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽MOSFET器件的制造方法及其结构,所述方法包括:刻蚀承载体的功能面制备多个第一凹槽,多个第一凹槽之间形成多个第一凸台;刻蚀MOSFET晶圆的第二表面形成多个沟槽结构;在沟槽结构中进行注入与推结,以在沟槽结构内形成源极多晶硅与栅极多晶硅;刻蚀MOSFET晶圆的第一表面,形成多个横纵交错的第二凹槽,第二凹槽将MOSFET晶圆分为多个第二凸台;将第二凸台粘接于第一凹槽内,使得第一凹槽与第二凸台对应设置;并切割形成沟槽MOSFET器件。本发明通过沟槽MOSFET晶圆对应设置承载体结构,实现漏极电流从芯片五个面引出并向源极传输,提高可靠性和散热性能,降低导通电阻。
Description
技术领域
本发明涉及半导体领域,尤其涉及一种沟槽MOSFET器件的制造方法及其结构。
背景技术
随着电子产品的薄化、小体积的发展趋势,在电路多起到开关作用的MOSFET器件也逐渐向此方向发展,传统塑封贴片MOSFET器件,通过导电介质将MOSFET芯片固定在支架后,进行模塑成型,存在体积大,厚度高及不易散热的问题。相关技术通过在MOSFET有源区进行深沟槽刻蚀与金属填充的结合技术或者高能离子注入的方式将器件的漏端引出至器件表面,如专利号为CN105552053B的专利公开的内容,将垂直结构的MOSFET下表面重掺杂区的电流引至MOSFET的上表面,从而实现栅极、源极与漏极同面目的,可以直接贴片使用,但是相关技术仍然存在一些问题:一是由于通过在有源区引出漏极,会占用器件较大的有源区面积,降低了电流导通路径,增加了器件导通电阻,增加了应用时静态损耗。二是漏极引出集中在特定区域,会产生电流不均匀的集中效应,导致热量在器件特定位置集中,降低了器件长期应用可靠性。三是由于导通电阻的限制,无法在有源区设置较多的漏极引出结构,使得器件无法通过较大电流,限制了器件应用。
发明内容
有鉴于此,本发明通过沟槽MOSFET晶圆与对应承载体结构设计,来解决现有技术中存在的热量集中,有源区面积占用,导通电阻损耗,电流传输面积小等问题。
为实现上述目的,本发明主要采用以下技术方案:
本申请实施例提供一种沟槽MOSFET器件的制造方法及其结构,所述方法包括如下步骤:提供一承载体,刻蚀所述承载体的功能面制备多个第一凹槽,所述多个第一凹槽之间形成多个第一凸台;提供一MOSFET晶圆,刻蚀所述MOSFET晶圆的第二表面形成多个沟槽结构;在所述沟槽结构中进行注入与推结,以在所述沟槽结构内靠近所述第一表面处形成源极多晶硅,在靠近所述第二表面处形成栅极多晶硅;刻蚀所述MOSFET晶圆的第一表面,形成多个横纵交错的第二凹槽,所述第二凹槽将所述MOSFET晶圆分为多个第二凸台,使得每一所述沟槽结构位于每一所述第二凸台内;将所述第二凸台粘接于所述第一凹槽内,使得所述第一凹槽与所述第二凸台对应设置;在所述MOSFET晶圆的第二表面上依次形成栅极接触、源极接触和漏极接触;分别在所述栅极接触、所述源极接触及所述漏极接触表面沉积形成栅极金属层、源极金属层及漏极金属层;在所述MOSFET晶圆的第二表面上,所述栅极金属层、所述源极金属层、所述漏极金属层之间沉积形成保护层;沿每一第一凸台中央的切割道进行切割形成所述沟槽MOSFET器件。
优选地,所述方法还包括:在所述第一凹槽的表面、所述第一凹槽的侧面及所述第一凸台的表面淀积形成连续的第一绝缘层;在所述第一绝缘层表面沉积形成第一金属层,刻蚀所述第一金属层形成位于每一第一凸台处的第一金属层开口;在所述第一凹槽的侧面及所述第一凸台的表面上的第一金属层之上,沉积第二绝缘层;其中,所述第二绝缘层覆盖所述第一金属层开口。
优选地,所述在所述沟槽结构中进行注入与推结,以在所述沟槽结构内靠近所述第一表面处形成源极多晶硅,在靠近所述第二表面处形成栅极多晶硅,包括:在所述沟槽结构表面沉积氧化层;在所述沟槽结构底部、靠近所述第一表面处进行离子注入以形成离子注入区;在所述沟槽结构中进行第一注入与第一推结,以在所述沟槽结构内靠近所述第一表面处形成源极多晶硅;在所述源极多晶硅之上沉积氧化层,并在所述沟槽结构中进行第二注入与第二推结,在靠近第二表面处形成栅极多晶硅;在所述栅极多晶硅表面沉积氧化层,并对所述MOSFET晶圆进行减薄处理。
优选地,所述将所述第二凸台粘接于所述第一凹槽内,使得所述第一凹槽与所述第二凸台对应设置,包括:对MOSFET晶圆的第一表面进行金属化处理,在每一第二凸台表面形成第二金属层;在所述承载体中的第一金属层表面形成导电金属层;将所述第二凸台表面的第二金属层粘接于所述导电金属层上,使得所述第一凹槽与所述第二凸台对应设置。
优选地,所述在所述MOSFET晶圆的第二表面上依次形成栅极接触、源极接触和漏极接触,包括:刻蚀所述MOSFET晶圆的第二表面上、所述栅极多晶硅处,形成栅极接触孔,在所述栅极接触孔中填充金属形成栅极接触;刻蚀所述MOSFET晶圆的第二表面上、所述栅极多晶硅的两侧处,形成源极接触孔,在所述源极接触孔中填充金属形成源极接触;刻蚀所述MOSFET晶圆的第二表面上、所述第一金属层开口的两侧处,形成漏极接触孔,在所述漏极接触孔中填充金属形成漏极接触。
优选地,所述沟槽MOSFET晶圆的厚度为30~75μm。
优选地,所述第一金属层及所述第二金属层的材料为Ti,Ag,Ni,Sn,Cu,Al,Au中的至少一种;和/或,所述第一绝缘层及所述第二绝缘层的材料为Si3N4,USG,BPSG,SiO2中的至少一种;和/或,所述导电金属层的材料为银胶、锡膏、共晶焊料中的至少一种;和/或,所述承载体的材料为AlN、Si3N4、SiC、BN中的一种。
优选地,所述保护层为聚酰亚胺保护层。
优选地,所述第一凹槽的侧面与所述第一凸台的表面之间的夹角范围为85°~89°。
本申请实施例提供一种沟槽MOSFET器件的结构,所述结构中包括:承载体,所述承载体的功能面内具有第一凹槽,所述第一凹槽四周具有第一凸台; 第一绝缘层,设置于所述第一凹槽表面、所述第一凸台表面及所述第一凹槽侧面处;第一金属层,设置于所述第一绝缘层之上,且在每一在所述第一凸台处具有第一金属层开口;第二绝缘层,设置于所述第一凸台表面、所述第一凹槽侧面处的所述第一金属层之上,并覆盖所述漏极金属层开口;MOSFET晶圆,所述MOSFET晶圆的第一表面内具有第二凸台,及位于所述第二凸台四周的第二凹槽,在所述第二凸台的表面设置有第二金属层,且所述第二金属层通过导电金属层与所述第一凹槽表面的第一金属层粘接贴合,使得所述第二凸台与所述第一凹槽凹凸对应设置;沟槽结构,所述沟槽结构开设于所述第二凸台内,所述沟槽结构的表面设置有氧化层,在所述沟槽结构底部、靠近所述第一表面处形成有离子注入区;源极多晶硅,形成于所述沟槽结构中靠近所述第一表面处;栅极多晶硅,形成于所述沟槽结构中靠近所述第二表面处;栅极接触,设置于所述MOSFET晶圆的第二表面内,并连接于所述栅极多晶硅;源极接触,设置于所述MOSFET晶圆的第二表面内,所述栅极多晶硅两侧处;漏极接触,形成于所述MOSFET晶圆的第二表面、所述漏极金属层开口两侧处,并连接于所述漏极金属层;栅极金属层,形成于所述栅极接触表面,用于将栅极电信号引出;源极金属层,形成于所述源极接触表面,用于将源极电信号引出;漏极金属层,形成于所述漏极接触表面,用于将漏极电信号引出;保护层,形成于所述MOSFET晶圆的第二表面上,并暴露所述栅极金属层、所述源极金属层、所述漏极金属层设置。
与现有技术相比,本发明的有益效果是:本发明通过沟槽MOSFET晶圆对应设置承载体结构,实现漏极电流从芯片五个面引出并向源极传输,不仅没有额外占用有源区面积,而且电流传输面积大大增加,电流传输能力增加也更加均匀,不会存在热量集中效应,同时导通电阻也得到了优化;结合半导体制备工艺和承载体的高导热性及包覆保护可以提高器件的机械强度、可靠性和散热性能,也可以将芯片减薄程度增加,进一步降低导通电阻。
附图说明
图1为本申请实施例提供的沟槽MOSFET器件的制造方法的流程示意图;
图2-图9为本申请实施例提供的沟槽MOSFET器件制造方法过程中的结构示意图;
图10为本申请实施例提供的沟槽MOSFET器件的结构示意图;
图11为图10的俯视图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本申请实施例提供了一种沟槽MOSFET器件的制造方法,图1为本申请实施例提供的沟槽MOSFET器件制造方法的流程示意图,如图1所示,所述方法包括如下步骤:
步骤S101:提供一承载体,刻蚀所述承载体的功能面制备多个横纵交错的第一凹槽,所述多个第一凹槽之间形成多个第一凸台。参见图2,承载体110的材料为AlN、Si3N4、SiC、BN中的一种。承载体110用作MOSFET晶圆的支撑体,将承载体110的上表面作为功能面,在功能面表面涂覆光刻胶,分别沿第一方向X及第二方向Y(图中未示出)刻蚀所述承载体110,得到多个沿第一方向X延伸(图中未示出)的第一凹槽,及沿第二方向Y延伸的第一凹槽102,多个第一凹槽102之间形成多个第一凸台103。形成的第一凹槽102的侧面与所述第一凸台103的表面之间的夹角D为85°~89°。
步骤S101之后,所述方法还包括:步骤S111:在所述第一凹槽的表面、所述第一凹槽的侧面及所述第一凸台的表面淀积形成连续的第一绝缘层;步骤S121:在所述第一绝缘层表面沉积形成第一金属层,刻蚀所述第一金属层形成位于每一第一凸台处的第一金属层开口;步骤S131:在所述第一凹槽的侧面及所述第一凸台的表面上的第一金属层之上,沉积第二绝缘层;其中,所述第二绝缘层覆盖所述第一金属层开口。
参见图2,在步骤S101中形成的承载体110的功能面的上表面沉积形成连续的第一绝缘层104及第一金属层105,即,在所述承载台110的第一凹槽102的表面、第一凹槽102的侧面及第一凸台103的表面形成连续的第一绝缘层104,并在第一绝缘层104表面沉积形成第一金属层105。随后,刻蚀第一金属层105,在位于每一第一凸台103表面的第一金属层105中开设第一金属层开口106。这里,第一金属层的材料为Ti,Ag,Ni,Sn,Cu,Al,Au中的至少一种。
参见图3,在位于第一凹槽102的侧面及第一凸台103的表面的第一金属层105之上,沉积第二绝缘层107,这里,第二绝缘层107覆盖第一金属层开口106。本申请实施例中,可通过化学气相沉积法沉积得到所述第一绝缘层104及第二绝缘层107,且第一绝缘层104及第二绝缘层107的材料为Si3N4,USG(未掺杂硅玻璃),BPSG(掺杂硅玻璃),SiO2中的至少一种。
步骤S102:提供一MOSFET晶圆,刻蚀所述MOSFET晶圆的第二表面形成多个沟槽结构。参见图4,提供一MOSFET晶圆120,所述MOSFET晶圆120中沿第一方向X分布多个芯片,在刻蚀MOSFET晶圆120中每一芯片的第二表面S2,在所述MOSFET晶圆120中形成多个沟槽结构130。
步骤S103:在所述沟槽结构中进行注入与推结,以在所述沟槽结构内靠近第一表面处形成源极多晶硅,在靠近所述第二表面处形成栅极多晶硅。
本申请实施例中,步骤S103通过以下步骤完成:
步骤S113:在所述沟槽结构表面沉积氧化层;步骤S123:在所述沟槽结构底部、靠近所述第一表面处进行离子注入以形成离子注入区;步骤S133:在所述沟槽结构中进行第一注入与第一推结,以在所述沟槽结构内靠近所述第一表面处形成源极多晶硅;步骤S143:在所述源极多晶硅之上沉积氧化层,并在所述沟槽结构中进行第二注入与第二推结,在靠近第二表面处形成栅极多晶硅;步骤S153:在所述栅极多晶硅表面沉积氧化层,并对所述MOSFET晶圆进行减薄处理。
参见图4,在所述沟槽结构130中沉积形成氧化层131。随后,在所述沟槽结构130底部、靠近所述第一表面S1处进行离子注入,经过高温退火后形成离子注入区132。
参见图5,在每一沟槽结构130中进行第一注入与第一推结,这里第一注入在沟槽结构130内靠近第一表面S1的部分形成源极多晶硅133。并在源极多晶硅133表面沉积氧化层131,用于隔离源极和栅极,随后进行第二注入与第二推结,在沟槽结构130中靠近第二表面S2处形成栅极多晶硅134,随后在栅极多晶硅134表面沉积氧化层131,并对MOSFET晶圆120进行减薄处理,使得MOSFET晶圆120的厚度为30~75μm。这里,源极多晶硅133和栅极多晶硅134与沟槽结构130之间通过氧化层131隔离,且源极多晶硅133和栅极多晶硅134填满沟槽结构130内并分别形成源极和栅极。
步骤S104:刻蚀所述MOSFET晶圆的第一表面,形成多个第二凹槽,所述第二凹槽将所述MOSFET晶圆分为多个第二凸台,使得每一所述沟槽结构位于每一所述第二凸台内。
参见图6,在MOSFET晶圆120的第一表面S1上涂覆光刻胶,分别沿第一方向X及第二方向Y刻蚀所述MOSFET晶圆120,形成多个纵横交错的第二凹槽121,刻蚀后的MOSFET晶圆120中还包括:多个沿第一方向X延伸的第二凹槽(图中未示出)这里,沿第一方向X延伸的第二凹槽和沿第二方向Y延伸的第二凹槽121之间纵横交错,将MOSFET晶圆120分为多个第二凸台122。继续参见图6,每一沟槽结构130位于每一第二凸台122内。需要说明的是,上述步骤S101用于承载台成型,步骤S102~步骤S104用于MOSFET晶圆成型,在实际工艺过程中,步骤S101和步骤S102~步骤S104不存在明确的先后顺序,可先完成步骤S101,再完成步骤S102~步骤S104,也可以先进行步骤S102~步骤S104,也可以同时分别完成。
步骤S105:将所述第二凸台粘接于所述第一凹槽内,使得所述第一凹槽与所述第二凸台凹凸对应设置,所述第二凹槽与所述第一凸台凹凸对应设置。本申请实施例中,步骤S105通过以下步骤完成:
步骤S115:对MOSFET晶圆的第一表面进行金属化处理,在每一第二凸台表面形成第二金属层;步骤S125:在所述承载体中的第一金属层表面形成导电金属层;步骤S135:将所述第二凸台表面的第二金属层粘接于所述导电金属层上。
参见图6,对MOSFET晶圆120的第一表面S1进行金属化处理,通过电镀、蒸发或溅射等方法,在第一表面S1的每一第二凸台122表面形成第二金属层123,这里,第二金属层的材料为Ti,Ag,Ni,Sn,Cu,Al,Au中的至少一种。
参见图7,在承载体110的每一第一凹槽102表面上暴露出的第一金属层105之上,形成导电金属层108,随后,通过导电金属层108将上一步骤制作得到的MOSFET晶圆120粘接,将MOSFET晶圆120的第二金属层123粘接贴合于导电金属层108之上,使得承载台110中的第一凹槽102与MOSFET晶圆120中的第二凸台122相接,形成凹凸对应,并且MOSFET晶圆中的第二凹槽121与承载台110中的第一凸台103相接,形成凹凸对应。
步骤S106:在所述MOSFET晶圆的第二表面上依次形成栅极接触、源极接触和漏极接触;分别在所述栅极接触、源极接触和漏极接触表面形成积栅极金属层、源极金属层及漏极金属层。
本申请实施例中,步骤S106通过以下步骤完成:
步骤S116:在所述MOSFET晶圆的第二表面上、所述栅极多晶硅处,经刻蚀、填充形成栅极接触;参见图8,刻蚀MOSFET晶圆120的第二表面S2上、栅极多晶硅134处,得到栅极接触孔,随后,采用金属填充栅极接触孔,得到栅极接触135。
步骤S126:在所述MOSFET晶圆的第二表面上、所述栅极多晶硅的两侧处,经刻蚀、填充,形成源极接触;继续参见图8,刻蚀第二表面S2、位于栅极多晶硅134两侧的MOSFET晶圆120,得到源极接触孔,随后,采用金属填充源极接触孔,在栅极接触135两侧得到源极接触136。
步骤S136:在所述MOSFET晶圆的第二表面上、所述第一金属层开口的两侧处,经刻蚀、填充,形成漏极接触;继续参见图8,刻蚀第二表面S2位于第一金属层开口106两侧的MOSFET晶圆120,得到漏极接触孔,随后,采用金属填充漏极接触孔得到漏极接触137,这里,漏极接触137与第一金属层105相连接,用于将第一金属层105的电信号引出。这里,栅极接触135、源极接触136和漏极接触137的材料可以为Ti、W、Cu、Al中的至少一种。
步骤S146:分别在所述栅极接触、所述源极接触及所述漏极接触表面依次沉积栅极金属层、源极金属层及漏极金属层;继续参见图8,在所述栅极接触135、所述源极接触136及所述漏极接触137的表面依次沉积形成栅极金属层141、源极金属层142及漏极金属层143,且所述栅极金属层141、源极金属层142及漏极金属层143相互不接触,用于分别引出栅极电信号、源极电信号及漏极电信号。如此,可实现将栅极、源极、漏极设置于MOSFET晶圆的同一表面上。
步骤S107:在所述MOSFET晶圆的第二表面上,所述栅极金属层、所述源极金属层、所述漏极金属层之间沉积形成保护层;沿每一第一凸台中央的切割道进行切割形成所述沟槽MOSFET器件。
参见图9,在MOSFET晶圆102的第二表面S2上,所述栅极金属层141、所述源极金属层142、所述漏极金属层143之间沉积形成保护层150,这里,所述保护层150可为聚酰亚胺保护层。随后,沿每一第一凸台121中央的切割道T进行切割形成所述沟槽MOSFET器件100。
本申请实施例提供一种沟槽MOSFET器件的结构,图10为本申请实施例提供的沟槽MOSFET器件的结构示意图,图11为图10的俯视图,参见图10至图11,所述沟槽MOSFET器件100结构中包括:
承载体110,所述承载体1的功能面内具有第一凹槽102,所述第一凹槽102两侧具有第一凸台103。
这里承载体110的材料为AlN、Si3N4、SiC、BN中的一种,用于支撑MOSFET晶圆。承载体110的上表面作为功能面,通过刻蚀得到第一凹槽102,以及第一凹槽102两侧的第一凸台103,在制造本实施例提供的沟槽MOSFET过程中,承载体110的功能面上具有多个第一凹槽102,多个第一凹槽102将承载体110分割为多个第一凸台103。所述第一凹槽102的侧面与所述第一凸台103的表面之间的夹角范围为85°~89°。
第一绝缘层104,设置于所述第一凹槽102表面、所述第一凸台103表面及所述第一凹槽102侧面处;第一金属层105,设置于所述第一绝缘层104之上,且在每一在所述第一凸台103处具有第一金属层开口106;第二绝缘层107,设置于所述第一凸台103表面、所述第一凹槽102侧面处的所述第一金属层105之上,并覆盖所述第一金属层开口106;这里,第一绝缘层104及所述第二绝缘层107的材料为Si3N4,USG,BPSG,SiO2中的至少一种。
MOSFET晶圆120,所述MOSFET晶圆120的第一表面S1内具有第二凸台122,及位于所述第二凸台122四周的第二凹槽121,在所述第二凸台122的表面设置有第二金属层123,且所述第二金属层123通过导电金属层124与所述第一凹槽102表面的第一金属层105粘接贴合,使得所述第二凸台122与所述第一凹槽102凹凸对应设置;这里,MOSFET晶圆120的厚度为30~75μm。第一金属层105、第二金属层123的材料为Ti,Ag,Ni,Sn,Cu,Al,Au中的至少一种。导电金属层124的材料为银胶、锡膏、共晶焊料中的至少一种。
沟槽结构130,所述沟槽结构130开设于所述第二凸台122内,所述沟槽结构130的表面设置有氧化层131,在所述沟槽结构130底部、靠近所述第一表面S1处形成有离子注入区132。
源极多晶硅133,形成于所述沟槽结构220中靠近所述第一表面S1处;栅极多晶硅134,形成于所述沟槽结构11中靠近所述第二表面S2处。这里,源极多晶硅133与栅极多晶硅134之间有氧化层131隔离,栅极多晶硅与第二表面S2之间有氧化层131隔离。
栅极接触135,设置于所述MOSFET晶圆120的第二表面S2内,并连接于所述栅极多晶硅134;源极接触136,设置于所述MOSFET晶圆120的第二表面S2内,所述栅极多晶硅134两侧处;漏极接触137,形成于所述MOSFET晶圆120的第二表面S2、所述漏极金属层开口106两侧处,并连接于所述第一金属层105。
栅极金属层141,形成于所述栅极接触135表面,用于将栅极电信号引出;源极金属层142,形成于所述源极接触136表面,用于将源极电信号引出;漏极金属层143,形成于所述漏极接触137表面,用于将漏极电信号引出;
保护层150,形成于所述MOSFET晶圆120的第二表面S2上,并暴露所述栅极金属层141、所述源极金属层142、所述漏极金属层143设置。
综上所述,本发明提供的沟槽MOSFET器件的制造方法,通过沟槽MOSFET晶圆对应设置承载体结构,实现漏极电流从芯片五个面引出并向源极传输,不仅没有额外占用有源区面积,而且电流传输面积大大增加,电流传输能力增加也更加均匀,不会存在热量集中效应,同时导通电阻也得到了优化;结合半导体制备工艺和承载体的高导热性及包覆保护可以提高器件的机械强度、可靠性和散热性能,也可以将芯片减薄程度增加,进一步降低导通电阻。
以上所述仅是本发明的优选实施例而已,并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同物限定。
Claims (10)
1.一种沟槽MOSFET器件的制造方法,其特征在于,所述方法包括:
提供一承载体,刻蚀所述承载体的功能面制备多个横纵交错的第一凹槽,所述多个第一凹槽之间形成多个第一凸台;
提供一MOSFET晶圆,刻蚀所述MOSFET晶圆的第二表面形成多个沟槽结构;
在所述沟槽结构中进行注入与推结,以在所述沟槽结构内靠近第一表面处形成源极多晶硅,在靠近所述第二表面处形成栅极多晶硅;
刻蚀所述MOSFET晶圆的第一表面,形成多个第二凹槽,所述第二凹槽将所述MOSFET晶圆分为多个第二凸台,使得每一所述沟槽结构位于每一所述第二凸台内;
将所述第二凸台粘接于所述第一凹槽内,使得所述第一凹槽与所述第二凸台凹凸对应设置,所述第二凹槽与所述第一凸台凹凸对应设置;
在所述MOSFET晶圆的第二表面上依次形成栅极接触、源极接触和漏极接触;分别在所述栅极接触、所述源极接触及所述漏极接触表面沉积形成栅极金属层、源极金属层及漏极金属层;
在所述MOSFET晶圆的第二表面上,所述栅极金属层、所述源极金属层、所述漏极金属层之间沉积形成保护层;沿每一第一凸台中央的切割道进行切割形成所述沟槽MOSFET器件。
2.根据权利要求1所述的方法,其特征在于,所述方法还包括:
在所述第一凹槽的表面、所述第一凹槽的侧面及所述第一凸台的表面淀积形成连续的第一绝缘层;
在所述第一绝缘层表面沉积形成第一金属层,刻蚀所述第一金属层形成位于每一第一凸台处的第一金属层开口;
在所述第一凹槽的侧面及所述第一凸台的表面上的第一金属层之上,沉积第二绝缘层;其中,所述第二绝缘层覆盖所述第一金属层开口。
3.根据权利要求2所述的方法,其特征在于,所述在所述沟槽结构中进行注入与推结,以在所述沟槽结构内靠近所述第一表面处形成源极多晶硅,在靠近所述第二表面处形成栅极多晶硅,包括:
在所述沟槽结构表面沉积氧化层;
在所述沟槽结构底部、靠近所述第一表面处进行离子注入以形成离子注入区;
在所述沟槽结构中进行第一注入与第一推结,以在所述沟槽结构内靠近所述第一表面处形成源极多晶硅;
在所述源极多晶硅之上沉积氧化层,并在所述沟槽结构中进行第二注入与第二推结,在靠近第二表面处形成栅极多晶硅;
在所述栅极多晶硅表面沉积氧化层,并对所述MOSFET晶圆进行减薄处理。
4.根据权利要求3所述的方法,其特征在于,所述将所述第二凸台粘接于所述第一凹槽内,包括:
对MOSFET晶圆的第一表面进行金属化处理,在每一第二凸台表面形成第二金属层;
在所述承载体中的第一金属层表面形成导电金属层;
将所述第二凸台表面的第二金属层粘接于所述导电金属层上。
5.根据权利要求4所述的方法,其特征在于,所述在所述MOSFET晶圆的第二表面上依次形成栅极接触、源极接触和漏极接触,包括:
刻蚀所述MOSFET晶圆的第二表面上、所述栅极多晶硅处,形成栅极接触孔,在所述栅极接触孔中填充金属形成栅极接触;
刻蚀所述MOSFET晶圆的第二表面上、所述栅极多晶硅的两侧处,形成源极接触孔,在所述源极接触孔中填充金属形成源极接触;
刻蚀所述MOSFET晶圆的第二表面上、所述第一金属层开口的两侧处,形成漏极接触孔,在所述漏极接触孔中填充金属形成漏极接触。
6.根据权利要求5所述的方法,其特征在于,所述沟槽MOSFET晶圆的厚度为30~75μm。
7.根据权利要求6所述的方法,其特征在于,所述第一金属层及所述第二金属层的材料为Ti,Ag,Ni,Sn,Cu,Al,Au中的至少一种;
和/或,所述第一绝缘层及所述第二绝缘层的材料为Si3N4,USG,BPSG,SiO2中的至少一种;
和/或,所述导电金属层的材料为银胶、锡膏、共晶焊料中的至少一种;
和/或,所述承载体的材料为AlN、Si3N4、SiC、BN中的一种。
8.根据权利要求9所述的方法,其特征在于,所述保护层为聚酰亚胺保护层。
9.根据权利要求11所述的方法,其特征在于,在所述承载体中,所述第一凹槽的侧面与所述第一凸台的表面之间的夹角范围为85°~89°。
10.一种沟槽MOSFET器件的结构,其特征在于,所述结构中包括:
承载体,所述承载体的功能面内具有第一凹槽,所述第一凹槽四周具有第一凸台;
第一绝缘层,设置于所述第一凹槽表面、所述第一凸台表面及所述第一凹槽侧面处;
第一金属层,设置于所述第一绝缘层之上,且在每一在所述第一凸台处具有第一金属层开口;
第二绝缘层,设置于所述第一凸台表面、所述第一凹槽侧面处的所述第一金属层之上,并覆盖所述漏极金属层开口;
MOSFET晶圆,所述MOSFET晶圆的第一表面内具有第二凸台,及位于所述第二凸台四周的第二凹槽,在所述第二凸台的表面设置有第二金属层,且所述第二金属层通过导电金属层与所述第一凹槽表面的第一金属层粘接贴合,使得所述第二凸台与所述第一凹槽凹凸对应设置;
沟槽结构,所述沟槽结构开设于所述第二凸台内,所述沟槽结构的表面设置有氧化层,在所述沟槽结构底部、靠近所述第一表面处形成有离子注入区;
源极多晶硅,形成于所述沟槽结构中靠近所述第一表面处;栅极多晶硅,形成于所述沟槽结构中靠近所述第二表面处;
栅极接触,设置于所述MOSFET晶圆的第二表面内,并连接于所述栅极多晶硅;源极接触,设置于所述MOSFET晶圆的第二表面内,所述栅极多晶硅两侧处;漏极接触,形成于所述MOSFET晶圆的第二表面、所述漏极金属层开口两侧处,并连接于所述漏极金属层;
栅极金属层,形成于所述栅极接触表面,用于将栅极电信号引出;源极金属层,形成于所述源极接触表面,用于将源极电信号引出;漏极金属层,形成于所述漏极接触表面,用于将漏极电信号引出;
保护层,形成于所述MOSFET晶圆的第二表面上,并暴露所述栅极金属层、所述源极金属层、所述漏极金属层设置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310311272.2A CN116031153B (zh) | 2023-03-28 | 2023-03-28 | 一种沟槽mosfet器件的制造方法及其结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310311272.2A CN116031153B (zh) | 2023-03-28 | 2023-03-28 | 一种沟槽mosfet器件的制造方法及其结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116031153A true CN116031153A (zh) | 2023-04-28 |
CN116031153B CN116031153B (zh) | 2023-06-27 |
Family
ID=86074360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310311272.2A Active CN116031153B (zh) | 2023-03-28 | 2023-03-28 | 一种沟槽mosfet器件的制造方法及其结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116031153B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105845735A (zh) * | 2016-04-28 | 2016-08-10 | 上海格瑞宝电子有限公司 | 一种mosfet及其制备方法 |
CN105870022A (zh) * | 2016-05-31 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet的制造方法 |
CN107527948A (zh) * | 2017-07-28 | 2017-12-29 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet及其制造方法 |
CN111785641A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件的制造方法 |
CN115799339A (zh) * | 2022-12-28 | 2023-03-14 | 龙腾半导体股份有限公司 | 一种屏蔽栅沟槽mosfet结构及其制造方法 |
-
2023
- 2023-03-28 CN CN202310311272.2A patent/CN116031153B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105845735A (zh) * | 2016-04-28 | 2016-08-10 | 上海格瑞宝电子有限公司 | 一种mosfet及其制备方法 |
CN105870022A (zh) * | 2016-05-31 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet的制造方法 |
CN107527948A (zh) * | 2017-07-28 | 2017-12-29 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet及其制造方法 |
CN111785641A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件的制造方法 |
CN115799339A (zh) * | 2022-12-28 | 2023-03-14 | 龙腾半导体股份有限公司 | 一种屏蔽栅沟槽mosfet结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN116031153B (zh) | 2023-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6114768A (en) | Surface mount die by handle replacement | |
JP5048230B2 (ja) | 半導体装置およびその製造方法 | |
US5757081A (en) | Surface mount and flip chip technology for total integrated circuit isolation | |
TWI395277B (zh) | 晶圓水準的晶片級封裝 | |
JP5944359B2 (ja) | ガラス基板を有する半導体デバイスの製造方法 | |
US8487371B2 (en) | Vertical MOSFET transistor having source/drain contacts disposed on the same side and method for manufacturing the same | |
KR100232410B1 (ko) | 표면장착 및 플립칩 기술을 이용한 집적회로 및 그 형성방법 | |
US9761550B2 (en) | Power semiconductor device with a double metal contact and related method | |
US9165792B2 (en) | Integrated circuit, a chip package and a method for manufacturing an integrated circuit | |
US11749622B2 (en) | Field effect transistor and semiconductor device | |
KR20190101899A (ko) | 반도체 패키지, 반도체 모듈, 전자 컴포넌트, 및 반도체 패키지 및 반도체 모듈의 제조 방법 | |
US11658093B2 (en) | Semiconductor element with electrode having first section and second sections in contact with the first section, and semiconductor device | |
KR101247425B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
CN213519943U (zh) | 半导体器件组件及堆叠晶体管组件 | |
CN116031153B (zh) | 一种沟槽mosfet器件的制造方法及其结构 | |
CN113097201B (zh) | 半导体封装结构、方法、器件和电子产品 | |
US6858471B1 (en) | Semiconductor substrate with trenches for reducing substrate resistance | |
JPS5914906B2 (ja) | 電界効果トランジスタの製造方法 | |
CN116454024A (zh) | 一种槽栅型mosfet模组的制造方法及其结构 | |
US20240290783A1 (en) | Semiconductor device and processes for making same | |
US20070200199A1 (en) | Semiconductor bulk resistance element | |
CN111293171A (zh) | 一种igbt芯片的设计结构、产品结构及其制造方法 | |
US9263369B2 (en) | Chip arrangement, wafer arrangement and method of manufacturing the same | |
CN102832244B (zh) | 带有衬底端裸露的器件端电极的半导体器件及其制备方法 | |
EP4216268A1 (en) | Chip-substrate composite semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |