CN113555443A - 一种pin肖特基二极管的氧化镓mosfet及制备方法 - Google Patents
一种pin肖特基二极管的氧化镓mosfet及制备方法 Download PDFInfo
- Publication number
- CN113555443A CN113555443A CN202110764204.2A CN202110764204A CN113555443A CN 113555443 A CN113555443 A CN 113555443A CN 202110764204 A CN202110764204 A CN 202110764204A CN 113555443 A CN113555443 A CN 113555443A
- Authority
- CN
- China
- Prior art keywords
- region
- type
- type well
- well region
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 55
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 55
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 80
- 239000000463 material Substances 0.000 claims abstract description 30
- 239000002344 surface layer Substances 0.000 claims abstract description 30
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims description 26
- 238000005468 ion implantation Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 7
- 229910052717 sulfur Inorganic materials 0.000 claims description 7
- 239000011593 sulfur Substances 0.000 claims description 7
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910052711 selenium Inorganic materials 0.000 claims description 4
- 239000011669 selenium Substances 0.000 claims description 4
- 229910052714 tellurium Inorganic materials 0.000 claims description 4
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 12
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 18
- 229910010271 silicon carbide Inorganic materials 0.000 description 18
- 238000000034 method Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 238000002513 implantation Methods 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 229910004129 HfSiO Inorganic materials 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052593 corundum Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- -1 silicon carbide (SiC) Metal Oxide Chemical class 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种PIN肖特基二极管的氧化镓MOSFET及制备方法，氧化镓MOSFET包括：N型区、P型阱区、N+源极区、栅极、第一场氧化物层、源极和漏极，P型阱区位于N型区的表层中；栅极位于P型阱区的表层中；N+源极区位于P型阱区的表层中，且位于栅极的两侧，与栅极相距一定距离；第一场氧化物层位于栅极的上方；源极位于P型阱区的上方和第一场氧化物层的表面，源极具有一体化连接的延展结构，延展结构贯穿第一场氧化物层、栅极和P型阱区且与N型区接触；漏极位于N型区下表面；N型区、P型阱区的材料包括Ga2O3，N+源极区的材料包括SiC。该氧化镓MOSFET中，N型区和P型阱区的材料采用Ga2O3，可以显著提升器件承受功率和运行温度，使器件具有更强的稳定性和可靠性。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种PIN肖特基二极管的氧化镓MOSFET及制备方法。
背景技术
氧化镓(Ga2O3)作为第三代宽带隙半导体材料，具有超宽带隙(4.9eV)、超高耐击穿电场强度(8MV/cm)、超高巴利加优值因子(3444)的优势，因此Ga2O3是一种性能优异的适于功率器件和高压开关器件制备的宽禁带半导体材料，为超大功率器件的发展提供了更广阔的视野。
目前，碳化硅(SiC)金属氧化物半导体场效应管(MOSFET)作为多数载流子导电的单极型电压控制器件，其导通压降，比单极型、双极型硅器件低得多，使得具有开关速度快、高频性能好、反向电压高等优点。然而，为了实现较高的应用可靠性，从器件技术角度出发，SiC材料具有缺陷较多、沟道迁移率较低、成本较高等技术以及经济问题，严重制约着SiC功率器件的发展。
因此，如何制备高性能的氧化镓MOSFET器件成为目前亟待解决的技术问题。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种PIN肖特基二极管的氧化镓MOSFET及制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种PIN肖特基二极管的氧化镓MOSFET，包括：N型区、P型阱区、N+源极区、栅极、第一场氧化物层、源极和漏极，其中，
所述P型阱区位于所述N型区的表层中；所述栅极位于所述P型阱区的表层中；所述N+源极区位于所述P型阱区的表层中，且位于所述栅极的两侧，与所述栅极相距一定距离；所述第一场氧化物层位于所述栅极的上方；所述源极位于所述P型阱区的上方和所述第一场氧化物层的表面，将所述P型阱区的表面和所述N+源极区的表面覆盖，所述源极具有一体化连接的延展结构，所述延展结构贯穿所述第一场氧化物层、所述栅极和所述P型阱区且与所述N型区接触；所述漏极位于所述N型区的下表面；
所述N型区、所述P型阱区的材料包括Ga2O3，所述N+源极区的材料包括SiC。
在本发明的一个实施例中，所述N型区包括N+缓冲层和N-漂移层，其中，所述N-漂移层位于所述N+缓冲层上。
在本发明的一个实施例中，所述N+源极区的杂质浓度大于所述P型阱区的杂质浓度，所述P型阱区的杂质浓度大于所述N型区的杂质浓度。
在本发明的一个实施例中，所述P型阱区、所述N+源极区和所述栅极的表层中形成所述氧化镓MOSFET的沟道区，所述沟道区中添加有掺杂元素。
在本发明的一个实施例中，所述掺杂元素包括硫、硒、碲中的一种或多种，所述掺杂元素的浓度为1×1017cm-3～2×1021cm-3。
在本发明的一个实施例中，还包括接触区，所述接触区位于所述P型阱区的表层中，且所述N+源极区位于所述栅极和所述接触区之间，所述接触区与所述N+源极区接触。
在本发明的一个实施例中，所述N+源极区的上方还设置有第二场氧化物层，所述第二场氧化物层位于所述N+源极区和所述源极之间。
本发明的另一个实施例提供了一种PIN肖特基二极管的氧化镓MOSFET及制备方法，包括步骤：
S1、在N型区的表层中进行P型离子注入，形成P型阱区，其中，所述N型区、所述P型阱区的材料包括Ga2O3；
S2、刻蚀所述P型阱区形成第一凹槽，然后在所述第一凹槽中外延生长SiC，并对所述SiC进行N型离子注入，形成N+源极区；
S3、刻蚀所述P型阱区形成第二凹槽，然后在所述第二凹槽中外延生长栅金属，形成栅极；
S4、在所述栅极的上方外延生长场氧化物，形成第一场氧化物层；
S5、在器件上表面制备源极，使得所述源极将所述P型阱区的表面和所述N+源极区的表面覆盖，并贯穿所述第一场氧化物层、所述栅极和所述P型阱区且与所述N型区接触；
S6、在所述N型区的下表面外延生长漏极金属，形成漏极。
在本发明的一个实施例中，步骤S3之后还包括步骤：
在所述氧化镓MOSFET的沟道区中，将掺杂元素进行离子注入，然后对器件进行热处理。
在本发明的一个实施例中，步骤S2和S3之间还包括步骤：
在所述P型阱区的表层中进行P型离子注入，形成接触区，使得所述N+源极区位于所述栅极和所述接触区之间，且所述接触区与所述N+源极区接触。
与现有技术相比，本发明的有益效果：
1、本发明的氧化镓MOSFET中，N型区和P型阱区的材料采用Ga2O3，Ga2O3可以承受更高的温度，具有较好的热稳定性，其特性使得器件获得了更高的开关速度，可以显著提升器件承受的功率和运行的温度，使器件具有更强的稳定性和可靠性；同时由于Ga2O3具有超高禁带宽度的原因，对其进行掺杂后电导率得到了大幅度提升，解决了SiC器件较高经济成本和沟道迁移率低的问题，提高了器件的性能。
2、本发明在氧化镓MOSFET的沟道区中添加掺杂元素，在减小沟道电阻的状态下提高了阈值电压，同时满足了沟道电阻的减小和MOSFET的阈值的升高，能够提高氧化镓MOSFET作为常关型的器件使用时的可靠性。
附图说明
图1为本发明实施例提供的一种PIN肖特基二极管的氧化镓MOSFET的结构示意图；
图2为本发明实施例提供的另一种PIN肖特基二极管的氧化镓MOSFET的结构示意图；
图3为本发明实施例提供的一种PIN肖特基二极管的氧化镓MOSFET的制备方法的流程示意图；
图4a-图4l为本发明实施例提供的一种PIN肖特基二极管的氧化镓MOSFET的制备方法的过程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种PIN肖特基二极管的氧化镓MOSFET的结构示意图。该种PIN肖特基二极管的氧化镓MOSFET包括：N型区1、P型阱区2、N+源极区3、栅极4、第一场氧化物层5、源极6和漏极7。
N型区1包括N+缓冲层11和N-漂移层12，其中，N-漂移层12位于N+缓冲层11上。具体的，N+缓冲层11采用n型且低电阻的氧化镓构成的半导体基板；N-漂移层12的材料为N型Ga2O3，厚度为5～100μm，杂质浓度为1×1014cm-3～1×1017cm-3。
P型阱区2位于N型区1的表层中，即在N-漂移层12的表层部设置了多个由P型氧化镓构成的阱区域。具体的，P型阱区2位于N-漂移层12的上表面，P型阱区2深度不超过漂移层的厚度的0.5～3μm，其材料为P型Ga2O3，掺杂杂质可以为Al，其杂质浓度大于N型区1的杂质浓度，Al的杂质浓度1×1015cm-3～1×1019cm-3。
在P型阱区2的上表面形成有沟槽，在沟槽中设置有栅极4，且栅极4与P型阱区2的上表面接触，形成栅极4位于P型阱区2的表层中的结构。具体的，栅金属为TiN、Ni、Al中的一种或多种，其厚度小于P型阱区2的厚度。
N+源极区3位于P型阱区2的表层中，且位于栅极4的两侧，与栅极4相距一定距离，即P型阱区2的表层部，在从P型阱区2的外周以规定的间隔进入内部的表面侧的位置，形成由N型的碳化硅构成的N+源极区3。具体的，N+源极区3对称分布在栅极4两侧的P型阱区2的表层中。N+源极区3的材料为N+SiC，掺杂杂质为N，N的离子注入深度设为比P型阱区2的厚度薄，其杂质浓度大于P型阱区2的杂质浓度，N的杂质浓度为1×1018cm-3～1×1021cm-3。
第一场氧化物层5位于栅极4的上方，将栅极4覆盖住。具体的，第一场氧化物层5相对于P型阱区2形成凸起；第一场氧化物层5的材料包括Al2O3、SiO2、HfO2和HfSiO中的一种或多种。
源极6位于P型阱区2的上方和第一场氧化物层5的表面，将P型阱区2和N+源极区3的表面均覆盖；源极6具有一体化连接的延展结构61，延展结构61贯穿第一场氧化物层5、栅极4和P型阱区2且与N型区1接触。
具体的，源极6包括凸起结构、平展结构和延展结构，其中，凸起结构、平展结构和延展结构一体化连接，凸起结构与栅极4之间灌入场氧化物，凸起结构覆盖在第一场氧化物层5的表面，平展结构覆盖在P型阱区2的上方，将P型阱区2和N+源极区3的表面均覆盖，延展结构与凸起结构垂直连接，贯穿第一场氧化物层5、栅极4和P型阱区2且与N型区1中的N-漂移层12接触。源极6的材料包括Pt、Ti、Al、Ni、Au中的一种或多种。
本实施例中，延展结构贯穿栅极且与N型区接触，形成肖特基势垒，由于源极6直接与N+源极区3接触，使得肖特基势垒形成N+型区环绕，从而形成一种可快恢复、且结合传统PIN二极管与肖特基二极管的混合型PIN肖特基二极管。
漏极7位于N型区1的下表面。具体的，漏极7位于N型区1中的N+缓冲层11的下表面，其材料包括Pt、Ti、Al、Ni、Au中的一种或多种，其厚度为50nm。
上述氧化镓MOSFET中，在P型阱区2、N+源极区3、栅极4靠近源极6的表层中形成氧化镓MOSFET的沟道区，即从N-漂移层12表面下至规定厚度的P型阱区2内形成沟道区，沟道区厚度约为10nm，在沟道区中添加有掺杂元素，掺杂元素包括硫、硒、碲中的一种或多种，掺杂元素的浓度为1×1017cm-3～2×1021cm-3，掺杂元素的深度为10～500nm，P型阱区2中掺杂元素的面密度优选为1×1011cm-2～1×1014cm-2。
如果将MOSFET的阈值电压设定得高，则沟道电阻增加，因而不能同时满足沟道电阻的减小和MOSFET的阈值的升高，而本实施例通过在氧化镓MOSFET的沟道区中添加掺杂元素，在减小沟道电阻的状态下提高了阈值电压，同时满足了沟道电阻的减小和MOSFET的阈值的升高，能够提高氧化镓MOSFET作为常关型的器件使用时的可靠性。
请参见图2，图2为本发明实施例提供的另一种PIN肖特基二极管的氧化镓MOSFET的结构示意图。该PIN肖特基二极管的氧化镓MOSFET包括：N型区1、P型阱区2、N+源极区3、栅极4、第一场氧化物层5、源极6、漏极7、接触区8和第二场氧化物层31。
N型区1、P型阱区2、N+源极区3、栅极4、第一场氧化物层5、源极6、漏极7的相对位置请参见上述实施例，此处不再赘述。
接触区8位于P型阱区2的表层中，且N+源极区3位于栅极4和接触区8之间，接触区8与N+源极区3接触，即在P型阱区2的表层部的源区域的更内侧与N-漂移层12的边界的相反侧的P型阱区2的表层部，形成由低电阻P型氧化镓构成的接触区8。可以理解的是，源极6的平展结构将P型阱区2、N+源极区3和接触区8的表面均覆盖。
具体的，接触区8的掺杂杂质为Al，接触区8的杂质浓度比N-漂移层12的杂质浓度、P型阱区2的杂质浓度高，杂质浓度为1×1018cm-3～1×1021cm-3；接触区8的深度为0.5～3μm，即接触区8离子注入的深度设为不超过N-漂移层12厚度的0.5～3μm。
第二场氧化物层31设置在N+源极区3的上方，其位于N+源极区3和源极6之间。第二场氧化物层31的材料包括Al2O3、SiO2、HfO2和HfSiO中的一种或多种。
本实施例的PIN肖特基二极管的氧化镓MOSFET，在肖特基二极管集成在MOSFET结构中，实现在不损失MOSFET功耗的情况下减少其外围器件的使用数量，实现减少开关损耗的目的的基础上，通过使用氧化镓作为MOSFET器件的材料，并加入硫、硒、碲的至少一种。
其中，将快恢复混合型PIN肖特基二极管(MPS)集成在氧化镓MOSFET结构中，对比传统的沟槽型MOSFET外接二极管的形式，在不损失氧化镓MOSFET功耗的情况下减少其外围器件的使用数量，实现了减少开关损耗的目的。
使用Ga2O3材料替代SiC材料作为半导体主体材料，并和SiC形成异质结，Ga2O3可以承受更高的温度，具有较好的热稳定性，其特性使得器件获得了更高的开关速度，可以显著提升器件承受的功率和运行的温度，使器件具有更强的稳定性和可靠性；同时由于Ga2O3具有超高禁带宽度的原因，对其进行掺杂后电导率得到了大幅度提升，例如，本实施例进行高浓度掺杂后Ga2O3的电导率能提升3个数量级，解决了SiC器件较高经济成本和沟道迁移率低的问题，提高了器件的性能。
实施例二
在实施例一的基础上，请参见图3和图4a-图4l，图3为本发明实施例提供的一种PIN肖特基二极管的氧化镓MOSFET的制备方法的流程示意图，图4a-图4l为本发明实施例提供的一种PIN肖特基二极管的氧化镓MOSFET的制备方法的过程示意图。该制备方法包括步骤：
S1、在N型区1的表层中进行P型离子注入，形成P型阱区2，其中，N型区1、P型阱区2的材料包括Ga2O3。
首先，采用n型且低电阻的氧化镓构成的半导体基板作为N+缓冲层11，采用化学气相沉积法在N+缓冲层11上外延生长N-漂移层12，N-漂移层12的杂质浓度为1×1014cm-3～1×1017cm-3，厚度为5μm～100μm，材料为n型氧化镓，N+缓冲层11和N-漂移层12形成N型区1，请参见图4a。
然后，在N-漂移层12表面的规定区域内，采用光致抗蚀剂等形成注入掩模，将p型杂质铝Al进行离子注入。此时，Al离子注入的深度不超过漂移层的厚度的0.5～3μm；离子注入Al的杂质浓度比N-漂移层12的n型杂质浓度高，为1×1015cm-3～1×1019cm-3。然后，将注入掩模除去，进行了Al离子注入的区域成为P型阱区2，请参见图4b。
S2、刻蚀P型阱区2形成第一凹槽32，然后在第一凹槽32中外延生长SiC，并对SiC进行N型离子注入，形成N+源极区3。
首先，在N-漂移层12表面即P型阱区2的内侧的规定部位进行刻蚀，形成第一凹槽32，请参见图4c；然后，在第一凹槽32中外延生长SiC；接着，采用光致抗蚀剂等形成注入掩模，将作为n型杂质的氮(N)进行离子注入，N离子注入深度设为比P型阱区2的厚度薄，N的杂质浓度超过P型阱区2的p型杂质浓度，为1×1018cm-3～1×1021cm-3。然后，将注入掩模除去，注入了N的区域形成N+源极区3，请参见图4d。
S3、在P型阱区2的表层中进行P型离子注入，形成接触区8，使得N+源极区3位于栅极4和接触区8之间，且接触区8与N+源极区3接触。
具体的，在N-漂移层12的表面即P型阱区2的表层中，采用光致抗蚀剂等形成注入掩模，将p型杂质Al进行离子注入，离子注入的深度不超过漂移层的厚度，为0.5～3μm，Al离子注入的杂质浓度比N-漂移层12的n型杂质浓度、P型阱区2的p型杂质浓度高，为1×1018cm-3～1×1021cm-3。然后，将注入掩模除去，经Al离子注入的区域成为接触区8，请参见图4e。
S4、刻蚀P型阱区2形成第二凹槽41，然后在第二凹槽41中外延生长栅金属，形成栅极4。
首先，对P型阱区2的N+源极区3的中间部位进行刻蚀，形成第二凹槽41，第二凹槽41的厚度小于P型阱区2的厚度，请参见图4f；然后，在第二凹槽41中生长栅金属，栅金属为TiN、Ni、Al中的一种或多种，形成栅极4，请参见图4g。
S5、在氧化镓MOSFET的沟道区中，将掺杂元素进行离子注入，然后对器件进行热处理。
具体的，在包含P型阱区2、N+源极区3的N-漂移层12表面到规定的深度，即在氧化镓MOSFET的沟道区将硫进行离子注入，注入深度为10nm～500nm，例如300nm左右，硫浓度的峰值为1×1017cm-3～2×1021cm-3，例如1×1018cm-3，阱区域中所含硫的面密度优选为1×1011cm-2～1×1014cm-2，例如5×1011cm-2～1×1013cm-2，注入的元素区域请参见图4h。
接着，采用热处理装置，在氩气(Ar)等非活性气体气氛中，在1300～1900℃的温度下进行30秒～1小时的退火。通过该退火，使上述步骤的注入离子电活化。
本实施例通过在氧化镓MOSFET的沟道区中添加掺杂元素，在减小沟道电阻的状态下提高了阈值电压，同时满足了沟道电阻的减小和MOSFET的阈值的升高，能够提高氧化镓MOSFET作为常关型的器件使用时的可靠性。
S6、在栅极4的上方外延生长场氧化物，形成第一场氧化物层5。
具体的，利用化学气相外延法在栅极4的上方生长场氧化物，场氧化物的材料包括Al2O3、SiO2、HfO2和HfSiO中的一种或多种，形成第一场氧化物层5，请参见图4i。
在另一个实施例中，利用化学气相外延法在栅极4的上方和N+源极区3上方外延生长场氧化物，使得N+源极区3上场氧化物的厚度小于栅极4上方场氧化物的厚度，形成第一场氧化物层5和第二场氧化物层31，请参见图4j。
S7、在器件上表面制备源极6，使得源极6将P型阱区2的表面和N+源极区3的表面覆盖，并贯穿第一场氧化物层5、栅极4和P型阱区2且与N型区1接触。
首先，刻蚀第一场氧化物层5、栅极4、P型阱区2和N型区1，形成贯穿第一场氧化物层5、栅极4和P型阱区2且与N型区1接触的凹槽；然后，在在P型阱区2的上方和第一场氧化物层5的表面以及凹槽中外延生长Pt、Ti、Al、Ni、Au中的一种或多种，形成源极6，请参见图4k。
在另一实施例中，在P型阱区2的上方和第一场氧化物层5的表面以及第二场氧化物层31的表面外延生长Pt、Ti、Al、Ni、Au中的一种或多种，形成源极6。
S8、在N型区1的下表面外延生长漏极金属，形成漏极7。
具体的，在N型区1的下表面外延生长Pt、Ti、Al、Ni、Au中的一种或多种，形成漏极7，请参见图4l。
制备得到的器件结构请参见实施例一，本实施例不再赘述。
本实施例中，使用Ga2O3材料替代SiC材料作为半导体主体材料，并和SiC形成异质结，Ga2O3可以承受更高的温度，具有较好的热稳定性，其特性使得器件获得了更高的开关速度，可以显著提升器件承受的功率和运行的温度，使器件具有更强的稳定性和可靠性；同时由于Ga2O3具有超高禁带宽度的原因，对其进行掺杂后电导率得到了大幅度提升，例如，本实施例进行高浓度掺杂后Ga2O3的电导率能提升3个数量级，且制作方法更方便，解决了SiC器件较高经济成本和沟道迁移率低的问题，提高了器件的性能。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种PIN肖特基二极管的氧化镓MOSFET，其特征在于，包括：N型区(1)、P型阱区(2)、N+源极区(3)、栅极(4)、第一场氧化物层(5)、源极(6)和漏极(7)，其中，
所述P型阱区(2)位于所述N型区(1)的表层中；所述栅极(4)位于所述P型阱区(2)的表层中；所述N+源极区(3)位于所述P型阱区(2)的表层中，且位于所述栅极(4)的两侧，与所述栅极(4)相距一定距离；所述第一场氧化物层(5)位于所述栅极(4)的上方；所述源极(6)位于所述P型阱区(2)的上方和所述第一场氧化物层(5)的表面，将所述P型阱区(2)的表面和所述N+源极区(3)的表面覆盖，所述源极(6)具有一体化连接的延展结构(61)，所述延展结构(61)贯穿所述第一场氧化物层(5)、所述栅极(4)和所述P型阱区(2)且与所述N型区(1)接触；所述漏极(7)位于所述N型区(1)的下表面；
所述N型区(1)、所述P型阱区(2)的材料包括Ga2O3，所述N+源极区(3)的材料包括SiC。
2.根据权利要求1所述的PIN肖特基二极管的氧化镓MOSFET，其特征在于，所述N型区(1)包括N+缓冲层(11)和N-漂移层(12)，其中，所述N-漂移层(12)位于所述N+缓冲层(11)上。
3.根据权利要求1所述的PIN肖特基二极管的氧化镓MOSFET，其特征在于，所述N+源极区(3)的杂质浓度大于所述P型阱区(2)的杂质浓度，所述P型阱区(2)的杂质浓度大于所述N型区(1)的杂质浓度。
4.根据权利要求1所述的PIN肖特基二极管的氧化镓MOSFET，其特征在于，所述P型阱区(2)、所述N+源极区(3)和所述栅极(4)的表层中形成所述氧化镓MOSFET的沟道区，所述沟道区中添加有掺杂元素。
5.根据权利要求4所述的PIN肖特基二极管的氧化镓MOSFET，其特征在于，所述掺杂元素包括硫、硒、碲中的一种或多种，所述掺杂元素的浓度为1×1017cm-3～2×1021cm-3。
6.根据权利要求1所述的PIN肖特基二极管的氧化镓MOSFET，其特征在于，还包括接触区(8)，所述接触区(8)位于所述P型阱区(2)的表层中，且所述N+源极区(3)位于所述栅极(4)和所述接触区(8)之间，所述接触区(8)与所述N+源极区(3)接触。
7.根据权利要求1所述的PIN肖特基二极管的氧化镓MOSFET，其特征在于，所述N+源极区(3)的上方还设置有第二场氧化物层(31)，所述第二场氧化物层(31)位于所述N+源极区(3)和所述源极(6)之间。
8.一种PIN肖特基二极管的氧化镓MOSFET及制备方法，其特征在于，包括步骤：
S1、在N型区(1)的表层中进行P型离子注入，形成P型阱区(2)，其中，所述N型区(1)、所述P型阱区(2)的材料包括Ga2O3；
S2、刻蚀所述P型阱区(2)形成第一凹槽(32)，然后在所述第一凹槽(32)中外延生长SiC，并对所述SiC进行N型离子注入，形成N+源极区(3)；
S3、刻蚀所述P型阱区(2)形成第二凹槽(41)，然后在所述第二凹槽(41)中外延生长栅金属，形成栅极(4)；
S4、在所述栅极(4)的上方外延生长场氧化物，形成第一场氧化物层(5)；
S5、在器件上表面制备源极(6)，使得所述源极(6)将所述P型阱区(2)的表面和所述N+源极区(3)的表面覆盖，并贯穿所述第一场氧化物层(5)、所述栅极(4)和所述P型阱区(2)且与所述N型区(1)接触；
S6、在所述N型区(1)的下表面外延生长漏极金属，形成漏极(7)。
9.根据权利要求8所述的PIN肖特基二极管的氧化镓MOSFET及制备方法，其特征在于，步骤S3之后还包括步骤：
在所述氧化镓MOSFET的沟道区中，将掺杂元素进行离子注入，然后对器件进行热处理。
10.根据权利要求8所述的PIN肖特基二极管的氧化镓MOSFET及制备方法，其特征在于，步骤S2和S3之间还包括步骤：
在所述P型阱区(2)的表层中进行P型离子注入，形成接触区(8)，使得所述N+源极区(3)位于所述栅极(4)和所述接触区(8)之间，且所述接触区(8)与所述N+源极区(3)接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110764204.2A CN113555443A (zh) | 2021-07-06 | 2021-07-06 | 一种pin肖特基二极管的氧化镓mosfet及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110764204.2A CN113555443A (zh) | 2021-07-06 | 2021-07-06 | 一种pin肖特基二极管的氧化镓mosfet及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113555443A true CN113555443A (zh) | 2021-10-26 |
Family
ID=78102796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110764204.2A Pending CN113555443A (zh) | 2021-07-06 | 2021-07-06 | 一种pin肖特基二极管的氧化镓mosfet及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113555443A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140027781A1 (en) * | 2012-07-26 | 2014-01-30 | Cree, Inc. | Monolithic bidirectional silicon carbide switching devices and methods of forming the same |
| JP2015026664A (ja) * | 2013-07-25 | 2015-02-05 | 三菱電機株式会社 | 半導体装置 |
| US20160099306A1 (en) * | 2014-10-01 | 2016-04-07 | Beyond Innovation Technology Co., Ltd. | Monolithic merged pin schottky diode structure |
| CN105870205A (zh) * | 2016-04-25 | 2016-08-17 | 复旦大学 | 一种GaN基混合PIN肖特基二极管及其制备方法 |
| WO2017114113A1 (zh) * | 2015-12-31 | 2017-07-06 | 全球能源互联网研究院 | 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法 |
| US20180358463A1 (en) * | 2017-06-09 | 2018-12-13 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing a semiconductor device |
| CN109888024A (zh) * | 2018-12-29 | 2019-06-14 | 厦门芯光润泽科技有限公司 | Mps二极管器件及其制备方法 |
| CN111837241A (zh) * | 2018-03-06 | 2020-10-27 | Abb电网瑞士股份公司 | 具有自对准场板和台面终端结构的高功率半导体器件及其制造方法 |
| CN112614892A (zh) * | 2020-12-22 | 2021-04-06 | 成都杰启科电科技有限公司 | 一种pin肖特基二极管的碳化硅mosfet |
| CN112635307A (zh) * | 2021-01-20 | 2021-04-09 | 芯璨半导体科技(山东)有限公司 | 掺杂质注入方法、碳化硅功率器件及其制备方法 |
| CN112786587A (zh) * | 2019-11-08 | 2021-05-11 | 株洲中车时代电气股份有限公司 | 一种碳化硅mosfet器件及其元胞结构 |
-
2021
- 2021-07-06 CN CN202110764204.2A patent/CN113555443A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140027781A1 (en) * | 2012-07-26 | 2014-01-30 | Cree, Inc. | Monolithic bidirectional silicon carbide switching devices and methods of forming the same |
| JP2015026664A (ja) * | 2013-07-25 | 2015-02-05 | 三菱電機株式会社 | 半導体装置 |
| US20160099306A1 (en) * | 2014-10-01 | 2016-04-07 | Beyond Innovation Technology Co., Ltd. | Monolithic merged pin schottky diode structure |
| WO2017114113A1 (zh) * | 2015-12-31 | 2017-07-06 | 全球能源互联网研究院 | 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法 |
| CN105870205A (zh) * | 2016-04-25 | 2016-08-17 | 复旦大学 | 一种GaN基混合PIN肖特基二极管及其制备方法 |
| US20180358463A1 (en) * | 2017-06-09 | 2018-12-13 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing a semiconductor device |
| CN111837241A (zh) * | 2018-03-06 | 2020-10-27 | Abb电网瑞士股份公司 | 具有自对准场板和台面终端结构的高功率半导体器件及其制造方法 |
| CN109888024A (zh) * | 2018-12-29 | 2019-06-14 | 厦门芯光润泽科技有限公司 | Mps二极管器件及其制备方法 |
| CN112786587A (zh) * | 2019-11-08 | 2021-05-11 | 株洲中车时代电气股份有限公司 | 一种碳化硅mosfet器件及其元胞结构 |
| CN112614892A (zh) * | 2020-12-22 | 2021-04-06 | 成都杰启科电科技有限公司 | 一种pin肖特基二极管的碳化硅mosfet |
| CN112635307A (zh) * | 2021-01-20 | 2021-04-09 | 芯璨半导体科技(山东)有限公司 | 掺杂质注入方法、碳化硅功率器件及其制备方法 |
Non-Patent Citations (2)
| Title |
|---|
| TIANXIANG DAI等: "4H-SiC trench MOSFET with integrated fast recovery MPS diode", ELECTRONICS LETTERS, vol. 54, no. 3, pages 167 - 169, XP006075510, DOI: 10.1049/el.2017.3198 * |
| 康华光: "电子技术基础 模拟部分", 高等教育出版社, pages: 168 - 169 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10347735B2 (en) | Semiconductor device with lifetime killers and method of manufacturing the same | |
| JP3620513B2 (ja) | 炭化珪素半導体装置 | |
| JP5284389B2 (ja) | 半導体装置 | |
| JP6658137B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004247545A (ja) | 半導体装置及びその製造方法 | |
| CN108305834B (zh) | 一种增强型氮化镓场效应器件的制备方法 | |
| WO2017047286A1 (ja) | 半導体装置 | |
| WO2007099688A1 (ja) | ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法 | |
| JP6802454B2 (ja) | 半導体装置およびその製造方法 | |
| JP2019021753A (ja) | ゲートスイッチング素子とその製造方法 | |
| US20080108190A1 (en) | SiC MOSFETs and self-aligned fabrication methods thereof | |
| CN113113469A (zh) | 一种高耐压双栅极横向hemt器件及其制备方法 | |
| CN112447857A (zh) | 碳化硅场效应晶体管 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| JP5802492B2 (ja) | 半導体素子及びその製造方法 | |
| JP4948784B2 (ja) | 半導体装置及びその製造方法 | |
| JP6183087B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP5098293B2 (ja) | ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法 | |
| US10269952B2 (en) | Semiconductor device having steps in a termination region and manufacturing method thereof | |
| JP5607947B2 (ja) | 半導体装置およびその製造方法 | |
| JP6648852B1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP2004200391A (ja) | 半導体装置 | |
| JP3637052B2 (ja) | ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法 | |
| CN113972263B (zh) | 一种增强型AlGaN/GaN HEMT器件及其制备方法 | |
| WO2015111177A1 (ja) | 半導体装置，パワーモジュール，電力変換装置，および鉄道車両 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220217 Address after: 311400 room 706, building 23, No. 68 Jiangnan Road, Chunjiang street, Fuyang District, Hangzhou City, Zhejiang Province Applicant after: Zhejiang Xinke Semiconductor Co.,Ltd. Address before: 311421 room 908, building 23, No. 68 Jiangnan Road, Chunjiang street, Fuyang District, Hangzhou City, Zhejiang Province Applicant before: Zhejiang Xinguo Semiconductor Co.,Ltd. |
|
| TA01 | Transfer of patent application right |