CN111048594B - 一种集成快恢复二极管的SiC功率器件 - Google Patents

一种集成快恢复二极管的SiC功率器件 Download PDF

Info

Publication number
CN111048594B
CN111048594B CN201911105068.5A CN201911105068A CN111048594B CN 111048594 B CN111048594 B CN 111048594B CN 201911105068 A CN201911105068 A CN 201911105068A CN 111048594 B CN111048594 B CN 111048594B
Authority
CN
China
Prior art keywords
region
type
type semiconductor
sub
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911105068.5A
Other languages
English (en)
Other versions
CN111048594A (zh
Inventor
易波
赵青
谢欣桐
张浩悦
陈星弼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201911105068.5A priority Critical patent/CN111048594B/zh
Publication of CN111048594A publication Critical patent/CN111048594A/zh
Application granted granted Critical
Publication of CN111048594B publication Critical patent/CN111048594B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及功率半导体领域，具体提供一种集成快恢复二极管的SiC功率器件，包括SiC MOSFET和SiC IGBT；其中，对于集成PN结体二极管的SiC MOSFET器件，能够极大地降低体二极管的反向恢复电荷和相关的损耗、降低反向恢复尖峰电流，降低EMI噪声；对于集成PN结体二极管的逆导型SiC IGBT，能够极大地降低体二极管的反向恢复电荷和相关的损耗、降低反向恢复尖峰电流，降低EMI噪声；与此同时，通过设置底部的阳极深槽，设计阳极深槽深度、槽与槽之间的间距，从而调节电子流过路径的电阻，所述可以在单元胞内实现逆导型IGBT的输出特性无转折进入双极型工作模式。

Description

一种集成快恢复二极管的SiC功率器件
技术领域
本发明涉及功率半导体领域，具体提供一种具有低导通压降、快速关断特性以及集成反向快恢复二极管的SiC功率器件，包括SiC MOSFET和SiC IGBT。
背景技术
SiC功率半导体器件作为新一代的功率半导体器件，相比于传统的硅基器件，其具有更低的导通损耗、更快的开关频率以及更好的热特性等特点；作为功率半导体器件主流产品的MOSFET和IGBT在SiC材料中备受青睐。在MOSFET或者IGBT应用中往往需要反并联一个快恢复的高压续流二极管。SiC MOSFET本身集成有一个PiN体二极管，但是由于SiC的禁带宽度很大，其PN结的固有导通压降约为3V，从而体二极管的导通损耗非常大；同时，由于该体二极管的阳极注入效率较高，从而其反向恢复电荷和反向尖峰电流均很大，这会导致很大的反向恢复损耗。相比而言，传统的IGBT由于底部全部为P+型区阳极区，其集成的体二极管无法导电，需要将底部的P+型阳极区用N+型区分隔开来，并且通过阳极金属将P+型阳极区和耐压区短路在一起形成逆导型IGBT，如图8所示；这样，集成的体二极管(由P base和N-区构成)就可以正常导电了。对于硅基逆导型IGBT而言，在IGBT正向导通时，首先IGBT工作于单极性导电模式，即只有电子参与导电；只有当横向流过P+型阳极区上的电子电流(即Nbuffer区内横向流过的电子电流)产生的压降达到0.7V左右时，P+型阳极区才开始向耐压区注入空穴，IGBT才进入双极性工作模式；此时由于电导调制效应，耐压区的电阻降低，电流将急剧增大，输出电压特性出现“折回”现象；为了消除“折回”，需要P+型阳极区的长度是N+区的几倍，而这会导致反向导电时出现严重的电流不均匀现象，不利于IGBT可靠性提高。这一现象对SiC IGBT更为突出，原因在于横向流过P+型阳极区上的电子电流产生的压降需要达到3V左右才能使底部的PN结正常注入空穴；所以需要更宽的P+阳极区来产生上述3V压降，所以常规的硅基逆导型IGBT的结构无法适用于SiC IGB T；并且，SiC IGBT的体二极管也存在导通压降高，反向恢复电荷大，损耗高的缺点。
此外，IGBT采用电导调制效应降低耐压区的电阻，其在设计中通常面临的一个问题是导通压降与关断损耗的折中。通常阳极注入效率越高，导通压降越低，但是由于阳极注入了大量非平衡少子，在关断时这部分少子需要一定时间才能消失，从而出现电流拖尾，增加关断损耗。一种常用的优化导通压降和关断损耗的方案是在IGBT阴极引入载流子存储层结构(C arrier Stored Layer：CSL)，如图8所示；该结构通过引入CSL增加阴极注入效率来降低阳极注入效率，在关断时阴极附近的大量少子可以在高电场的作用下快速抽出耐压区，从而IG BT可以快速关断。通常CSL掺杂越高，上述折中关系优化越好；但是随着CSL浓度提高，Pbase/CSL构成的PN结将由于重掺杂而提前击穿，所以器件无法承受高电压。
发明内容
本发明的目的在于针对SiC MOSFET和IGBT反并联的PN结体二极管、反向恢复电荷大以及SiC IGBT关断速度慢以及无法采用硅基常规逆导型结构的缺点，提出一种新型SiCMOSFET和IGBT结构。为实现该目的，本发明采用的技术方案为：
一种集成快恢复二极管的SiC MOSFET器件，其元胞结构包括：
作为N型耐压区的轻掺杂区1；
所述N型耐压区1下表面设置有N型重掺杂欧姆接触区6，以及覆盖于N型重掺杂欧姆接触区6下表面的阳极金属3，用于构成MOSFET器件；
所述N型耐压区1上表面设置有P型半导体区基区5及两个栅极深槽，所述两个栅极深槽将P型半导体基区5分割成三个独立的子区，从左向右或从右向左依次称为第一子区、第二子区及第三子区；所述第一子区与第三子区下表面分别设置有掺杂较重的N型半导体区4，所述N型半导体区4的浓度比所述N型耐压区1的浓度高一个数量级以上；所述N型半导体区4的部分区域和N型耐压区1相接触；所述第一子区与第三子区内分别设置有与槽壁接触的作为阴极源区的N型重掺杂区14，以及作为体接触区的P型重掺杂区12；所述P型重掺杂区12、N型重掺杂区14上表面设置有阴极金属10；所述栅极深槽由位于槽壁的氧化层7和填充于槽壁内的导体8构成，所述导体上覆盖有栅电极金属9；所述第二子区下表面设置有掺杂较轻的N型半导体区15(激活后的浓度不大于1×1018cm-3)，上表面与阴极金属10构成P型肖特基接触；
所述元胞结构还包括P型半导体区11，所述P型半导体区11位于两个栅极深槽及掺杂较轻的N型半导体区15下方、且与N型半导体区4相接触。
进一步，所述P型半导体区11以及N型半导体区4下方设置有N型半导体区16，所述N型半导体区16的掺杂浓度比N型耐压区1高。
一种集成快恢复二极管的SiC IGBT器件，其元胞结构包括：
作为耐压区的N型轻掺杂区1；
所述N型耐压区1下表面设置有N型半导体缓冲层13，所述N型半导体缓冲层13下表面设置有P型阳极区2，所述P型阳极区2下表面覆盖有阳极金属3；用于构成IGBT器件；
所述N型耐压区1上表面设置有P型半导体区基区5及两个栅极深槽，所述两个栅极深槽将P型半导体基区5分割成三个独立的子区，从左向右或从右向左依次称为第一子区、第二子区及第三子区；所述第一子区与第三子区下表面分别设置有掺杂较重的N型区4作为载流子存储层，所述N型半导体区4的浓度比所述N型耐压区1的浓度高一个数量级以上；所述N型载流子存储层4的部分区域和N型耐压区1相接触；所述第一子区与第三子区内分别设置有与槽壁接触的作为阴极源区的N型重掺杂区14，以及作为体接触区的P型重掺杂区12；所述P型重掺杂区12、N型重掺杂区14上表面设置有阴极金属10；所述栅极深槽由位于槽壁的氧化层7和填充于槽壁内的导体8构成，所述导体上覆盖有栅电极金属9；所述第二子区下表面设置有掺杂较轻的N型半导体区15(激活后的浓度不大于1×1018cm-3)，上表面与阴极金属10构成P型肖特基接触；
所述元胞结构还包括P型半导体区11，所述P型半导体区11位于两个栅极深槽及掺杂较轻的N型半导体区15下方、且与N型载流子存储区4相接触。
进一步，所述P型半导体区11以及N型半导体区4下方设置有N型半导体区16，所述N型半导体区16的掺杂浓度比N型耐压区1高。
进一步，所述第二子区通过重掺杂P型半导体区12和阴极金属10接触。
一种集成快恢复二极管的逆导型SiC IGBT器件，其元胞结构包括：
作为耐压区的N型轻掺杂区1；
设置于耐压区1下表面的N型半导体缓冲层13，所述N型半导体缓冲层13下表面设置有阳极金属3；所述N型半导体缓冲层13内设置有多个阳极深槽、对应于每个阳极深槽的P型阳极区2、以及设置于相邻P型阳极区2之间的N型重掺杂欧姆接触区6，所述P型阳极区2包围所述阳极深槽，且相邻P型阳极区不接触，中间由所述N型半导体缓冲层(13)隔离；所述阳极深槽内填充有阳极金属3，所述P型阳极区2、N型重掺杂欧姆接触区均与阳极金属3相接触；
所述N型耐压区1上表面设置有P型半导体区基区5及两个栅极深槽，所述两个栅极深槽将P型半导体基区5分割成三个独立的子区，从左向右或从右向左依次称为第一子区、第二子区及第三子区；所述第一子区与第三子区下表面分别设置有掺杂较重的N型半导体区4作为载流子存储层，所述N型半导体区4的浓度比所述N型耐压区1的浓度高一个数量级以上；所述N型载流子存储层4的部分区域和N型耐压区1相接触；所述第一子区与第三子区内分别设置有与槽壁接触的作为阴极源区的N型重掺杂区14，以及作为体接触区的P型重掺杂区12；所述P型重掺杂区12、N型重掺杂区14上表面设置有阴极金属10；所述栅极深槽由位于槽壁的氧化层7和填充于槽壁内的导体8构成，所述导体上覆盖有栅电极金属9；所述第二子区下表面设置有掺杂较轻的N型半导体区15(激活后的浓度不大于1×1018cm-3)，上表面与阴极金属10构成P型肖特基接触；
所述元胞结构还包括P型半导体区11，所述P型半导体区11位于两个栅极深槽及掺杂较轻的N型半导体区15下方、且与N型载流子存储区4相接触。
进一步，所述P型半导体区11以及N型半导体区4下方设置有N型半导体区16，所述N型半导体区16的掺杂浓度比N型耐压区1高。
本发明原理和有益效果在于：
本发明提供集成快恢复二极管的SiC功率器件，包括SiC MOSFET和SiC IGBT；所述SiC器件的特点在于，所述P型半导体区11、掺杂较轻的N型半导体区15、槽栅之间的P型半导体基区5以及槽栅之间侧壁和栅极金属9分别构成一个PMOS。当器件关断耐压时，随着阳极电位升高，较轻掺杂的N型半导体区15电位随之升高，即PMOS的栅源电压降低(负值)，当较轻掺杂的N型半导体区15电位到达PMOS阈值电压的绝对值时，PMOS开启使得P型半导体区11和槽栅之间的P型半导体基区5连通；N型耐压区1的空穴泄漏电流绝大部分通过开启的PMOS沟道流向阴极金属10；此时P型半导体区11的电位将通过开启的PMOS沟道以及微弱正偏的P型肖特基结连接到阴极而被钳位在很低的值；此时，耐压将主要由P型半导体区11和N型耐压区1构成的反偏二极管耐压，N型载流子存储区4的电位被屏蔽在很低的值，从而即使N型载流子存储区4掺杂浓度很高，由P型半导体基区5和N型载流子存储区4构成的二极管也不会击穿；并且，由于SiC器件的泄漏电流比硅基低几个数量级，所以上述两个PMOS就足以钳位P型半导体区11的电位，从而提高了沟道的密度，可以进一步降低导通压降。
对于集成PN结体二极管的SiC MOSFET器件，在其体二极管反向导通工作时，由于二极管的P型半导体基区5下的N型载流子存储区4为重掺杂，并且P型肖特基二极管反偏，所述第二子区5不会向耐压区注入空穴，此时只有PN结体二极管(P型半导体第一和第三子区5和N型半导体区4、N型耐压区1、N型欧姆接触区6构成)参与导电；从而二极管阳极的注入效率很低，从而能够极大地降低体二极管的反向恢复电荷和相关的损耗、降低反向恢复尖峰电流，降低EMI噪声。
对于本发明的IGBT结构而言，由于N载流子存储区4为重掺杂，大量从而底部P型阳极区2注入耐压区的空穴将被N型载流子存储区4和N型耐压区1之间形成的内建势阻挡而积累在阴极附近；并且，通过设置第二子区和阴极金属的P型肖特基接触，可以进一步形成对空穴的势垒，进一步增强空穴在阴极附近的堆积，从而该IGBT的阴极注入效率将被极大地提高，从而获得更优的导通压降和关断损耗折中关系。对于集成PN结体二极管的逆导型SiCIGBT，由于P型肖特基二极管的存在，IGBT反向导通时，所述P型肖特基二极管反偏，由第二子区、N区15、P区11、N区1构成的PNPN晶闸管不会导通，此时只有体二极管(P型半导体第一和第三子区5和N型载流子存储区4、N型耐压区1、N型欧姆接触区6构成)的阳极注入效率被重掺杂的N型载流子存储区4极大地降低，从而能够极大地降低体二极管的反向恢复电荷和相关的损耗、降低反向恢复尖峰电流，降低EMI噪声；与此同时，通过设置底部的阳极深槽，使得原来传统逆导型IGBT中电子电流需要横向流过非常宽的P型阳极来产生3V的压降以开启SiC IGBT的底部的PN结二极管的机制不在需要，在本发明中电子电流变为纵向流过两个阳极深槽之间的N型半导体缓冲层13来产生3V的压降；通过阳极深槽深度、槽与槽之间的间距设计，从而调节电子流过路径的电阻，能够在单元胞内实现逆导型IGBT的输出特性无转折进入双极型工作模式。
进一步，通过在N型区4和P型区11下方设置N型区16能够进一步优化器件的输出特性，使得输出特性的饱和电流更低，更稳定，随器件两端电压的升高而增加不明显，提高器件的短路安全工作区；这主要是由于，P区11的两侧和N型耐压区1形成了JFET区域，由于N区1掺杂很低，所以JFET区域电阻很大，JFET区不能设置的太窄和太长，这就导致P区11对N区4电位屏蔽作用较弱，N区4电位会随着器件两端电压升高而升高，使得饱和电流随之增加；通过设置掺杂比N区1重的N区16，能够减小JFET区电阻，从而进一步减小JFET区的宽度和增加长度，进而提高P区11对N区4的电场屏蔽效果，使得饱和电流更低更稳定。
附图说明
图1为本发明实施例1提出的一种集成PN结体二极管的槽栅SiC MOSFET元胞结构示意图。
图2为本发明实施例2提出的一种具有载流子存储层的槽栅SiC IGBT元胞结构示意图。
图3为本发明实施例3提出的一种具有载流子存储层的逆导型槽栅SiC IGBT元胞结构示意图。
图4为本发明实施例4提出的一种集成PN结体二极管的槽栅SiC MOSFET元胞结示意图。
图5为本发明实施例5提出的一种具有载流子存储层的槽栅SiC IGBT元胞结构示意图。
图6为本发明实施例6提出的一种具有载流子存储层的槽栅SiC IGBT元胞结构示意图。
图7为本发明实施例7提出的一种具有载流子存储层的逆导型槽栅SiC IGBT元胞结构示意图。
图8为传统的具有载流子存储层的槽栅逆导型IGBT元胞结构示意图。
具体实施方式
下面结合附图和实施例对本发明做进一步详细说明。
实施例1
本实施例提供一种集成PN结体二极管的槽栅SiC MOSFET器件，其元胞结构如图1所示，包括：作为耐压区的N型轻掺杂区1；
所述N型耐压区1下表面设置有N型重掺杂欧姆接触区6，以及覆盖于N型重掺杂欧姆接触区6下表面的阳极金属3，用于构成MOSFET器件；
所述N型耐压区1上表面设置有P型半导体区基区5及两个栅极深槽，所述两个栅极深槽将P型半导体基区5分割成三个独立的子区，从左向右或从右向左依次称为第一子区、第二子区及第三子区；所述第一子区与第三子区下表面分别设置有掺杂较重的N型半导体区4，所述N型半导体区4的部分区域和N型耐压区1相接触；所述第一子区与第三子区内分别设置有与槽壁接触的作为阴极源区的N型重掺杂区14，以及作为体接触区的P型重掺杂区12；所述P型重掺杂区12、N型重掺杂区14上表面设置有阴极金属10；所述栅极深槽由位于槽壁的氧化层7和填充于槽壁内的导体8构成，所述导体上覆盖有栅电极金属9；所述第二子区下表面设置有掺杂较轻的N型半导体区15，上表面与阴极金属10构成P型肖特基接触；
所述元胞结构还包括P型半导体区11，所述P型半导体区11位于两个栅极深槽及掺杂较轻的N型半导体区15下方、且与N型载流子存储区4相接触。
所述SiC MOSFET其体二极管反向导通工作时，由于二极管的P型半导体基区5下的N型载流子存储区4为重掺杂，并且P型肖特基二极管反偏，P型半导体第二子区5不会向N型耐压区1注入空穴，此时只有PN结体二极管(P型半导体第一和第三子区5和N型载流子存储区4、N型耐压区1、N型欧姆接触区6构成)参与导电。从而二极管阳极的注入效率很低，从而可以极大地降低体二极管的反向恢复电荷和相关的损耗、降低反向恢复尖峰电流，降低EMI噪声。
实施例2
为本实施例提供一种具有载流子存储层的槽栅SiC IGBT器件，其元胞结构如图2所示；其与实施例1的不同在于：所述N型耐压区1下表面设置有N型半导体缓冲层13，所述N型半导体缓冲层13下表面设置有P型阳极区2，所述P型阳极区2下表面覆盖有阳极金属3；用于构成IGBT器件；
所述IGBT器件耐压时，N型载流子存储层4的电位被导通的PMOS和P型肖特基二极管钳位的很低，所以N型载流子存储层4可以重掺杂而不会使器件提前击穿。由于N区4重掺杂，大量从而底部阳极P区注入耐压区的空穴将被N型载流子存储区4和N型耐压区1之间形成的内建势阻挡而积累在阴极附近；并且，通过设置第二子区和阴极金属的P型肖特基接触，可以进一步形成对空穴的势垒，进一步增强空穴在阴极附近的堆积，这样该IGBT的阴极注入效率将被极大地提高，从而获得更优的导通压降和关断损耗折中关系。
实施例3
本实施例提供一种逆导型SiC IGBT器件，其元胞结构如图3所示；其与实施例2不同在于：所述N型耐压区1下表面设置有N型半导体缓冲层13，所述N型半导体缓冲层13内设置有多个从半导体下表面深入半导体内的阳极深槽，所述阳极深槽内填充有阳极金属3；所述深槽周围被P型阳极区2包围，所述阳极区2不与所述N型耐压区1接触；所述相邻P型阳极区2之间设置有重掺杂的N型欧姆接触区6，且相邻P型阳极区不接触，中间由所述N型半导体缓冲层(13)隔离；所述P型阳极区2、N型欧姆接触区6和所述覆盖于半导体下表面的阳极金属3接触；用于构成逆导型IGBT器件；
和实施例2中表面结构的效果相同，N型载流子存储层4的电位被屏蔽的很低，所以N型载流子存储层4可以重掺杂而不会使器件提前击穿，从而获得更优的导通压降和关断损耗折中关系。
上述逆导型SiC IGBT器件的特点在于，对于本发明的集成PN结体二极管的逆导型IGBT而言，和实施例1相同，体二极管(P型半导体第一和第三子区5和N型载流子存储区4、N型耐压区1、N型欧姆接触区6构成)的阳极注入效率被重掺杂的N型载流子存储区4极大地降低，从而可以极大地降低体二极管的反向恢复电荷和相关的损耗、降低反向恢复尖峰电流，降低EMI噪声。
所述逆导型IGBT的特点还在于：通过设置底部的阳极深槽，使得原来传统逆导型IGBT中电子电流需要横向流过非常宽的P型阳极来产生3V的压降以开启SiC IGBT的底部的PN结二极管的机制不在需要；在本发明中电子电流变为纵向流过两个深槽之间的N型缓冲层13来产生3V的压降；由于深槽深度和槽与槽之间的间距可以设计，从而调节电子流过路径的电阻，所述可以在单元胞内实现逆导型IGBT的输出特性无转折进入双极型工作模式。
实施例4
本实施例提供一种SiC MOSFET器件，其元胞结构如图4所示；其与实施例1不同在于：所述P型半导体区11以及N型半导体区4下方设置有N型半导体区16。
实施例5
本实施例提供一种SiC IGBT器件，其元胞结构如图5所示；其与实施例2不同在于：所述P型半导体区11以及N型半导体区4下方设置有N型半导体区16。
实施例6
本实施例提供一种SiC IGBT器件，其元胞结构如图6所示；其与实施例5不同在于：所述第二子区通过重掺杂P区12和阴极金属10接触。
实施例7
本实施例提供一种逆导型SiC IGBT器件，其元胞结构如图7所示；其与实施例3不同在于：所述P型半导体区11以及N型半导体区4下方设置有N型半导体区16。
以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。

Claims (5)

1.一种集成快恢复二极管的SiC功率器件，其元胞结构包括：
N型耐压区（1）；
所述N型耐压区（1）下表面设置有N型重掺杂欧姆接触区（6），以及覆盖于N型重掺杂欧姆接触区下表面的阳极金属（3）；
所述N型耐压区（1）上表面设置有P型半导体基区（5）及两个栅极深槽，所述两个栅极深槽将P型半导体基区分割成三个独立的子区，顺序依次为第一子区、第二子区及第三子区；所述第一子区与第三子区下表面分别设置有第一N型半导体区（4），所述第一N型半导体区（4）的浓度比所述N型耐压区（1）的浓度高一个数量级以上，所述第一N型半导体区（4）与N型耐压区（1）相接触；所述第一子区与第三子区内分别设置有与槽壁接触的N型阴极源区（14）、以及P型体接触区（12），所述P型体接触区、N型阴极源区上表面设置有阴极金属（10）；所述栅极深槽由位于槽壁的氧化层（7）和填充于槽壁内的导体（8）构成，所述导体上覆盖有栅电极金属（9）；所述第二子区下表面设置有第二N型半导体区（15），上表面与阴极金属（10）构成P型肖特基接触；
所述元胞结构还包括P型半导体区（11），所述P型半导体区位于两个栅极深槽及第二N型半导体区（15）下方、且与第一N型半导体区（4）相接触；
所述P型半导体区（11）以及第一N型半导体区（4）下方还设置有第三N型半导体区（16），所述第三N型半导体区（16）的掺杂浓度比N型耐压区（1）高。
2.一种集成快恢复二极管的SiC功率器件，其元胞结构包括：
N型耐压区（1）；
所述N型耐压区（1）下表面设置有N型半导体缓冲层（13），所述N型半导体缓冲层下表面设置有P型阳极区（2），所述P型阳极区下表面覆盖有阳极金属（3）；
所述N型耐压区（1）上表面设置有P型半导体基区（5）及两个栅极深槽，所述两个栅极深槽将P型半导体基区分割成三个独立的子区，顺序依次为第一子区、第二子区及第三子区；所述第一子区与第三子区下表面分别设置有第一N型半导体区（4）作为载流子存储层，所述第一N型半导体区（4）的浓度比所述N型耐压区（1）的浓度高一个数量级以上，所述第一N型半导体区（4）与N型耐压区（1）相接触；所述第一子区与第三子区内分别设置有与槽壁接触的N型阴极源区（14）、以及P型体接触区（12），所述P型体接触区、N型阴极源区上表面设置有阴极金属（10）；所述栅极深槽由位于槽壁的氧化层（7）和填充于槽壁内的导体（8）构成，所述导体上覆盖有栅电极金属（9）；所述第二子区下表面设置有第二N型半导体区（15），上表面与阴极金属（10）构成P型肖特基接触；
所述元胞结构还包括P型半导体区（11），所述P型半导体区位于两个栅极深槽及第二N型半导体区（15）下方、且与第一N型半导体区（4）相接触；
所述P型半导体区（11）以及第一N型半导体区（4）下方还设置有第三N型半导体区（16），所述第三N型半导体区（16）的掺杂浓度比N型耐压区（1）高。
3.一种集成快恢复二极管的SiC功率器件，其元胞结构包括：
N型耐压区（1）；
设置于耐压区（1）下表面的N型半导体缓冲层（13），所述N型半导体缓冲层（13）下表面设置有阳极金属（3）；所述N型半导体缓冲层（13）内设置有多个阳极深槽、对应于每个阳极深槽的P型阳极区（2）、以及设置于相邻P型阳极区（2）之间的N型重掺杂欧姆接触区（6），所述P型阳极区（2）包围所述阳极深槽，且相邻P型阳极区不接触，中间由所述N型半导体缓冲层（13）隔离；所述阳极深槽内填充有阳极金属（3），所述P型阳极区、N型重掺杂欧姆接触区均与阳极金属相接触；
所述N型耐压区（1）上表面设置有P型半导体基区（5）及两个栅极深槽，所述两个栅极深槽将P型半导体基区分割成三个独立的子区，顺序依次为第一子区、第二子区及第三子区；所述第一子区与第三子区下表面分别设置有第一N型半导体区（4）作为载流子存储层，所述第一N型半导体区（4）的浓度比所述N型耐压区（1）的浓度高一个数量级以上，所述第一N型半导体区（4）与N型耐压区（1）相接触；所述第一子区与第三子区内分别设置有与槽壁接触的N型阴极源区（14）、以及P型体接触区（12），所述P型体接触区（12）、N型阴极源区上表面设置有阴极金属（10）；所述栅极深槽由位于槽壁的氧化层（7）和填充于槽壁内的导体（8）构成，所述导体上覆盖有栅电极金属（9）；所述第二子区下表面设置有第二N型半导体区（15），上表面与阴极金属（10）构成P型肖特基接触；
所述元胞结构还包括P型半导体区（11），所述P型半导体区位于两个栅极深槽及第二N型半导体区（15）下方、且与第一N型半导体区（4）相接触；
所述P型半导体区（11）以及第一N型半导体区（4）下方还设置有第三N型半导体区（16），所述第三N型半导体区（16）的掺杂浓度比N型耐压区（1）高。
4.根据权利要求1、2或3所述集成快恢复二极管的SiC功率器件，其特征在于，所述第二N型半导体区（15）激活后的浓度不大于1×1018 cm-3。
5.根据权利要求1、2或3所述集成快恢复二极管的SiC功率器件，其特征在于，所述第二子区通过P型体接触区（12）与阴极金属（10）接触。
CN201911105068.5A 2019-11-13 2019-11-13 一种集成快恢复二极管的SiC功率器件 Active CN111048594B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911105068.5A CN111048594B (zh) 2019-11-13 2019-11-13 一种集成快恢复二极管的SiC功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911105068.5A CN111048594B (zh) 2019-11-13 2019-11-13 一种集成快恢复二极管的SiC功率器件

Publications (2)

Publication Number Publication Date
CN111048594A CN111048594A (zh) 2020-04-21
CN111048594B true CN111048594B (zh) 2022-03-15

Family

ID=70231874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911105068.5A Active CN111048594B (zh) 2019-11-13 2019-11-13 一种集成快恢复二极管的SiC功率器件

Country Status (1)

Country Link
CN (1) CN111048594B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113193043B (zh) * 2021-04-19 2023-03-28 电子科技大学 一种具有二极管钳位载流子存储层的槽栅igbt器件
CN113555416B (zh) * 2021-09-22 2021-12-31 四川上特科技有限公司 一种功率二极管器件
CN113990923B (zh) * 2021-10-20 2023-04-04 电子科技大学 一种集成沟道二极管的碳化硅双槽mosfet
CN115295613B (zh) * 2022-10-08 2023-01-03 烟台台芯电子科技有限公司 一种快恢复二极管结构及其制造方法
CN116190420B (zh) * 2023-02-24 2024-03-26 上海林众电子科技有限公司 一种快恢复二极管结构及其制备方法
CN117766390B (zh) * 2024-02-22 2024-05-10 南京华瑞微集成电路有限公司 一种具有自偏置结构的rc-igbt及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109065540A (zh) * 2018-08-06 2018-12-21 中国科学院半导体研究所 一种集成SBD的SiC UMOSFET的结构及制备方法
CN110444589A (zh) * 2019-08-29 2019-11-12 电子科技大学 一种具有过流保护功能的igbt

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017055010A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109065540A (zh) * 2018-08-06 2018-12-21 中国科学院半导体研究所 一种集成SBD的SiC UMOSFET的结构及制备方法
CN110444589A (zh) * 2019-08-29 2019-11-12 电子科技大学 一种具有过流保护功能的igbt

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A Low On-state Voltage and Saturation Current TIGBT With Self-Biased pMOS;Ping Li et.al;《IEEE ELECTRON DEVICE LETTERS》;20161130;第37卷(第11期);第1470-1472页 *

Also Published As

Publication number Publication date
CN111048594A (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
CN110767753B (zh) 一种SiC功率器件
CN111048594B (zh) 一种集成快恢复二极管的SiC功率器件
US10319844B2 (en) Semiconductor device
CN110797403B (zh) 一种rc-igbt半导体装置
CN109427869B (zh) 一种半导体器件
US20200235231A1 (en) Igbt device with mos controllable hole path
CN109244136B (zh) 槽底肖特基接触SiC MOSFET器件
US10340373B2 (en) Reverse conducting IGBT
CN109728084B (zh) 一种具有深槽电场屏蔽结构的平面栅igbt器件
CN112928156B (zh) 一种浮空p柱的逆导型槽栅超结IGBT
CN112420694B (zh) 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件
CN111799334B (zh) 一种含有反向导电槽栅结构的超结mosfet
CN113471290B (zh) 隧穿辅助导通的硅/碳化硅异质结mosfet功率器件
CN112687744B (zh) 平面型碳化硅逆阻mosfet器件及其制备方法
CN111834449B (zh) 一种具有背面双mos结构的快速关断rc-igbt器件
CN114551601B (zh) 高抗浪涌电流能力的集成栅控二极管的碳化硅mosfet
CN109686788B (zh) 一种具有载流子存储层的槽栅igbt器件
CN103956381B (zh) 一种mos栅控晶闸管
CN111180518B (zh) 一种具有两种导电模式的超结mosfet
CN109686787B (zh) 一种利用二极管钳位的具有载流子存储层的igbt器件
US20150187922A1 (en) Power semiconductor device
US10483384B2 (en) Transistor device with high current robustness
CN112928155B (zh) 一种浮空p柱的槽栅超结IGBT
US9209287B2 (en) Power semiconductor device
CN113054012A (zh) 绝缘栅双极晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20200421

Assignee: Zhuhai Gree Electronic Components Co.,Ltd.

Assignor: University of Electronic Science and Technology of China

Contract record no.: X2023980039874

Denomination of invention: A SiC Power Device with Integrated Fast Recovery Diode

Granted publication date: 20220315

License type: Common License

Record date: 20230816

EE01 Entry into force of recordation of patent licensing contract