JP3395520B2 - 絶縁ゲートバイポーラトランジスタ - Google Patents
絶縁ゲートバイポーラトランジスタInfo
- Publication number
- JP3395520B2 JP3395520B2 JP14056196A JP14056196A JP3395520B2 JP 3395520 B2 JP3395520 B2 JP 3395520B2 JP 14056196 A JP14056196 A JP 14056196A JP 14056196 A JP14056196 A JP 14056196A JP 3395520 B2 JP3395520 B2 JP 3395520B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity
- conductivity type
- region
- channel region
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010410 layer Substances 0.000 claims description 67
- 239000012535 impurity Substances 0.000 claims description 12
- 239000002344 surface layer Substances 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thyristors (AREA)
Description
車両電鉄用スイッチング素子として用いられる大容量・
高耐圧用の絶縁ゲートバイポーラトランジスタに関す
る。
グ素子としてGTOサイリスタが使用されてきたが、近
年、GTOサイリスタよりスイッチング特性の優れた半
導体素子として、大容量・高耐圧の絶縁ゲートバイポー
ラトランジスタ(以下IGBTと記す)の適用が始まっ
ている。中でもノンパンチスルー(NPT)型のIGB
Tは高耐圧素子に好適と考えられており、盛んに研究と
開発が行われている。
である。以下において、n、pを冠した層、領域等はそ
れぞれ電子、正孔を多数キャリアとする層、領域等を意
味するものとする。図において、シリコン基板からなる
nベース層3の一方の側の表面層に、選択的にpチャネ
ル領域4が形成されており、さらに、そのpチャネル領
域4の表面層に選択的にnエミッタ領域5が形成されて
いる。そして、nベース層3の表面露出部とnエミッタ
領域5とで挟まれたpチャネル領域4の表面上にゲート
酸化膜6を介して、例えば多結晶シリコンからなるゲー
ト電極層7が設けられている。pチャネル領域4および
nエミッタ領域5の表面に共通に接触してAl合金のエ
ミッタ電極8が設けられている。また、nベース層3の
反対側の表面層には、pコレクタ層1が形成され、その
表面に接触してコレクタ電極9が設けられている。13
はゲート電極層7に接触して設けられたゲート電極であ
る。ゲート電極層7は、図示しない断面で互いに接続さ
れている。
として使用される場合、エミッタ電極8が接地され、コ
レクタ電極9に正の電圧が印加される。そして、ゲート
電極13に印加する電圧を制御し、コレクタ電極9、エ
ミッタ電極8間に電流が流れる状態(オン状態)および
流れない状態(オフ状態)をつくり出す。
(飽和電圧という)は、電流との積が損失となるので、
低いほうが望ましい。そして、IGBTはトランジスタ
であるため、ベース電流の供給能力が、オン状態の電圧
降下の大小に大きく寄与する。すなわち、大きなベース
電流を流せれば、それだけ飽和電圧は小さくできる。
しては、ゲート電極層7直下のnエミッタ領域5とn
ベース層3とに挟まれたpチャネル領域4の幅であるチ
ャネル長の短縮や、隣接するpチャネル領域4間の距
離の拡張等の方法が一般的に採用されている。しかし、 チャネル長の短縮は、チャネル抵抗が小さくなるため
負荷短絡事故等の際の短絡電流の増大をもたらす。
は、セル密度の低下(素子面積の増加)につながる。 というそれぞれ短所を有している。上記の問題点に鑑み
本発明の目的は、他の特性を大きく低下させることな
く、ベース電流の供給能力を大にし、飽和電圧を低下さ
せることのできるIGBTを提供することにある。
明は、第一導電型ベース層と、その第一導電型ベース層
の一方の側の表面層に選択的に形成された第二導電型チ
ャネル領域と、その第二導電型チャネル領域の表面層に
選択的に形成された第一導電型エミッタ領域と、第一導
電型エミッタ領域と第一導電型ベース層とに挟まれた第
二導電型チャネル領域の表面上にゲート絶縁膜を介して
形成されたゲート電極層と、そのゲート電極層に接触し
て設けられたゲート電極と、ゲート絶縁膜に覆われない
第二導電型チャネル領域と第一導電型エミッタ領域との
表面に共通に接触するエミッタ電極と、第一導電型ベー
ス層の他方の側の表面に形成された第二導電型コレクタ
層と、その第二導電型コレクタ層の表面に設けられたコ
レクタ電極とを有する絶縁ゲートバイポーラトランジス
タにおいて、第二導電型チャネル領域と第一導電型ベー
ス層との間であって、少なくとも、ゲート絶縁膜に覆わ
れた第二導電型チャネル領域直下の一部に、第一導電型
ベース層より不純物濃度の高い第一導電型高濃度領域が
形成されているものとする。
域と第一導電型ベース層との境界部分の不純物濃度が、
第一導電型ベース層に比して高いため、 1)チャネル形成の横方向拡散が、濃度の高い基板に施
されたのと同様になり、低濃度部分がなくなり、チャネ
ル長が短くなる。 2)オン状態での第二導電型チャネル領域直下の電子、
正孔濃度が高い。
電圧で形成される空乏層は短いが、定格電圧程度のコレ
クタ−エミッタ間電圧で形成される空乏層は一般の絶縁
ゲートバイポーラトランジスタとほとんど差異がない。 ものとなる。特に、第二導電型チャネル領域に一部重複
して形成された、第二導電型チャネル領域より拡散深さ
の深い第二導電型ウェル領域を有し、その第二導電型ウ
ェル領域および第二導電型チャネル領域と第一導電型ベ
ース層との間の全面に第一導電型高濃度領域が形成され
ているものがよい。
を伝うようにキャリアが供給されるため、従来IGBT
では電子電流が供給されない領域であった第二導電型チ
ャネル領域直下にキャリアが供給される。しかも、第一
導電型高濃度領域が、第二導電型チャネル領域を覆うよ
うに形成されているため、空乏層の広がりが均一である
ため、耐圧特性はほとんど影響を受けない。
型チャネル領域と同一の不純物導入マスクで選択的に導
入されているものとする。そのようにすれば、第一導電
型高濃度領域形成のためのマスクを特に作る必要が無
い。
ランジスタは、ベース電流の供給を増やすため、第二導
電型チャネル領域と第一導電型ベース層との境界の少な
くとも一部に高濃度領域を有するという特徴を有するも
のである。以下に、本発明の適用結果を実施例とともに
示す。 [実施例1]図1は、本発明の第一の実施例の縦型IG
BTの部分断面図である。図1に示したのは、電流のオ
ン・オフを行う活性部分である。その他に主に周辺部分
に耐圧を担うガードリング構造等の部分があるが、本発
明の本質に係わる部分でないので省略する。図におい
て、シリコン基板からなるnベース層3の一方の側の表
面層に、選択的にpチャネル領域4が形成されており、
そのpチャネル領域4の一部に重複してpチャネル領域
4より接合深さの深いpウェル領域10が形成されてい
る。さらに、pチャネル領域4の表面層に選択的にnエ
ミッタ領域5が形成されている。そして、nベース層3
の表面露出部とnエミッタ領域5とで挟まれたpチャネ
ル領域4の表面上にゲート酸化膜6を介して、例えば多
結晶シリコンからなるゲート電極層7が設けられてい
る。pチャネル領域4およびnエミッタ領域5の表面に
共通に接触してAl合金のエミッタ電極8が設けられて
いる。エミッタ電極8は、図のように絶縁膜12を介し
てゲート電極層7の上に延長してもよい。また、nベー
ス層3の反対側の表面層には、pコレクタ層1が形成さ
れ、その表面に接触してコレクタ電極9が設けられてい
る。13はゲート電極層7に接触して設けられたゲート
電極である。ゲート電極層7は、図示しない断面で互い
に接続されている。20は定格電圧印加時の空間電荷領
域であり、その境界が点線で示されている。図7の従来
のIGBTとの違いは、pチャネル領域4とnベース層
3との境界部分に、nベース層3より高い不純物濃度の
n高濃度領域11が形成されている点である。
m、厚さ400μmのものを使用し、従来のIGBTの
製造方法を基本にした工程に、n高濃度領域11形成の
ための工程を加えて試作した。すなわち、pウェル領域
10の形成後に、pチャネル領域4を形成するためのマ
スクを使用し、先ず燐のイオン注入、高温(1100
℃)熱処理によりによりn高濃度領域11を形成し、続
いてホウ素のイオン注入およびその後の高温(1150
℃)熱処理により、pチャネル領域4を形成する。燐イ
オンの加速電圧は150keV、ドーズ量は1×1016
cm-2、ドライブ時間は約3時間 、ホウ素イオンの加
速電圧は45keV、ドーズ量は2×1017cm-2、ド
ライブ時間は約5時間とした。その後、従来のIGBT
と同様にnエミッタ領域5を形成し、表面上の絶縁膜1
2に電極形成のための窓開けを行い、金属膜を蒸着し各
電極を形成してIGBTとする。必要によりキャリアラ
イフタイム制御のための電子線照射等を行うが、実施例
のIGBTではおこなっていない。
膜6直下における水平方向の不純物の濃度分布である。
同図に従来例のそれも示した。両素子のpチャネル領域
4形成時の不純物ドーピング量、拡散温度、拡散時間
は、同一にしている。従来例のチャネル長が約4μmで
あるのに対し、実施例1のIGBTでは、約3μmに短
縮していること、またpn接合付近でのn高濃度領域1
1の最高濃度は、約1×1015cm-3であることがわか
る。
特性を、比較例として従来のIGBTのそれとともに示
す。横軸は飽和電圧、縦軸は電流である。両素子の差異
は、n高濃度領域11の有無のみである。同一電流値で
比較した場合の飽和電圧は、常に実施例1のIGBTの
方が低くなっている。これは、先に述べたようにpチャ
ネル領域4のチャネル長が短くなっているためである。
従来、チャネル長を短くしたとき、短絡電流が増大する
問題があると述べたが、本実施例のIGBTでは、短絡
電流は増大しなかった。その理由は、図2に見られるよ
うに、チャネル長で短くなっているのは、不純物濃度の
低い部分であり、チャネル抵抗にそれほど寄与しない部
分であり、チャネル抵抗としてはそれほど変わっていな
いからである。
較例として従来のIGBTのそれとともに示す。横軸は
電圧、縦軸は漏れ電流である。両素子の差異は、n高濃
度領域11の有無のみである。耐圧波形に差異はほとん
ど見られず、漏れ電流が0.1mAの時の耐圧の差は、
約20Vであった。 [実施例2]図5は、本発明の第二の実施例の縦型IG
BTの活性部分の部分断面図である。図1に示した実施
例1と違っているのは、n高濃度領域11がpチャネル
領域4およびpウェル領域10の下方全部に形成されて
いる点である。
の曲線より更に低い飽和電圧を示した。その理由は、p
チャネル領域4およびpウェル領域10の下方の深い領
域までn高濃度領域11が形成されているため、n高濃
度領域11を伝うように電子が供給され、従来のIGB
Tでは電子電流が供給されない部分であったpチャネル
領域4直下にも電子が供給され、nベース層3内の蓄積
キャリア量が増すためと考えられる。
チャネル領域4を覆うように形成されているため、空乏
層の広がりは均一であり、耐圧特性には影響しない。実
施例2のIGBTの製造には、pウェル領域10の形成
に先立って、pウェル領域10の下部のn高濃度領域1
1a形成のための燐イオンの注入と熱処理を行う。
例の縦型IGBTの活性部分の部分断面図である。図1
に示した実施例1と違っているのは、nベース層3とp
コレクタ層1との間に、nベース層3より不純物濃度の
高いn+ バッファ層2が形成されている点である。コレ
クタ−エミッタ間に定格電圧を印加したとき、空乏層が
nベース層3の全体にひろがり、更にn+ バッファ層2
にかかるいわゆるパンチスルー(PT)型のIGBT
は、nベース層3の厚さを薄くできるため高耐圧のIG
BTに適した構造である。このPT型IGBTにおいて
も、本発明は適用でき、飽和電圧の低いIGBTが実現
できる。
レクタ電極9とが、シリコン基板の反対側の表面上に形
成されたいわゆる縦型のIGBTを上げたが、本発明は
縦型にかぎらず、エミッタ電極8とコレクタ電極9とが
シリコン基板の同じ側の表面上に形成されたいわゆる横
型のIGBTにも適用できる。
二導電型チャネル領域と第一導電型ベース層との境界部
分の少なくとも一部に、第一導電型ベース層より不純物
濃度の高い第一導電型高濃度領域を形成することによっ
て、チャネル長が減じ、飽和電圧の低いIGBTが実現
でき、しかも短絡電流の増大等の問題が無い。特に、第
一導電型高濃度領域を、第二導電型チャネル領域の下方
全面に形成したものは、更に飽和電圧を低減できる。
IGBTの損失の低減および、IGBTを用いた電力変
換装置の効率向上のために大きな寄与をなすものであ
る。
分布図
特性図
Claims (3)
- 【請求項1】第一導電型ベース層と、その第一導電型ベ
ース層の一方の側の表面層に選択的に形成された第二導
電型チャネル領域と、その第二導電型チャネル領域の表
面層に選択的に形成された第一導電型エミッタ領域と、
第一導電型エミッタ領域と第一導電型ベース層とに挟ま
れた第二導電型チャネル領域の表面上にゲート絶縁膜を
介して形成されたゲート電極層と、そのゲート電極層に
接触して設けられたゲート電極と、ゲート絶縁膜に覆わ
れない第二導電型チャネル領域と第一導電型エミッタ領
域との表面に共通に接触するエミッタ電極と、第一導電
型ベース層の他方の側の表面に形成された第二導電型コ
レクタ層と、その第二導電型コレクタ層の表面に設けら
れたコレクタ電極とを有する絶縁ゲートバイポーラトラ
ンジスタにおいて、 第二導電型チャネル領域と第一導電型ベース層との間で
あって、少なくとも、ゲート絶縁膜に覆われた第二導電
型チャネル領域直下の一部に、第一導電型ベース層より
不純物濃度の高い第一導電型高濃度領域が形成されてい
ることを特徴とする絶縁ゲートバイポーラトランジス
タ。 - 【請求項2】第二導電型チャネル領域に一部重複して形
成された、第二導電型チャネル領域より拡散深さの深い
第二導電型ウェル領域を有し、その第二導電型ウェル領
域および第二導電型チャネル領域と第一導電型ベース層
との間の全面に第一導電型高濃度領域が形成されている
ことを特徴とする請求項1記載の絶縁ゲートバイポーラ
トランジスタ。 - 【請求項3】第一導電型高濃度領域が、第二導電型チャ
ネル領域と同一の不純物導入マスクで選択的に導入され
ていることを特徴とする請求項1または2に記載の絶縁
ゲートバイポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14056196A JP3395520B2 (ja) | 1996-06-04 | 1996-06-04 | 絶縁ゲートバイポーラトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14056196A JP3395520B2 (ja) | 1996-06-04 | 1996-06-04 | 絶縁ゲートバイポーラトランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09326486A JPH09326486A (ja) | 1997-12-16 |
JP3395520B2 true JP3395520B2 (ja) | 2003-04-14 |
Family
ID=15271552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14056196A Expired - Lifetime JP3395520B2 (ja) | 1996-06-04 | 1996-06-04 | 絶縁ゲートバイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3395520B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8334581B2 (en) | 2009-12-28 | 2012-12-18 | Fuji Electric Co., Ltd. | Semiconductor device exhibiting withstand voltages in the forward and reverse directions |
EP2581939A2 (en) | 2011-10-14 | 2013-04-17 | Fuji Electric Co., Ltd. | Semiconductor device |
US9070737B2 (en) | 2010-10-27 | 2015-06-30 | Fuji Electric Co., Ltd. | Semiconductor device with low-lifetime region |
US9214536B2 (en) | 2010-05-26 | 2015-12-15 | Denso Corporation | Lateral insulated gate bipolar transistor |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007081436A (ja) * | 1996-10-18 | 2007-03-29 | Hitachi Ltd | 半導体装置及びそれを使った電力変換装置 |
US7221010B2 (en) * | 2002-12-20 | 2007-05-22 | Cree, Inc. | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors |
JP4532853B2 (ja) * | 2003-06-13 | 2010-08-25 | パナソニック株式会社 | 半導体装置 |
JP2005057235A (ja) * | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
JP5011634B2 (ja) * | 2003-08-29 | 2012-08-29 | 富士電機株式会社 | 半導体装置およびその半導体装置を用いた双方向スイッチ素子 |
KR101007478B1 (ko) * | 2006-02-07 | 2011-01-12 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
JP2007074002A (ja) * | 2006-12-18 | 2007-03-22 | Hitachi Ltd | 半導体装置 |
US8835987B2 (en) * | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
US8563986B2 (en) * | 2009-11-03 | 2013-10-22 | Cree, Inc. | Power semiconductor devices having selectively doped JFET regions and related methods of forming such devices |
JP2011204711A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 半導体装置およびその製造方法 |
JP5902949B2 (ja) * | 2012-01-05 | 2016-04-13 | 株式会社 日立パワーデバイス | 半導体装置 |
WO2013136898A1 (ja) | 2012-03-16 | 2013-09-19 | 富士電機株式会社 | 半導体装置 |
WO2015008458A1 (ja) | 2013-07-17 | 2015-01-22 | 富士電機株式会社 | 半導体装置 |
CN204067367U (zh) | 2014-06-09 | 2014-12-31 | 英飞凌科技股份有限公司 | 功率半导体器件 |
CN117219632B (zh) * | 2023-11-08 | 2024-02-27 | 深圳腾睿微电子科技有限公司 | 晶体管器件 |
-
1996
- 1996-06-04 JP JP14056196A patent/JP3395520B2/ja not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8334581B2 (en) | 2009-12-28 | 2012-12-18 | Fuji Electric Co., Ltd. | Semiconductor device exhibiting withstand voltages in the forward and reverse directions |
US9214536B2 (en) | 2010-05-26 | 2015-12-15 | Denso Corporation | Lateral insulated gate bipolar transistor |
US9070737B2 (en) | 2010-10-27 | 2015-06-30 | Fuji Electric Co., Ltd. | Semiconductor device with low-lifetime region |
US9460927B2 (en) | 2010-10-27 | 2016-10-04 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method |
EP2581939A2 (en) | 2011-10-14 | 2013-04-17 | Fuji Electric Co., Ltd. | Semiconductor device |
US8748937B2 (en) | 2011-10-14 | 2014-06-10 | Fuji Electric Co., Ltd. | Insulated gate bipolar transistor with high breakdown voltage |
Also Published As
Publication number | Publication date |
---|---|
JPH09326486A (ja) | 1997-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3395520B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
US11569092B2 (en) | Semiconductor device | |
JP5150953B2 (ja) | 半導体装置 | |
JP6676988B2 (ja) | 半導体装置 | |
EP2215659B1 (en) | Reverse-conducting insulated gate bipolar transistor and corresponding manufacturing method | |
JP2002305305A (ja) | 半導体装置 | |
JP2984478B2 (ja) | 伝導度変調型半導体装置及びその製造方法 | |
JP2001160559A (ja) | 半導体装置の製造方法 | |
JPH06196705A (ja) | 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
JP3413021B2 (ja) | 半導体装置 | |
JPH0548111A (ja) | 半導体装置およびその製造方法 | |
US20200135717A1 (en) | Semiconductor device | |
JP3458590B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
KR0163875B1 (ko) | 반도체장치 및 그 제조방법 | |
JP2002299623A (ja) | 高耐圧半導体装置 | |
JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
JP2004247593A (ja) | 半導体装置及びその製造方法 | |
JP2004311481A (ja) | 半導体装置 | |
JP2004221370A (ja) | 半導体装置 | |
JPH08340101A (ja) | 横型半導体装置およびその製造方法 | |
JP3885616B2 (ja) | 半導体装置 | |
JP3282550B2 (ja) | 半導体装置およびその製造方法 | |
JP3657938B2 (ja) | 半導体装置 | |
JP2000200792A (ja) | 半導体装置の製造方法 | |
JPH0982955A (ja) | 半導体装置の製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110207 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110207 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120207 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120207 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120207 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130207 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |