WO2015008458A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2015008458A1
WO2015008458A1 PCT/JP2014/003649 JP2014003649W WO2015008458A1 WO 2015008458 A1 WO2015008458 A1 WO 2015008458A1 JP 2014003649 W JP2014003649 W JP 2014003649W WO 2015008458 A1 WO2015008458 A1 WO 2015008458A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
drift
high concentration
type
semiconductor device
Prior art date
Application number
PCT/JP2014/003649
Other languages
English (en)
French (fr)
Inventor
吉川　功
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2015527169A priority Critical patent/JP6052413B2/ja
Publication of WO2015008458A1 publication Critical patent/WO2015008458A1/ja
Priority to US14/824,013 priority patent/US9577088B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Abstract

　半導体装置は、第１導電型のドリフト領域（１）と、ドリフト領域の第１主面に選択的に設けられた第２導電型のチャネル形成領域（２）と、チャネル形成領域の上部に選択的に設けられた第１導電型の第１主電極領域（３）と、ドリフト領域の第２主面に設けられた第２導電型の第２主電極領域（１０）と、チャネル形成領域の下のドリフト領域にチャネル形成領域から離れて設けられた第１導電型の高濃度領域（５）とを備えている。そして、高濃度領域は、ドリフト領域よりも高い不純物濃度であり、かつ、高濃度領域中の第１導電型不純物の総不純物量が２．０×１０１２ｃｍ－２以下となる不純物濃度を有する。

Description

半導体装置
　この発明は、半導体装置に関し、特に、逆阻止型絶縁ゲートバイポーラトランジスタを有する半導体装置に適用して有効な技術に関する。
　近年、半導体素子を用いた、ＡＣ（交流）/ＡＣ変換やＡＣ/ＤＣ（直流）変換，ＤＣ/ＡＣ変換などの電力変換装置において、電界コンデンサや直流リアクトルなどで構成される直流平滑回路が不要な直接変換回路として、例えばマトリクスコンバータが公知である。
　マトリクスコンバータは、複数の交流スイッチから構成されている。交流スイッチには、交流電圧が印加されるため、順方向および逆方向の双方の耐圧（以下、順方向耐圧および逆方向耐圧とする）を有する構成が要求され、回路の小型化、軽量化、高効率化、高速応答化および低コスト化等の観点から、双方向スイッチング素子が着目されている。
　このような双方向スイッチング素子として、例えば、逆阻止型絶縁ゲートバイポーラトランジスタ（以下、逆阻止ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｅｒとする）を２つ逆並列に接続して構成されたスイッチが公知である。
　逆阻止ＩＧＢＴを逆並列接続したスイッチ素子として用いる場合には、逆阻止ＩＧＢＴは、ＩＧＢＴとダイオードの働きを合わせ持つ。逆阻止ＩＧＢＴをダイオードとして働かせる場合はＩＧＢＴのゲートにオン信号を与え、チャネルを常に開いた状態にしておく。これによって、逆阻止ＩＧＢＴのｐコレクタ領域－ｎドリフト領域－ｎチャネル領域－ｎエミッタ領域により、ｐｎダイオードが構成される。
　逆阻止ＩＧＢＴのゲートにオン信号を印加して、ダイオードモードにして、このダイオードに順電流を流す。この順電流によりダイオードのドリフト領域には過剰キャリアが蓄積される。その後で、ダイオードに逆電圧を印加すると、蓄積した過剰キャリアが掃き出されて、逆回復電流が流れて逆回復電圧が発生する。過剰キャリアが素早く掃き出され残留キャリアが少ないと逆回復電圧・電流は振動する。この振動が大きくなると、逆回復破壊が起こるので、この振動を小さく抑制することが望まれる。
　図１１は、従来の逆阻止ＩＧＢＴを示す断面図である。図１１に示すように、逆阻止ＩＧＢＴは、ｎ－型の半導体基板の外周端部に、活性領域３１０を囲む分離部３３０が設けられている。活性領域３１０には、ｎ－型のドリフト領域２０１、ｐ型のベース領域２０２、ｎ＋型のエミッタ領域２０３およびｐ型のコレクタ領域２１０からなる縦型のＩＧＢＴが構成されている。分離部３３０には、例えば半導体基板のおもて面から裏面まで貫通するｐ型の分離領域２３１が設けられている。分離領域２３１は、活性領域３１０の裏面に設けられたコレクタ領域２１０に接する。分離部３３０と活性領域３１０との間には、耐圧構造領域３２０が設けられている。耐圧構造領域３２０は、半導体装置を構成するｐｎ接合表面の電界強度を緩和し、所望の耐圧を実現する。
　図１２は、図１１に示す逆阻止ＩＧＢＴの活性領域３１０について詳細に示す断面図である。活性領域３１０には、ｎ－型の半導体基板からなるドリフト領域２０１の表面に、ｐ型のベース領域２０２が選択的に設けられている。ベース領域２０２は、ドリフト領域２０１よりも高い不純物濃度を有する。ベース領域２０２の表面には、ｎ＋型のエミッタ領域２０３およびｐ＋型のボディ領域２０４が選択的に設けられている。ゲート電極２０７は、ゲート絶縁膜２０６を介して、エミッタ領域２０３およびベース領域２０２の一部を覆う。エミッタ電極２０９は、エミッタ領域２０３およびボディ領域２０４に接する。また、エミッタ電極２０９は、層間絶縁膜２０８によってゲート電極２０７と電気的に絶縁されている。ドリフト領域２０１の第２主面Ｙ２（裏面）には、ｐ型のコレクタ領域２１０およびコレクタ電極２１１が設けられている。
　このような逆阻止ＩＧＢＴは、浮遊帯域溶融（ＦＺ：Ｆｌｏａｔｉｎｇ　Ｚｏｎｅ）法によって作製されたシリコン（Ｓｉ）基板を用いることで、オフ時にエミッタ側から拡がる空乏層がコレクタ側に到達しないノンパンチスルー（ＮＰＴ：Ｎｏｎ　Ｐｕｎｃｈ　Ｔｈｒｏｕｇｈ）型とすることができる。ＦＺ法によって作製されたシリコン基板を研削する技術が向上したことにより、シリコン基板の厚さを、例えばＩＧＢＴの定格電圧を６００Ｖとした場合に１００μｍ程度、１２００Ｖとした場合に１８０μｍ程度まで薄くすることができるからである。ＮＰＴ型ＩＧＢＴは、コレクタ領域の厚さを薄く、かつコレクタ領域の不純物濃度を低く形成することで、コレクタ領域からの少数キャリアの注入効率を下げ、輸送効率を上げる構成となっている。このように、ＮＰＴ型の逆阻止ＩＧＢＴとすることで、オン電圧特性とターンオフ損失とのトレードオフ関係による問題を改善し、オン電圧の低減およびターンオフ損失の低減をともに実現している。
　このような逆阻止ＩＧＢＴとして、半導体基板の表面にｐベース領域を形成し、このｐベース領域の表面にｎ＋エミッタ領域を形成し、この半導体基板の外周部と裏面側に、ｐベース領域を取り囲むようにｐ＋コレクタ領域（側面に形成されるｐ＋領域と裏面側ｐ＋コレクタ領域）が形成され、裏面のｐ＋コレクタ領域の厚さを１μｍ程度とした装置が提案されている（例えば、下記特許文献１参照）。
　また、別の装置として、次のような装置が提案されている。半導体基板が該半導体基板を一層とする層の両側に形成される順逆耐圧用ｐｎ接合を少なくとも備え、これらの両ｐｎ接合の耐圧接合終端構造が分離拡散領域により前記半導体基板の第一主面側に備える高耐圧半導体装置において、前記半導体基板を一層とする層が第一主面から内部に向かって実質的に一定の不純物濃度分布または不純物濃度が内部に向かって減少する領域を有している（例えば、下記特許文献２参照）。
　図１３は、従来の逆阻止ＩＧＢＴの別の一例を示す断面図である。図１３に示す逆阻止ＩＧＢＴでは、ドリフト領域２０１とベース領域２０２の間に、ｎ型のシェル領域３０１が設けられている。シェル領域３０１は、ドリフト領域２０１よりも高い不純物濃度を有する。ドリフト領域２０１とコレクタ領域２１０の間には、ｎ型のバッファ領域３０２が設けられている。バッファ領域３０２は、ドリフト領域２０１よりも高い不純物濃度を有する。それ以外の構成は、図１１に示す逆阻止ＩＧＢＴと同様である。このように、ドリフト領域２０１とベース領域２０２との界面、またはドリフト領域２０１とコレクタ領域２１０との界面、もしくはその両方の界面に、ドリフト領域２０１と同一導電型で、ドリフト領域２０１より高い不純物濃度の領域（シェル領域３０１，バッファ領域３０２）を設けることで、特性向上を図ったＩＧＢＴが公知である。
　このようなＩＧＢＴとして、次のような装置が提案されている。導電型が交互に異なる互いに重なり合う領域からなるＩＧＢＴは、パンチスルーに対して寸法決定されており、２つの緩衝層を備えている。緩衝層は、ドリフト領域と同じ導電型で高不純物濃度にドープされている。それによって、構造素子は、対照的に遮断されるようになっている。また、順方向耐圧および逆方向耐圧がほぼ同様の値となるＩＧＢＴとすることができる（例えば、下記特許文献３参照）。
　また別の装置として、次のような装置が提案されている。上記緩衝層を有するＩＧＢＴであって、順方向・逆方向ともにパンチスルーしないように寸法決定されており、緩衝層は、ドリフト領域と同じ導電型で高不純物濃度にドープされている（例えば、下記特許文献４参照）。
　また別の装置として、次のような装置が提案されている。ｐベース領域とｎドリフト領域との境界の少なくとも一部にｎドリフト領域と同じ導電型で、より高不純物濃度の高濃度領域を設けている。これにより、チャネル長を短縮し、オン状態の電圧降下を低減する（例えば、下記特許文献５参照）。
　また、別の装置として、次のような装置が提案されている。ｎドリフト領域のｐベース領域近傍にｎドリフト領域と同じ導電型で、より高不純物濃度の高濃度領域を設けている。これにより、オン状態の電圧降下を低減する（例えば、下記特許文献６参照）。
　また、別の装置として、次のような装置が提案されている。ｎベース層のｐコレクタ領域に近い部分に短寿命領域を形成する。短寿命領域は、ｎ型でｎベース層よりも高濃度にドープされている。これにより、ＮＰＴ型ＩＧＢＴの漏れ電流を低減する（例えば、下記特許文献７参照）。
　また、別の装置として、次のような装置が提案されている。ｎベース層のｐコレクタ領域に近い部分にｎドリフト領域と同じ導電型で、より高不純物濃度の高濃度領域を設けている。これにより、コレクタ領域に部分的な欠損があっても、オン状態の電圧降下特性の上昇や耐圧特性の低下に影響が出にくくする（例えば、下記特許文献８参照）。
　また、別の装置として、ＮＰＴ型ＩＧＢＴにおいて、ｐベース領域側のｎ－ドリフト領域にｎ＋領域を設けることでオン電圧とオフ電圧（順方向電圧）の双方を改善できることが記載されている（例えば、下記特許文献９参照）。
　しかしながら、上述した特許文献４に示す技術では、ＩＧＢＴのラッチアップ耐量向上の目的でｐベース層ないに形成される高濃度ｐ型ボディ領域の影響で、順方向漏れ電流に対して、逆方向漏れ電流が大きくなるという問題点がある。
　また、上述した特許文献３に示す技術では、次に示すような問題が生じる。図１３に示した基板底面からの高さｙと電界強度Ｅとの関係を示す特性図を用いて説明する。図１３に示す逆阻止ＩＧＢＴでは、シェル領域３０１およびバッファ領域３０２が設けられていることで、半導体基板内の電界が急激に高くなってしまう。例えば、順バイアス時（図１３の実線）、ベース領域２０２とシェル領域３０１の界面近傍の領域で、電界が急激に高くなってしまう。一方、逆バイアス時（図１３の点線）、コレクタ領域２１０とバッファ領域３０２の界面近傍の領域で、電界が急激に高くなってしまう。このため、順方向耐圧および逆方向耐圧が低減してしまうことが多い。すなわち、シェル領域３０１およびバッファ領域３０２により、実際に得ることができるはずの順方向耐圧および逆方向耐圧を実現することができない恐れが生じる。
　このような問題は、ドリフト領域の不純物濃度を低くすることで回避することができることが知られている。しかしながら、ドリフト領域の不純物濃度を低くすることで、半導体装置の動作中に空乏層がバッファ領域３０２に達し、リーチスルー現象が発生してしまう。このため、ターンオフ時の電圧波形および電流波形（以下、ターンオフ波形とする）が振動してしまうという問題が生じる。また、逆阻止ＩＧＢＴは、オン状態から逆阻止状態に切り換わるとき、過渡的に大きな電流が流れる特性（逆回復特性）を有する。このため、逆回復時の電圧波形および電流波形（以下、逆回復波形とする）が振動しやすいという問題が生じる。ターンオフ波形および逆回復波形が振動した場合、ノイズが発生してしまったり、電圧波形の振動が非常に大きくなったときに半導体装置が破壊されたりする恐れが生じる。
　また、上述した特許文献３に示す技術では、ｎ型シェル領域２０１に重なるようにｐ型ベース領域を形成するために、ｎ型シェル領域２０１の濃度および深さ制御が困難であるという問題点を有する。また、一般的にターンオフ耐量向上の目的で活性領域端部に形成される、エミッタ電極に接続された深いｐ型領域の部分に関する記述がなく、深いｐ型領域を覆うようにｎ型シェル領域２０１を形成するためには形成プロセスの煩雑化を生じることが懸念され、深いｐ型領域を覆うようにｎ型シェル領域２０１を形成しない場合には、逆漏れ電流の低減が限定的であることが懸念される。
　同様の懸念点は、上述した特許文献６に示す技術を逆阻止ＩＧＢＴに用いても考慮可能である。
　また、上述の特許文献９に示す技術では、逆阻止ＩＧＢＴについての記載はない。したがって、逆電圧が印加されたときのｎ＋領域の作用および逆漏れ電流については記載されていない。
特開２００２－３１９６７６号公報 特開２００６－０８０２６９号公報 特表２００２－５３２８８５号公報 特開２０１１－１５５２５７号公報 特開平０９－３２６４８６号公報 特開２００７－３１１６２７号公報 特開平０９－２６０６６２号公報 特開２００２－２４６５９７号公報 特開２００８－２５８２６２号公報
　この発明は、上述した従来技術による問題点を解消するため、逆方向漏れ電流を低減することを目的とする。
　上述した課題を解決し、本発明の目的を達成するため、本発明の一態様に係る半導体装置は、互いに反対側に位置する第１主面及び第２主面を有する第１導電型のドリフト領域と、ドリフト領域の第１主面に選択的に設けられた第２導電型のチャネル形成領域と、チャネル形成領域の上部に選択的に設けられた第１導電型の第１主電極領域と、ドリフト領域の第２主面に設けられた第２導電型の第２主電極領域と、チャネル形成領域の下のドリフト領域にチャネル形成領域から離れて設けられた第１導電型の高濃度領域と、ドリフト領域の外周であってチャネル形成領域を取り囲むように設けられ、第１主電極領域に接続された第２導電型の引き抜き領域と、引き抜き領域の外周であって引き抜き領域を取り囲むように設けられ、順方向耐圧構造と逆方向耐圧構造とを含む耐圧構造領域と、耐圧構造領域の外周であって、ドリフト領域の外周端部に設けられ、ドリフト領域の第１主面から第２主面まで貫通し、第２主電極領域に接する第２導電型の分離領域と、を備え、高濃度領域は、ドリフト領域よりも高い不純物濃度であり、かつ、高濃度領域中の第１導電型不純物の総不純物量が２．０×１０１２ｃｍ－２以下となる不純物濃度を有することを特徴としている。
　本発明に係る半導体装置によれば、逆方向漏れ電流を低減することができるという効果を奏する。
本発明の第１の実施形態に係る半導体装置（逆阻止ＩＧＢＴ）の概略構成を示す要部断面図である。 図１の半導体装置の活性領域について詳細に示す要部断面図である。 図１の半導体装置の耐圧構造領域について詳細に示す要部断面図である。 図１の半導体装置の活性領域における電界強度を示す特性図である。 図２の切断線Ｙ－Ｙにおける不純物濃度の分布を示す不純物濃度プロファイル図である。 図１の半導体装置において、第１導電型の高濃度領域の総ドーズ量と順方向耐圧との関係について示す特性図である。 図１の半導体装置において、第１導電型の高濃度領域の総ドーズ量と逆方向漏れ電流との関係について示す特性図である。 図１の半導体装置において、第１導電型の高濃度領域の端部の位置と、順方向耐圧との関係を示す特性図である。 図１の半導体装置において、第１導電型の高濃度領域の端部の位置と、逆方向漏れ電流との関係を示す特性図である。 本発明の第２の実施形態に係る半導体装置（逆阻止ＩＧＢＴ）の概略構成を示す要部断面図である。 従来の逆阻止ＩＧＢＴを示す断面図である。 図１１に示す逆阻止ＩＧＢＴの活性領域について詳細に示す断面図である。 従来の逆阻止ＩＧＢＴの別の一例を示す断面図である。
　以下、本発明の第１および第２の実施形態に係る半導体装置について、図面を参照して詳細に説明する。
　本明細書において、「主電極領域」とは、ＩＧＢＴにおいてエミッタ領域又はコレクタ領域の何れか一方となる低比抵抗の半導体領域を意味する。電界効果トランジスタ（ＦＥＴ）においては、ソース領域又はドレイン領域の何れか一方となる半導体領域を意味するので「半導体装置」に依拠した名称となる。より具体的には、上記の「一方となる半導体領域」を「第１主電極領域」として定義すれば、「他方の半導体領域」は、「第２主電極領域」となる。すなわち、「第２主電極領域」とはＩＧＢＴにおいては第１主電極領域とはならないエミッタ領域又はコレクタ領域の何れか一方となる半導体領域、ＦＥＴにおいては上記第１主電極領域とはならないソース領域又はドレイン領域の何れか一方となる半導体領域を意味する。以下の第１及び第２の実施形態では、逆阻止ＩＧＢＴに着目して説明するので、エミッタ領域を「第１主電極領域」、コレクタ領域を「第２主電極領域」と呼ぶ。
　以下の第１および第２の実施形態の説明では、第１導電型がｎ型、第２導電型がｐ型の場合について例示的に説明するが、導電型を逆の関係に選択して、第１導電型をｐ型、第２導電型をｎ型としても構わない。
　また、本明細書および添付図面においては、ｎ又はｐを冠記した層や領域では、それぞれ電子又は正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、＋および－の付記されていない半導体領域に比してそれぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。
　なお、以下の第１および第２の実施形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
　また、第１および第２の実施形態で説明される添付図面は、見易く又は理解し易くするために正確なスケール、寸法で描かれていない。本発明はその要旨を超えない限り、以下に説明する第１および第２の実施形態の記載に限定されるものではなない。
　以下の第１の実施形態では、本発明の「半導体装置」としてプレーナゲート型の逆阻止ＩＧＢＴに着目して例示的に説明し、以下の第２の実施形態では、本発明の「半導体装置」としてトレンチゲート型逆阻止ＩＧＢＴに着目して例示的に説明する。
（第１の実施形態）
　図１に示すように、本発明の第１の実施形態に係る半導体装置は、第１導電型（ｎ－型）のドリフト領域１となる半導体基板を主体にしたプレーナゲート型の逆阻止ＩＧＢＴである。また、本発明の第１の実施形態に係る半導体装置（逆阻止ＩＧＢＴ）は、ドリフト領域１となる半導体基板上に、活性領域１００と、活性領域１００の外側に設けられた耐圧構造領域１２０と、耐圧構造領域１２０の外側に設けられた分離部１３０とを備えている。半導体基板の厚さは、例えば６００Ｖ耐圧クラスの逆阻止ＩＧＢＴの特性に悪影響を及ぼさないためには、例えば９０μｍ以上であればよい。半導体基板としては、例えば単結晶シリコンからなる半導体基板が用いられている。
　活性領域１００には、ドリフト領域１の互いに反対側に位置する第１主面Ｙ１（表面）及び第２主面Ｙ２（裏面）のうちの第１主面Ｙ１側の表層部に設けられた第２導電型（ｐ型）のチャネル形成領域２、第１導電型（ｎ＋型）の第１主電極領域３、およびドリフト領域１の第２主面Ｙ２（半導体基板の裏面側の表層部）に設けられた第２導電型（ｐ型）の第２主電極領域１０からなる縦型のＩＧＢＴが構成されている。「チャネル形成領域２」は、ＩＧＢＴにおいてはベース領域を意味するが、ＩＧＢＴ以外の半導体装置においてはＩＧＢＴのベース領域に等価な表面にチャネルが形成される領域を意味する。また、「第１主電極領域３」、「第２主電極領域１０」は、冒頭で述べたとおりＩＧＢＴのそれぞれエミッタ領域、コレクタ領域を意味する。活性領域１００の詳細な説明については後述する。
　耐圧構造領域１２０は、活性領域１００と分離部１３０との間で、活性領域１００を囲む。耐圧構造領域１２０は、半導体装置を構成するｐｎ接合表面の電界強度を緩和し所望の耐圧を実現している。耐圧構造領域１２０の詳細な説明については後述する。
　分離部１３０は、半導体基板の外周端部に設けられ、活性領域１００を囲む。また、分離部１３０は、例えば個々のチップにダイシングされる際に半導体基板の側面に生じた結晶欠陥と活性領域１００とを分離する。分離部１３０には、第２導電型（ｐ型）の分離領域３１が設けられている。分離領域３１は、ドリフト領域１の外周端部に設けられ、ドリフト領域１の第１主面Ｙ１から第２主面Ｙ２（表面から裏面）まで貫通する。また、分離領域３１は、活性領域１００の裏面に設けられたコレクタ領域としてのｐ型の第２主電極領域１０に接する。分離領域３１を設けることで、逆方向電圧の印加時、空乏層が半導体基板の裏面（ドリフト領域１の第２主面Ｙ２側）に設けられた第２主電極領域（コレクタ領域）１０から分離領域３１に沿って伸びる。このため、空乏層が半導体基板の切断面に到達することを防ぐことができ、漏れ電流の発生を防止する。これにより、本発明の第１の実施形態に係る半導体装置（逆阻止ＩＧＢＴ）は逆方向耐圧を得ることができる。
　本発明の第１の実施形態に係る半導体装置（逆阻止ＩＧＢＴ）は、ドリフト領域１に設けられた第１導電型（ｎ型）の高濃度領域（ライフタイム制御領域）５を備えている。
　次に、図１に示す本発明の第１の実施形態に係る半導体装置（逆阻止ＩＧＢＴ）の活性領域１００について、図２を用いて説明する。
　図２に示すように、活性領域１００には、ドリフト領域１となる半導体基板の表面（ドリフト領域１の第１主面Ｙ１側）に、ベース領域としての第２導電型（ｐ型）のチャネル形成領域２が選択的に設けられている。チャネル形成領域２は、ドリフト領域１よりも高い不純物濃度を有する。チャネル形成領域２の上部には、エミッタ領域としての第１導電型（ｎ＋型）の第１主電極領域３、および第２導電型（ｐ＋型）のボディ領域４が選択的に設けられている。ボディ領域４は、第１主電極領域３の下の領域の一部を占める。また、ボディ領域４は、チャネル形成領域２よりも高い不純物濃度を有する。
　ｎ型の高濃度領域５は、ドリフト領域１中のチャネル形成領域２側に設けられている。また、ｎ型の高濃度領域５は、チャネル形成領域２の下の領域を占めるように設けられるのがよい。つまり、ｎ型の高濃度領域５は、第２主電極領域（コレクタ領域）１０から広がる空乏層がｐ型のチャネル形成領域２に近づくのを阻害するように設けられるのがよい。その理由は、第２主電極領域（コレクタ領域）１０からチャネル形成領域２へ向かって広がる空乏層の伸びを短くし、輸送効率を低減することができるからである。これによって、逆方向電圧印加時の漏れ電流を低減することができるからである。このようなｎ型の高濃度領域５は、ドリフト領域１の第１主面Ｙ１側もしくは第２主面Ｙ２（半導体基板の表面側もしくは裏面側）から所定の量の高エネルギのプロトンを照射し、所定の熱処理を行うことでドリフト領域１の任意の深さに任意の濃度で形成することが可能である。また、ドリフト領域１の一部にのみｎ型の高濃度領域５を形成する場合には、プロトン遮蔽物（たとえば、アルミニウムやレジスト等）を所定の場所におくことで可能である。
　また、ｎ型の高濃度領域５は、ドリフト領域１よりも高い不純物濃度を有する。そして、ｎ型の高濃度領域５は、チャネル形成領域２から第２主電極領域（コレクタ領域）１０に向かって空乏層が広がった場合に、完全に空乏化する不純物濃度を有する。ｎ型の高濃度領域５の総不純物量は、ドリフト領域１がシリコンの場合、最高でも２．０×１０１２ｃｍ－２以下にする必要がある。ｎ型の高濃度領域５の最大の総不純物量は１次元のポアソン方程式から、下記のように表される。
Figure JPOXMLDOC01-appb-M000001
 　したがって、
Figure JPOXMLDOC01-appb-M000002
　ここで、Ｅ：電界強度、Ｅｃｒｉｔ：臨界電界強度、ｑ：素電荷、ＮＤ：ドナー濃度、ｘ：空乏層の伸びる距離、εＳｉ：シリコンの比誘電率、ε０：真空の誘電率、ＮＤｘ：総不純物量
　式（２）に物性値を代入すれば、総不純物量≒２．０×１０１２ｃｍ－２が求まる。
　さらに、ｎ型の高濃度領域５はｎ型の高濃度領域５中の不純物量がｎ型の高濃度領域５中のある領域に片寄って分布されていたとしても、ｎ型の高濃度領域５全体に含まれるｎ型不純物の総不純物量が２．０×１０１２ｃｍ－２以下となるようにｎ型の高濃度領域５中に含まれていればよく、ｎ型の高濃度領域５の不純物濃度分布によらない。
　半導体基板の表面（ドリフト領域１の第１主面Ｙ１）上には、第１主電極領域３からドリフト領域１を跨ぐように、絶縁膜としてのゲート絶縁膜６を介して第１電極としてのゲート電極７が設けられている。第２電極としてのエミッタ電極９は、第１主電極領域３に接する。また、エミッタ電極９は、ボディ領域４を介してチャネル形成領域２に電気的に接続されている。エミッタ電極９は、層間絶縁膜８によってゲート電極７と電気的に絶縁されている。また、ドリフト領域１の第２主面２Ｙ（半導体基板の裏面）には、上述したように第２主電極領域１０が設けられている。第３電極としてのコレクタ電極１１は、第２主電極領域１０に接する。
　次に、本発明の第１の実施形態に係る半導体装置（逆阻止ＩＧＢＴ）の耐圧構造領域１２０について、図３を用いて説明する。
　活性領域１００の終端部にはエミッタ電極９と同電位の深いｐ＋型の引き抜き領域（ウェル領域）２３が所定の幅で形成されている。この引き抜き領域２３は、エミッタ電極９と電気的に接続され、かつ、エミッタ電極９を介して第１主電極領域３と電気的に接続されている。この引き抜き領域２３はチャネル形成領域２と同時に形成されることが多く、順電圧が印加されたとき耐圧構造領域１２０のキャリアを効率的に引き抜く働きをする引き抜き領域である。この耐圧構造領域１２０には、ドリフト領域１の第１主面Ｙ１（半導体基板の表面）に、フローティング領域である第２導電型（ｐ型）のフィールドリミッティングリング領域（以下、ＦＬＲ：Ｆｉｅｌｄ　Ｌｉｍｉｔｉｎｇ　Ｒｉｎｇとする）２１が複数設けられている。ＦＬＲ２１は、活性領域１００を囲むようにしてリング状に設けられている。ドリフト領域１の第１主面Ｙ１（おもて面）の、ＦＬＲ２１が設けられていない表面は、層間絶縁膜８で覆われている。層間絶縁膜８の上には、フローティングの導電膜であるフィールドプレート（以下、ＦＰ：Ｆｉｅｌｄ　Ｐｌａｔｅとする）２２が設けられている。ＦＰ２２は、ＦＬＲ２１に接する。耐圧構造領域１２０から分離部１３０にかけて、層間絶縁膜８の上には、分離領域３１と同じ電位を有するフィールドプレート（以下、等電位ＦＰとする）３２が設けられている。等電位ＦＰ３２は、分離領域３１に接し、電気的に接続されている。また、耐圧構造領域１２０は、活性領域に近い側を順方向耐圧構造領域１２１、分離領域３１に近い側を逆方向耐圧構造領域１２２と便宜的に称することにする。ここでは両耐圧構造領域１２１，１２２は便宜的にオーバーラップさせていないが、実素子では互いにオーバッラップすることもできる。
　図４は、本発明の第１の実施形態に係る半導体装置（逆阻止ＩＧＢＴ）の活性領域１００における電界強度Ｅを示す特性図である。図４では、図２に示す本発明の第１の実施形態に係る半導体装置（逆阻止ＩＧＢＴ）の活性領域１００における、半導体基板底面からの高さｙと電界Ｅとの関係を示す。図２に示す本発明の第１の実施形態に係る半導体装置（逆阻止ＩＧＢＴ）では、逆バイアス時（図４の点線）、ｎ型の高濃度領域５の近傍で空乏層をとめることが可能である。チャネル形成領域２に到達しなければ、ｎ型の高濃度領域５を超えて、チャネル形成領域２側に伸びても良いし、ｎ型の高濃度領域５よりチャネル形成領域２には、電界が及ばないようにすることもできる。一方、順バイアス時（図４の実線）、ｎ型の高濃度領域５によって、ある程度、空乏層の伸び幅が抑制されるが、所定の耐圧を維持することができる。その理由は、上述した条件でｎ型の高濃度領域５が設けられているからである。
　次に、本発明の第１の実施形態に係る半導体装置（逆阻止ＩＧＢＴ）の電流特性について検証した。本発明の第１の実施形態に従い、逆阻止ＩＧＢＴを準備した（以下、実施例とする）。定格電圧は６００Ｖとした。半導体基板の抵抗率および厚さを、それぞれ３０Ωｃｍおよび１００μｍとした。つまり、ドリフト領域１の抵抗率を３０Ωｃｍとしている。以下、図５～図９において同様の逆阻止ＩＧＢＴを用いている。
　さらに詳細にｎ型不純物の総不純物量の与える影響に関して調査した結果を図５から図７に示す。図５は、図２の切断線Ｙ－Ｙにおける不純物濃度の分布を示す不純物濃度プロファイル図である。実施例の６００Ｖクラス逆阻止ＩＧＢＴにおいて、半導体基板中の不純物濃度を測定した。この不純物濃度から、ｎ型の高濃度領域５の総ドーズ量を算出した。ここで、ｎ型の高濃度領域５の総ドーズ量とは、ｎ型の高濃度領域５を１回のイオン注入で形成する場合はそのイオン注入のドーズ量であり、複数回のイオン注入によりｎ型の高濃度領域を形成する場合は各々のイオン注入のドーズ量の総和のことである。
　図５において、第１測定結果４１は、ドリフト領域１の不純物濃度の分布である。第２測定結果４２は、チャネル形成領域２およびボディ領域４の不純物濃度の分布である。第３測定結果４３は、第２主電極領域１０の不純物濃度の分布である。第４測定結果４４は、ｎ型の高濃度領域５の不純物濃度の分布である。これより、ｎ型の高濃度領域５は表面から約１０μｍの位置に形成されていることがわかる。
　ついで、第４測定結果４４の深さごとの不純物濃度を積分し、ｎ型の高濃度領域５の総ドーズ量を算出した。図５に示す不純物濃度の分布は、半導体基板中で、導電型不純物が深さ方向にどのような不純物濃度で存在しているかを示している。図５の第４測定結果４４では、基板面に近い領域で不純物濃度が低く、そこから離れるほど不純物濃度が高くなり、再び、不純物濃度が低くなっている。このため、第４測定結果４４の深さごとの不純物濃度を積分することで、単位面積当たりのｎ型の高濃度領域５の総不純物量を算出することができる。つまり、ｎ型の高濃度領域５内の不純物濃度の分布が深さ方向に均一でない場合でも、ｎ型の高濃度領域５全体の総不純物量を算出することができる。このように算出したｎ型の高濃度領域５の総不純物量から、ドリフト領域１の高濃度領域５部分の総不純物量を減算した値が、ｎ型の高濃度領域５の総ドーズ量となる。
　すなわち、図５に示す第４測定結果４４の不純物濃度の分布の分布形状内の領域４０（図５の斜線部）が、ｎ型の高濃度領域５の総ドーズ量である。ここで、ドリフト領域１の高濃度領域５部分の総不純物量とは、ｎ型の高濃度領域５が設けられる領域中の、ドリフト領域１の総不純物量である。ドリフト領域１の総不純物量は、ｎ型の高濃度領域５と同様の方法で算出している。
　図６は、ｎ型の高濃度領域５の総ドーズ量と順方向耐圧との関係について示す特性図である。ｎ型の高濃度領域５の総ドーズ量を種々変更し、実施例の逆阻止ＩＧＢＴを複数準備した。ｎ型の高濃度領域５の総ドーズ量を、それぞれ１×１０１１～１．２×１０１２ｃｍ－２とし、ｎ型の高濃度領域５の位置は、チャネル形成領域２から１０μｍの位置とした。そして、それぞれ順方向耐圧を、ゲート－エミッタを短絡した状態で測定した。また、比較として、ｎ型の高濃度領域５が設けられていない逆阻止ＩＧＢＴを準備し（以下、比較例とする）、順方向耐圧を測定した。図６では、比較例の逆阻止ＩＧＢＴを、総ドーズ量ゼロとして示している。
　図６に示す結果より、ｎ型の高濃度領域５を設けることで、順方向耐圧が低減することがわかった。その理由は、ドリフト領域１のチャネル形成領域２に近い領域にｎ型の高濃度領域５を設けることで、チャネル形成領域２から第２主電極領域１０に向かってドリフト領域１中を伸びる空乏層が短くなるためである。ｎ型の高濃度領域５の総ドーズ量は、４×１０１１ｃｍ－２以下とすることで定格電圧以上を確保可能なことがわかった。
　図７は、ｎ型の高濃度領域５の総ドーズ量と逆方向漏れ電流との関係について示す特性図である。図６で用いた実施例の逆阻止ＩＧＢＴにおいて、逆方向漏れ電流を測定した。図７では、比較例の逆阻止ＩＧＢＴを、総ドーズ量ゼロとして示している。また、コレクタ－エミッタ電圧を－６００Ｖとし、ゲート－エミッタを短絡した状態で測定した。
　図７に示す結果より、ｎ型の高濃度領域５を設けることによって、逆方向漏れ電流が小さくなることがわかった。また、ｎ型の高濃度領域５の総ドーズ量が約４．０×１０１１ｃｍ－２程度までは逆漏れ電流が急激に減少し、４．０×１０１１ｃｍ－２以上では逆漏れ電流の減少が緩やかであることがわかった。
　図６および図７の結果より、ｎ型の高濃度領域５の総ドーズ量は４．０×１０１１ｃｍ－２以下で４．０×１０１１ｃｍ－２に近いことが望ましいといえる。
　次に、ｎ型の高濃度領域５の形成領域の与える影響に関して調査した結果を図８および図９に示す。ここでは、耐圧構造領域１２０をエミッタ電極９と同電位となる引き抜き領域２３の外周端からコレクタ電極１１と同電位となる分離領域３１の内周端までとし、ｎ型の高濃度領域５の端部の位置を耐圧構造領域１２０に対する相対位置で表した。すなわち、エミッタ電極９と同電位となる引き抜き領域２３の外周端部を０、コレクタ電極１１と同電位となる分離領域３１の内周端を１とした時のｎ型の高濃度領域５の端部の位置をＬとして表した（図３）。従って、ｎ型の高濃度領域５の端部の位置Ｌが負の値は、活性領域下でｎ型の高濃度領域５が終わっていることを表し、ｎ型の高濃度領域５の端部の位置Ｌが１より大きい事は、ｎ型の高濃度領域５が、分離領域３１の内周端より外側に張り出していることを表している。
　図８は、ｎ型の高濃度領域５の端部の位置Ｌと、順方向耐圧との関係を示す特性図であり、図９はｎ型の高濃度領域５の端部の位置Ｌと逆方向漏れ電流との関係を示す特性図である。ここで、ｎ型の高濃度領域５の総ドーズ量は２×１０１１ｃｍ－２である。また、耐圧構造領域１２０は上述したように順方向耐圧構造領域１２１と逆方向耐圧構造領域１２２からなり、各々、所定の順方向耐圧、逆方向耐圧、および、耐電荷性が得られるように最適化して設計される。
　図８より、順方向耐圧はｎ型の高濃度領域５の端部の位置Ｌが活性領域端部より活性領域内部あるいはわずかに活性領域側にある時に最も高い値を示している。順方向耐圧が低下し始める位置は、ｎ型の高濃度領域５が引き抜き領域２３にかかりはじめる位置であった。また、ｎ型の高濃度領域５を活性領域端部まで設けても順方向耐圧の低下量は１％程度であることがわかった。また、順方向耐圧構造領域１２１側から耐圧構造領域１２０の幅Ｗの３６％以上までｎ型の高濃度領域５を張り出した場合に、順方向耐圧は１２％程度まで低下するが、これ以上張り出しても安定した値を取ることがわかった。
　図９より、逆方向漏れ電流はｎ型の高濃度領域５の端部の位置Ｌが活性領域１００の端部より内側にあっても低下している。しかし、ｎ型の高濃度領域５が活性領域１００の端部から張り出す（Ｌが＋になると）と逆方向漏れ電流の減少量は緩やかになり始める。ｎ型の高濃度領域５を活性領域端部（Ｌ＝０）まで設けた場合（任意スケールで０．９基準にした場合）の逆方向漏れ電流の低減量は２３％（（０．９－０．６９）／０．９）×１００）であり、最大低減量（２８％＝（（０．９－０．６５）／０．９）×１００））の８２％＝（（２３／２８）×１００）で８０％以上であった。また、耐圧構造領域１２０の幅Ｗの３６％以上になった場合に２８％程度減少し、これ以上張り出してもほとんど変化しなくなることが分かった。
　図８および図９の結果から、ｎ型の高濃度領域５を活性領域端部まで設けて、端部の位置Ｌを活性領域の端部を基準（Ｌ＝０）にして、耐圧構造領域１２０の幅Ｗの＋１０％から－１０％の範囲にすることで、順方向耐圧の低下量を抑制しながら、逆方向漏れ電流の低減を図ることができる。さらに、好ましくは、耐圧構造領域１２０の幅Ｗの＋５％から－５％の範囲にするとよい。
　また、ｎ型の高濃度領域５の端部の位置Ｌを耐圧構造領域１２０の幅Ｗの３６％以上とすることで、ｎ型の高濃度領域５の幅がばらついた場合でも、安定的に順方向耐圧と逆方向漏れ電流を維持できる。
　以上、説明したように、本発明の第１の実施形態に係る半導体装置（逆阻止ＩＧＢＴ）によれば、第１主電極領域（エミッタ領域）３と第２主電極領域（コレクタ領域）１０との間におけるドリフト領域１のチャネル形成領域（ベース領域）２に近い領域に、所定の濃度のｎ型の高濃度領域５を設けることで、所定の順方向耐圧を維持したままで、逆方向漏れ電流を低減することが可能となる。実施例では、図６に示すように、ｎ型の高濃度領域５中のｎ型不純物の総ドーズ量が４．０×１０１１ｃｍ－２となる不純物濃度を有するｎ型の高濃度領域５を設けることで、ｎ型の高濃度領域５を設けない場合に対して、順方向耐圧が６００Ｖで、逆方向漏れ電流を約６０％低減することが可能である。
　また、第２主電極領域（コレクタ領域）１０から、チャネル形成領域２に向かって空乏層が伸びた場合に、ｎ型の高濃度領域５とチャネル形成領域２の間に中性領域が残り過剰キャリアの残留することでソフトリカバリーとなり、逆回復時の電圧・電流波形の振動が抑制される。
　また、ｎ型の高濃度領域５を活性領域１００の端部まで設けることで、順方向耐圧の低下量を抑制しながら、逆方向漏れ電流を低減することが可能であることが分かった。また、ｎ型の高濃度領域５を耐圧構造領域１２０の幅Ｗの３６％以上まで設けることで、ｎ型の高濃度領域５の幅がばらついた場合でも、安定的に順方向耐圧と逆方向漏れ電流が得られることがわかった。
　尚、ドリフト領域１は、定格電圧と等しい逆方向電圧が印加された時、第２主電極領域１０から引き抜き領域２３（引き抜き領域）に向かって拡がる空乏層がこの引き抜き領域に到達しない抵抗率を有するようにする。
　以上、実施例の説明では、プレーナーゲート型逆阻止ＩＧＢＴをモデルとしたが、ゲート電極がドリフト領域１に形成された溝内に埋設されているトレンチゲート型逆阻止ＩＧＢＴであってもかまわない。また、本発明では、ｎ型とｐ型をすべて逆転した構成としてもよい。
　尚、上述のｎ型の高濃度領域５は、例えば、選択的なプロトン照射と熱処理によるドナー化によって形成することができる。
（第２の実施形態）
　本発明の第２の実施形態に係る半導体装置を、図１０を用いて説明する。図１０は、図２に相当する断面図であり、図１のプレーナゲート型の逆阻止ＩＧＢＴの活性領域１００をトレンチゲート型ＩＧＢＴにした場合の活性領域の構成を示す断面図である。
　図１０に示すように、本発明の第２の実施形態に係る半導体装置は、第１導電型（ｎ－型）のドリフト領域１ａとなる半導体基板を主体にしたトレンチゲート型の逆阻止ＩＧＢＴである。また、本発明の第２の実施形態に係る半導体装置（逆阻止ＩＧＢＴ）は、詳細に図示していないが、本発明の第１の実施形態に係る半導体装置と同様に、ドリフト領域１ａとなる半導体基板上に、図１に示す活性領域１００と、活性領域１００の外側に設けられた耐圧構造領域１２０と、耐圧構造領域１２０の外側に設けられた分離部１３０とを備えている。
　耐圧構造領域の構成は、上述のプレーナゲート型の逆阻止ＩＧＢＴと同様である。活性領域１００には、第１導電型（ｎ－型）のドリフト領域１ａとなる半導体基板のおもて面（ドリフト領域１ａの第１主面Ｙ１）に、複数のトレンチ溝１２が所定の間隔で設けられている。半導体基板のおもて面の表面層には、第２導電型（ｐ型）のチャネル形成領域２ａがトレンチ溝１２に挟まれるように設けられている。ｐ型のチャネル形成領域２ａは、ｎ－型のドリフト領域１ａよりも高い不純物濃度を有する。隣り合うトレンチ溝１２に挟まれた部分においてｐ型のチャネル形成領域２ａの基板おもて面側の表面層には、第１導電型（ｎ＋型）の第１主電極領域３ａおよび第２導電型（ｐ＋型）のボディ領域４ａが選択的に設けられる。ｐ＋型のボディ領域４ａは、ｐ型のチャネル形成領域２ａよりも高い不純物濃度を有する。ｐ型のチャネル形成領域２ａの、隣り合うトレンチ溝１２に挟まれた部分には、ｎ＋型の第１主電極領域３ａおよびｐ＋型のボディ領域４ａが設けられた構成の部分と、この構成からｎ＋型の第１主電極領域３ａがない構成の部分とが交互に並んで設けられている。
　ｎ型の高濃度領域５は、ｎ－型のドリフト領域１ａとｐ型のチャネル形成領域２ａとの間の表面に近い領域に設けられる。第２電極としてのエミッタ電極９ａは、ｎ＋型の第１主電極領域３ａおよびｐ＋型のボディ領域４ａの表面に共通に接する。また、エミッタ電極９ａは、層間絶縁膜８ａによって第１電極としてのゲート電極７ａとは電気的に絶縁されている。
　ドリフト領域１の第２主面２Ｙには、コレクタ領域としての第２主電極領域１０ａが設けられている。この第２主電極領域１０ａには、ドリフト領域１の第２主面２Ｙ側（半導体基板の裏面）に設けられた第３電極としてのコレクタ電極１１ａが接している。
　前述のトレンチ溝１２の構造について、さらに説明する。トレンチ溝１２は、ｎ＋型の第１主電極領域３ａおよびｐ型のチャネル形成領域２ａを貫通する深さを必ず必要とするが、前述のｎ型の高濃度領域５に対しては、このｎ型の高濃度領域５の中間の深さでも、貫通する深さであっても、到達しない深さであってもよい。トレンチ溝１２内に形成されるＭＯＳゲート構造（トレンチゲートＭＯＳ構造）は、従来と同様に、トレンチ溝１２の内壁に沿って絶縁膜としてのゲート絶縁膜６ａが設けられ、トレンチ溝１２の内部にゲート絶縁膜６ａを介してポリシリコンからなる第１電極としてのゲート電極７ａが埋設される構造である。
　本発明の第２の実施形態に係る半導体装置では、トレンチゲート型ＩＧＢＴの表面構造として、隣り合うトレンチ溝１２に挟まれた部分には、ｎ＋型の第１主電極領域３ａおよびｐ＋型のボディ領域４ａが設けられた構成の部分と、この構成からｎ＋型の第１主電極領域３ａがない構成の部分とが交互に並んで設けられている例をあげたが、トレンチゲートが形成されていれば、他の構成のトレンチゲート型ＩＧＢＴであってもｎ型の高濃度領域５を形成した場合の効果を得ることができる。
　以上のように、本発明にかかる半導体装置は、例えばマトリックスコンバータなどの直列変換回路に用いられるスイッチなど、順方向および逆方向の電圧に対する耐圧特性が要求される半導体素子に有用である。
　１　ドリフト領域
　２　チャネル形成領域
　３　第１主電極領域
　５　高濃度領域
　６　ゲート絶縁膜
　７　ゲート電極
　８　層間絶縁膜
　９　エミッタ電極
　１０　第２主電極領域
　１１　コレクタ電極
　２３　引き抜き領域
　３１　分離領域
　１００　活性領域
　１２０　耐圧構造領域
　１２１　順方向耐圧構造領域
　１２２　逆方向耐圧構造領域
　１３０　分離部

Claims (9)

  1. 　互いに反対側に位置する第１主面及び第２主面を有する第１導電型のドリフト領域と、
    　前記ドリフト領域の第１主面に選択的に設けられた第２導電型のチャネル形成領域と、
    　前記チャネル形成領域の上部に選択的に設けられた第１導電型の第１主電極領域と、
    　前記ドリフト領域の第２主面に設けられた第２導電型の第２主電極領域と、
    　前記チャネル形成領域の下の前記ドリフト領域に前記チャネル形成領域から離れて設けられた第１導電型の高濃度領域と、
    　前記ドリフト領域の外周であって前記チャネル形成領域を取り囲むように設けられ、前記第１主電極領域に接続された第２導電型の引き抜き領域と、
    　前記引き抜き領域の外周であって前記引き抜き領域を取り囲むように設けられ、順方向耐圧構造と逆方向耐圧構造とを含む耐圧構造領域と、
    　前記耐圧構造領域の外周であって、前記ドリフト領域の外周端部に設けられ、前記ドリフト領域の第１主面から第２主面まで貫通し、前記第２主電極領域に接する第２導電型の分離領域と、を備え、
    　前記高濃度領域は、前記ドリフト領域よりも高い不純物濃度であり、かつ、前記高濃度領域中の第１導電型不純物の総不純物量が２．０×１０１２ｃｍ－２以下となる不純物濃度を有することを特徴とする半導体装置。
  2. 　前記第１主電極領域から前記ドリフト領域の第１主面に跨るように、絶縁膜を介して設けられた第１電極と、
    　前記チャネル形成領域および前記第１主電極領域に接続された第２電極と、
    　前記第１主電極領域に接する第３電極と、を更に備えることを特徴とする請求項１に記載の半導体装置。
  3. 　前記チャネル形成領域の上部から前記チャネル形成領域を貫通し、前記ドリフト領域に達するように形成された溝と、
    　前記溝内に絶縁膜を介して埋設された第１電極と、
    　前記チャネル形成領域および前記第１主電極領域に接続された第２電極と、
    　前記第２主電極領域に接する第３電極と、を更に備えることを特徴とする請求項１に記載の半導体装置。
  4. 　前記高濃度領域は、前記ドリフト領域よりも高い不純物濃度であり、かつ、前記高濃度領域中の第１導電型不純物の総ドーズ量が４．０×１０１１ｃｍ－２以下となる不純物濃度を有することを特徴とする請求項１乃至３の何れか１項に記載の半導体装置。
  5. 　前記高濃度領域の端部が、前記引き抜き領域の外周端を基準にして前記耐圧構造領域の長さの＋１０％～－１０％の範囲にあることを特徴とする請求項１乃至３の何れか１項に記載の半導体装置。
  6. 　前記高濃度領域の端部が、前記引き抜き領域の外周端を基準にして前記耐圧構造領域の長さの＋５％～－５％の範囲にあることを特徴とする請求項１乃至３の何れか１項に記載の半導体装置。
  7. 　前記高濃度領域の端部が、前記引き抜き領域の外周端を基準にして前記耐圧構造領域の長さの＋３６％以上にあることを特徴とする請求項１乃至３の何れか１項に記載の半導体装置。
  8. 　前記耐圧構造領域の前記ドリフト領域の表面に、前記引き抜き領域を囲むように互いに離れて設けられた複数の第２導電型のフィールドリミッティングリング領域を備えることを特徴とする請求項１乃至３の何れか１項に記載の半導体装置。
  9. 　前記ドリフト領域は、定格電圧と等しい逆方向電圧が印加された時、前記第２主電極領域から前記引き抜き領域に向かって拡がる空乏層が前記引き抜き領域に到達しない抵抗率を有することを特徴とする請求項１乃至請求項３の何れか１項に記載の半導体装置。
PCT/JP2014/003649 2013-07-17 2014-07-09 半導体装置 WO2015008458A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015527169A JP6052413B2 (ja) 2013-07-17 2014-07-09 半導体装置
US14/824,013 US9577088B2 (en) 2013-07-17 2015-08-11 Semiconductor device with high concentration region

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013148334 2013-07-17
JP2013-148334 2013-07-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/824,013 Continuation US9577088B2 (en) 2013-07-17 2015-08-11 Semiconductor device with high concentration region

Publications (1)

Publication Number Publication Date
WO2015008458A1 true WO2015008458A1 (ja) 2015-01-22

Family

ID=52345938

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/003649 WO2015008458A1 (ja) 2013-07-17 2014-07-09 半導体装置

Country Status (3)

Country Link
US (1) US9577088B2 (ja)
JP (1) JP6052413B2 (ja)
WO (1) WO2015008458A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017063174A (ja) * 2015-09-24 2017-03-30 豊田合成株式会社 半導体装置および電力変換装置
US10468515B2 (en) 2015-09-24 2019-11-05 Toyoda Gosei Co., Ltd. Semiconductor device and power converter

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6676988B2 (ja) 2016-01-29 2020-04-08 株式会社デンソー 半導体装置
CN117673163A (zh) * 2024-02-01 2024-03-08 深圳天狼芯半导体有限公司 高短路耐量的超结mosfet及其制备方法、芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101551A (ja) * 2003-08-29 2005-04-14 Fuji Electric Holdings Co Ltd 半導体装置とその製造方法およびその半導体装置を用いた双方向スイッチ素子
JP2009188336A (ja) * 2008-02-08 2009-08-20 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3458590B2 (ja) 1996-03-27 2003-10-20 富士電機株式会社 絶縁ゲートバイポーラトランジスタ
JP3395520B2 (ja) 1996-06-04 2003-04-14 富士電機株式会社 絶縁ゲートバイポーラトランジスタ
JP2002532885A (ja) 1998-12-04 2002-10-02 インフィネオン テクノロジース アクチエンゲゼルシャフト 出力半導体回路
JP4967200B2 (ja) 2000-08-09 2012-07-04 富士電機株式会社 逆阻止型ｉｇｂｔを逆並列に接続した双方向ｉｇｂｔ
JP4904625B2 (ja) 2001-02-14 2012-03-28 富士電機株式会社 半導体装置
JP4539011B2 (ja) 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
US7157785B2 (en) * 2003-08-29 2007-01-02 Fuji Electric Device Technology Co., Ltd. Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
JP4843923B2 (ja) 2004-09-09 2011-12-21 富士電機株式会社 高耐圧半導体装置およびその製造方法
CN101305470B (zh) * 2005-11-14 2010-12-08 富士电机系统株式会社 半导体器件及其制造方法
JP5034315B2 (ja) 2006-05-19 2012-09-26 三菱電機株式会社 半導体装置及びその製造方法
JP2008258262A (ja) 2007-04-02 2008-10-23 Toyota Motor Corp Ｉｇｂｔ
JP5358963B2 (ja) 2008-02-04 2013-12-04 富士電機株式会社 半導体装置およびその製造方法
DE102010063728B4 (de) 2009-12-28 2016-04-14 Fuji Electric Co., Ltd. Halbleitervorrichtung mit verbesserter Sperrspannungsfestigkeit
JP2014086600A (ja) * 2012-10-24 2014-05-12 Fuji Electric Co Ltd 半導体装置、半導体装置の製造方法および半導体装置の制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101551A (ja) * 2003-08-29 2005-04-14 Fuji Electric Holdings Co Ltd 半導体装置とその製造方法およびその半導体装置を用いた双方向スイッチ素子
JP2009188336A (ja) * 2008-02-08 2009-08-20 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017063174A (ja) * 2015-09-24 2017-03-30 豊田合成株式会社 半導体装置および電力変換装置
US10468515B2 (en) 2015-09-24 2019-11-05 Toyoda Gosei Co., Ltd. Semiconductor device and power converter

Also Published As

Publication number Publication date
US9577088B2 (en) 2017-02-21
JP6052413B2 (ja) 2016-12-27
US20150349111A1 (en) 2015-12-03
JPWO2015008458A1 (ja) 2017-03-02

Similar Documents

Publication Publication Date Title
JP5981859B2 (ja) ダイオード及びダイオードを内蔵する半導体装置
JP5754543B2 (ja) 半導体装置
US9082815B2 (en) Semiconductor device having carrier extraction in electric field alleviating layer
JP3979258B2 (ja) Ｍｉｓ半導体装置およびその製造方法
JP5748188B2 (ja) 半導体装置
US20090230500A1 (en) Semiconductor device
JP6416062B2 (ja) 半導体装置
JP5771984B2 (ja) 半導体装置
JP5753814B2 (ja) ダイオード、半導体装置およびｍｏｓｆｅｔ
US10490655B2 (en) Insulated gate bipolar transistor (IGBT) with high avalanche withstand
US9373710B2 (en) Insulated gate bipolar transistor
JP6052413B2 (ja) 半導体装置
JP7118033B2 (ja) 半導体装置
JP6918736B2 (ja) 半導体装置
KR20150069117A (ko) 전력 반도체 소자
JP2013251468A (ja) 半導体装置および半導体装置の制御方法
WO2015107614A1 (ja) 電力用半導体装置
JP7010095B2 (ja) 半導体装置
JP6754308B2 (ja) 半導体装置
US20150144993A1 (en) Power semiconductor device
JP2013069801A (ja) 半導体装置
JP7169459B2 (ja) スイッチング素子
KR100555444B1 (ko) 트렌치 게이트형 전력용 반도체 소자 및 그 제조 방법
JP6754310B2 (ja) 半導体装置
JP6814652B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14826339

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015527169

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14826339

Country of ref document: EP

Kind code of ref document: A1