JPWO2015008458A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JPWO2015008458A1 JPWO2015008458A1 JP2015527169A JP2015527169A JPWO2015008458A1 JP WO2015008458 A1 JPWO2015008458 A1 JP WO2015008458A1 JP 2015527169 A JP2015527169 A JP 2015527169A JP 2015527169 A JP2015527169 A JP 2015527169A JP WO2015008458 A1 JPWO2015008458 A1 JP WO2015008458A1
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- high concentration
- drift
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 110
- 239000012535 impurity Substances 0.000 claims abstract description 86
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 65
- 230000002441 reversible effect Effects 0.000 claims description 122
- 230000015556 catabolic process Effects 0.000 claims description 75
- 238000000605 extraction Methods 0.000 claims description 30
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 238000000926 separation method Methods 0.000 claims description 12
- 230000000670 limiting effect Effects 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 description 57
- 239000000758 substrate Substances 0.000 description 48
- 108091006146 Channels Proteins 0.000 description 45
- 239000010410 layer Substances 0.000 description 27
- 239000010408 film Substances 0.000 description 23
- 238000002955 isolation Methods 0.000 description 20
- 210000000746 body region Anatomy 0.000 description 18
- 230000005684 electric field Effects 0.000 description 18
- 238000000034 method Methods 0.000 description 14
- 230000007423 decrease Effects 0.000 description 13
- 238000009826 distribution Methods 0.000 description 13
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 12
- 230000002829 reductive effect Effects 0.000 description 11
- 238000011084 recovery Methods 0.000 description 10
- 238000005259 measurement Methods 0.000 description 9
- 239000000969 carrier Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000002344 surface layer Substances 0.000 description 6
- 238000007667 floating Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
マトリクスコンバータは、複数の交流スイッチから構成されている。交流スイッチには、交流電圧が印加されるため、順方向および逆方向の双方の耐圧(以下、順方向耐圧および逆方向耐圧とする)を有する構成が要求され、回路の小型化、軽量化、高効率化、高速応答化および低コスト化等の観点から、双方向スイッチング素子が着目されている。
このような双方向スイッチング素子として、例えば、逆阻止型絶縁ゲートバイポーラトランジスタ(以下、逆阻止IGBT:Insulated Gate Bipolar Transisterとする)を2つ逆並列に接続して構成されたスイッチが公知である。
逆阻止IGBTのゲートにオン信号を印加して、ダイオードモードにして、このダイオードに順電流を流す。この順電流によりダイオードのドリフト領域には過剰キャリアが蓄積される。その後で、ダイオードに逆電圧を印加すると、蓄積した過剰キャリアが掃き出されて、逆回復電流が流れて逆回復電圧が発生する。過剰キャリアが素早く掃き出され残留キャリアが少ないと逆回復電圧・電流は振動する。この振動が大きくなると、逆回復破壊が起こるので、この振動を小さく抑制することが望まれる。
また、別の装置として、次のような装置が提案されている。半導体基板が該半導体基板を一層とする層の両側に形成される順逆耐圧用pn接合を少なくとも備え、これらの両pn接合の耐圧接合終端構造が分離拡散領域により前記半導体基板の第一主面側に備える高耐圧半導体装置において、前記半導体基板を一層とする層が第一主面から内部に向かって実質的に一定の不純物濃度分布または不純物濃度が内部に向かって減少する領域を有している(例えば、下記特許文献2参照)。
また別の装置として、次のような装置が提案されている。上記緩衝層を有するIGBTであって、順方向・逆方向ともにパンチスルーしないように寸法決定されており、緩衝層は、ドリフト領域と同じ導電型で高不純物濃度にドープされている(例えば、下記特許文献4参照)。
また、別の装置として、次のような装置が提案されている。nドリフト領域のpベース領域近傍にnドリフト領域と同じ導電型で、より高不純物濃度の高濃度領域を設けている。これにより、オン状態の電圧降下を低減する(例えば、下記特許文献6参照)。
また、別の装置として、次のような装置が提案されている。nベース層のpコレクタ領域に近い部分にnドリフト領域と同じ導電型で、より高不純物濃度の高濃度領域を設けている。これにより、コレクタ領域に部分的な欠損があっても、オン状態の電圧降下特性の上昇や耐圧特性の低下に影響が出にくくする(例えば、下記特許文献8参照)。
また、別の装置として、NPT型IGBTにおいて、pベース領域側のn−ドリフト領域にn+領域を設けることでオン電圧とオフ電圧(順方向電圧)の双方を改善できることが記載されている(例えば、下記特許文献9参照)。
また、上述した特許文献3に示す技術では、次に示すような問題が生じる。図13に示した基板底面からの高さyと電界強度Eとの関係を示す特性図を用いて説明する。図13に示す逆阻止IGBTでは、シェル領域301およびバッファ領域302が設けられていることで、半導体基板内の電界が急激に高くなってしまう。例えば、順バイアス時(図13の実線)、ベース領域202とシェル領域301の界面近傍の領域で、電界が急激に高くなってしまう。一方、逆バイアス時(図13の点線)、コレクタ領域210とバッファ領域302の界面近傍の領域で、電界が急激に高くなってしまう。このため、順方向耐圧および逆方向耐圧が低減してしまうことが多い。すなわち、シェル領域301およびバッファ領域302により、実際に得ることができるはずの順方向耐圧および逆方向耐圧を実現することができない恐れが生じる。
同様の懸念点は、上述した特許文献6に示す技術を逆阻止IGBTに用いても考慮可能である。
また、上述の特許文献9に示す技術では、逆阻止IGBTについての記載はない。したがって、逆電圧が印加されたときのn+領域の作用および逆漏れ電流については記載されていない。
本明細書において、「主電極領域」とは、IGBTにおいてエミッタ領域又はコレクタ領域の何れか一方となる低比抵抗の半導体領域を意味する。電界効果トランジスタ(FET)においては、ソース領域又はドレイン領域の何れか一方となる半導体領域を意味するので「半導体装置」に依拠した名称となる。より具体的には、上記の「一方となる半導体領域」を「第1主電極領域」として定義すれば、「他方の半導体領域」は、「第2主電極領域」となる。すなわち、「第2主電極領域」とはIGBTにおいては第1主電極領域とはならないエミッタ領域又はコレクタ領域の何れか一方となる半導体領域、FETにおいては上記第1主電極領域とはならないソース領域又はドレイン領域の何れか一方となる半導体領域を意味する。以下の第1及び第2の実施形態では、逆阻止IGBTに着目して説明するので、エミッタ領域を「第1主電極領域」、コレクタ領域を「第2主電極領域」と呼ぶ。
また、本明細書および添付図面においては、n又はpを冠記した層や領域では、それぞれ電子又は正孔が多数キャリアであることを意味する。また、nやpに付す+および−は、+および−の付記されていない半導体領域に比してそれぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。
また、第1および第2の実施形態で説明される添付図面は、見易く又は理解し易くするために正確なスケール、寸法で描かれていない。本発明はその要旨を超えない限り、以下に説明する第1および第2の実施形態の記載に限定されるものではなない。
以下の第1の実施形態では、本発明の「半導体装置」としてプレーナゲート型の逆阻止IGBTに着目して例示的に説明し、以下の第2の実施形態では、本発明の「半導体装置」としてトレンチゲート型逆阻止IGBTに着目して例示的に説明する。
図1に示すように、本発明の第1の実施形態に係る半導体装置は、第1導電型(n−型)のドリフト領域1となる半導体基板を主体にしたプレーナゲート型の逆阻止IGBTである。また、本発明の第1の実施形態に係る半導体装置(逆阻止IGBT)は、ドリフト領域1となる半導体基板上に、活性領域100と、活性領域100の外側に設けられた耐圧構造領域120と、耐圧構造領域120の外側に設けられた分離部130とを備えている。半導体基板の厚さは、例えば600V耐圧クラスの逆阻止IGBTの特性に悪影響を及ぼさないためには、例えば90μm以上であればよい。半導体基板としては、例えば単結晶シリコンからなる半導体基板が用いられている。
分離部130は、半導体基板の外周端部に設けられ、活性領域100を囲む。また、分離部130は、例えば個々のチップにダイシングされる際に半導体基板の側面に生じた結晶欠陥と活性領域100とを分離する。分離部130には、第2導電型(p型)の分離領域31が設けられている。分離領域31は、ドリフト領域1の外周端部に設けられ、ドリフト領域1の第1主面Y1から第2主面Y2(表面から裏面)まで貫通する。また、分離領域31は、活性領域100の裏面に設けられたコレクタ領域としてのp型の第2主電極領域10に接する。分離領域31を設けることで、逆方向電圧の印加時、空乏層が半導体基板の裏面(ドリフト領域1の第2主面Y2側)に設けられた第2主電極領域(コレクタ領域)10から分離領域31に沿って伸びる。このため、空乏層が半導体基板の切断面に到達することを防ぐことができ、漏れ電流の発生を防止する。これにより、本発明の第1の実施形態に係る半導体装置(逆阻止IGBT)は逆方向耐圧を得ることができる。
次に、図1に示す本発明の第1の実施形態に係る半導体装置(逆阻止IGBT)の活性領域100について、図2を用いて説明する。
図2に示すように、活性領域100には、ドリフト領域1となる半導体基板の表面(ドリフト領域1の第1主面Y1側)に、ベース領域としての第2導電型(p型)のチャネル形成領域2が選択的に設けられている。チャネル形成領域2は、ドリフト領域1よりも高い不純物濃度を有する。チャネル形成領域2の上部には、エミッタ領域としての第1導電型(n+型)の第1主電極領域3、および第2導電型(p+型)のボディ領域4が選択的に設けられている。ボディ領域4は、第1主電極領域3の下の領域の一部を占める。また、ボディ領域4は、チャネル形成領域2よりも高い不純物濃度を有する。
式(2)に物性値を代入すれば、総不純物量≒2.0×1012cm−2が求まる。
さらに、n型の高濃度領域5はn型の高濃度領域5中の不純物量がn型の高濃度領域5中のある領域に片寄って分布されていたとしても、n型の高濃度領域5全体に含まれるn型不純物の総不純物量が2.0×1012cm−2以下となるようにn型の高濃度領域5中に含まれていればよく、n型の高濃度領域5の不純物濃度分布によらない。
活性領域100の終端部にはエミッタ電極9と同電位の深いp+型の引き抜き領域(ウェル領域)23が所定の幅で形成されている。この引き抜き領域23は、エミッタ電極9と電気的に接続され、かつ、エミッタ電極9を介して第1主電極領域3と電気的に接続されている。この引き抜き領域23はチャネル形成領域2と同時に形成されることが多く、順電圧が印加されたとき耐圧構造領域120のキャリアを効率的に引き抜く働きをする引き抜き領域である。この耐圧構造領域120には、ドリフト領域1の第1主面Y1(半導体基板の表面)に、フローティング領域である第2導電型(p型)のフィールドリミッティングリング領域(以下、FLR:Field Limiting Ringとする)21が複数設けられている。FLR21は、活性領域100を囲むようにしてリング状に設けられている。ドリフト領域1の第1主面Y1(おもて面)の、FLR21が設けられていない表面は、層間絶縁膜8で覆われている。層間絶縁膜8の上には、フローティングの導電膜であるフィールドプレート(以下、FP:Field Plateとする)22が設けられている。FP22は、FLR21に接する。耐圧構造領域120から分離部130にかけて、層間絶縁膜8の上には、分離領域31と同じ電位を有するフィールドプレート(以下、等電位FPとする)32が設けられている。等電位FP32は、分離領域31に接し、電気的に接続されている。また、耐圧構造領域120は、活性領域に近い側を順方向耐圧構造領域121、分離領域31に近い側を逆方向耐圧構造領域122と便宜的に称することにする。ここでは両耐圧構造領域121,122は便宜的にオーバーラップさせていないが、実素子では互いにオーバッラップすることもできる。
さらに詳細にn型不純物の総不純物量の与える影響に関して調査した結果を図5から図7に示す。図5は、図2の切断線Y−Yにおける不純物濃度の分布を示す不純物濃度プロファイル図である。実施例の600Vクラス逆阻止IGBTにおいて、半導体基板中の不純物濃度を測定した。この不純物濃度から、n型の高濃度領域5の総ドーズ量を算出した。ここで、n型の高濃度領域5の総ドーズ量とは、n型の高濃度領域5を1回のイオン注入で形成する場合はそのイオン注入のドーズ量であり、複数回のイオン注入によりn型の高濃度領域を形成する場合は各々のイオン注入のドーズ量の総和のことである。
図5において、第1測定結果41は、ドリフト領域1の不純物濃度の分布である。第2測定結果42は、チャネル形成領域2およびボディ領域4の不純物濃度の分布である。第3測定結果43は、第2主電極領域10の不純物濃度の分布である。第4測定結果44は、n型の高濃度領域5の不純物濃度の分布である。これより、n型の高濃度領域5は表面から約10μmの位置に形成されていることがわかる。
すなわち、図5に示す第4測定結果44の不純物濃度の分布の分布形状内の領域40(図5の斜線部)が、n型の高濃度領域5の総ドーズ量である。ここで、ドリフト領域1の高濃度領域5部分の総不純物量とは、n型の高濃度領域5が設けられる領域中の、ドリフト領域1の総不純物量である。ドリフト領域1の総不純物量は、n型の高濃度領域5と同様の方法で算出している。
図6に示す結果より、n型の高濃度領域5を設けることで、順方向耐圧が低減することがわかった。その理由は、ドリフト領域1のチャネル形成領域2に近い領域にn型の高濃度領域5を設けることで、チャネル形成領域2から第2主電極領域10に向かってドリフト領域1中を伸びる空乏層が短くなるためである。n型の高濃度領域5の総ドーズ量は、4×1011cm−2以下とすることで定格電圧以上を確保可能なことがわかった。
図7に示す結果より、n型の高濃度領域5を設けることによって、逆方向漏れ電流が小さくなることがわかった。また、n型の高濃度領域5の総ドーズ量が約4.0×1011cm−2程度までは逆漏れ電流が急激に減少し、4.0×1011cm−2以上では逆漏れ電流の減少が緩やかであることがわかった。
図6および図7の結果より、n型の高濃度領域5の総ドーズ量は4.0×1011cm−2以下で4.0×1011cm−2に近いことが望ましいといえる。
図8より、順方向耐圧はn型の高濃度領域5の端部の位置Lが活性領域端部より活性領域内部あるいはわずかに活性領域側にある時に最も高い値を示している。順方向耐圧が低下し始める位置は、n型の高濃度領域5が引き抜き領域23にかかりはじめる位置であった。また、n型の高濃度領域5を活性領域端部まで設けても順方向耐圧の低下量は1%程度であることがわかった。また、順方向耐圧構造領域121側から耐圧構造領域120の幅Wの36%以上までn型の高濃度領域5を張り出した場合に、順方向耐圧は12%程度まで低下するが、これ以上張り出しても安定した値を取ることがわかった。
また、n型の高濃度領域5の端部の位置Lを耐圧構造領域120の幅Wの36%以上とすることで、n型の高濃度領域5の幅がばらついた場合でも、安定的に順方向耐圧と逆方向漏れ電流を維持できる。
また、n型の高濃度領域5を活性領域100の端部まで設けることで、順方向耐圧の低下量を抑制しながら、逆方向漏れ電流を低減することが可能であることが分かった。また、n型の高濃度領域5を耐圧構造領域120の幅Wの36%以上まで設けることで、n型の高濃度領域5の幅がばらついた場合でも、安定的に順方向耐圧と逆方向漏れ電流が得られることがわかった。
以上、実施例の説明では、プレーナーゲート型逆阻止IGBTをモデルとしたが、ゲート電極がドリフト領域1に形成された溝内に埋設されているトレンチゲート型逆阻止IGBTであってもかまわない。また、本発明では、n型とp型をすべて逆転した構成としてもよい。
尚、上述のn型の高濃度領域5は、例えば、選択的なプロトン照射と熱処理によるドナー化によって形成することができる。
本発明の第2の実施形態に係る半導体装置を、図10を用いて説明する。図10は、図2に相当する断面図であり、図1のプレーナゲート型の逆阻止IGBTの活性領域100をトレンチゲート型IGBTにした場合の活性領域の構成を示す断面図である。
図10に示すように、本発明の第2の実施形態に係る半導体装置は、第1導電型(n−型)のドリフト領域1aとなる半導体基板を主体にしたトレンチゲート型の逆阻止IGBTである。また、本発明の第2の実施形態に係る半導体装置(逆阻止IGBT)は、詳細に図示していないが、本発明の第1の実施形態に係る半導体装置と同様に、ドリフト領域1aとなる半導体基板上に、図1に示す活性領域100と、活性領域100の外側に設けられた耐圧構造領域120と、耐圧構造領域120の外側に設けられた分離部130とを備えている。
ドリフト領域1の第2主面2Yには、コレクタ領域としての第2主電極領域10aが設けられている。この第2主電極領域10aには、ドリフト領域1の第2主面2Y側(半導体基板の裏面)に設けられた第3電極としてのコレクタ電極11aが接している。
2 チャネル形成領域
3 第1主電極領域
5 高濃度領域
6 ゲート絶縁膜
7 ゲート電極
8 層間絶縁膜
9 エミッタ電極
10 第2主電極領域
11 コレクタ電極
23 引き抜き領域
31 分離領域
100 活性領域
120 耐圧構造領域
121 順方向耐圧構造領域
122 逆方向耐圧構造領域
130 分離部
同様の懸念点は、上述した特許文献6に示す技術を逆阻止IGBTに用いても考慮可能である。
また、上述の特許文献9に示す技術では、逆阻止IGBTについての記載はない。したがって、逆電圧が印加されたときのn+領域の作用および逆漏れ電流については記載されていない。
式(2)に物性値を代入すれば、総不純物量≒2.0×1012cm−2が求まる。
さらに、n型の高濃度領域5はn型の高濃度領域5中の不純物量がn型の高濃度領域5中のある領域に片寄って分布されていたとしても、n型の高濃度領域5全体に含まれるn型不純物の総不純物量が2.0×1012cm−2以下となるようにn型の高濃度領域5中に含まれていればよく、n型の高濃度領域5の不純物濃度分布によらない。
活性領域100の終端部にはエミッタ電極9と同電位の深いp+型の引き抜き領域(ウェル領域)23が所定の幅で形成されている。この引き抜き領域23は、エミッタ電極9と電気的に接続され、かつ、エミッタ電極9を介して第1主電極領域3と電気的に接続されている。この引き抜き領域23はチャネル形成領域2と同時に形成されることが多く、順電圧が印加されたとき耐圧構造領域120のキャリアを効率的に引き抜く働きをする引き抜き領域である。この耐圧構造領域120には、ドリフト領域1の第1主面Y1(半導体基板の表面)に、フローティング領域である第2導電型(p型)のフィールドリミッティングリング領域(以下、FLR:Field Limiting Ringとする)21が複数設けられている。FLR21は、活性領域100を囲むようにしてリング状に設けられている。ドリフト領域1の第1主面Y1(おもて面)の、FLR21が設けられていない表面は、層間絶縁膜8で覆われている。層間絶縁膜8の上には、フローティングの導電膜であるフィールドプレート(以下、FP:Field Plateとする)22が設けられている。FP22は、FLR21に接する。耐圧構造領域120から分離部130にかけて、層間絶縁膜8の上には、分離領域31と同じ電位を有するフィールドプレート(以下、等電位FPとする)32が設けられている。等電位FP32は、分離領域31に接し、電気的に接続されている。また、耐圧構造領域120は、活性領域に近い側を順方向耐圧構造領域121、分離領域31に近い側を逆方向耐圧構造領域122と便宜的に称することにする。ここでは両耐圧構造領域121,122は便宜的にオーバーラップさせていないが、実素子では互いにオーバーラップすることもできる。
ドリフト領域1aの第2主面には、コレクタ領域としての第2主電極領域10aが設けられている。この第2主電極領域10aには、ドリフト領域1aの第2主面側(半導体基板の裏面)に設けられた第3電極としてのコレクタ電極11aが接している。
Claims (9)
- 互いに反対側に位置する第1主面及び第2主面を有する第1導電型のドリフト領域と、
前記ドリフト領域の第1主面に選択的に設けられた第2導電型のチャネル形成領域と、
前記チャネル形成領域の上部に選択的に設けられた第1導電型の第1主電極領域と、
前記ドリフト領域の第2主面に設けられた第2導電型の第2主電極領域と、
前記チャネル形成領域の下の前記ドリフト領域に前記チャネル形成領域から離れて設けられた第1導電型の高濃度領域と、
前記ドリフト領域の外周であって前記チャネル形成領域を取り囲むように設けられ、前記第1主電極領域に接続された第2導電型の引き抜き領域と、
前記引き抜き領域の外周であって前記引き抜き領域を取り囲むように設けられ、順方向耐圧構造と逆方向耐圧構造とを含む耐圧構造領域と、
前記耐圧構造領域の外周であって、前記ドリフト領域の外周端部に設けられ、前記ドリフト領域の第1主面から第2主面まで貫通し、前記第2主電極領域に接する第2導電型の分離領域と、を備え、
前記高濃度領域は、前記ドリフト領域よりも高い不純物濃度であり、かつ、前記高濃度領域中の第1導電型不純物の総不純物量が2.0×1012cm−2以下となる不純物濃度を有することを特徴とする半導体装置。 - 前記第1主電極領域から前記ドリフト領域の第1主面に跨るように、絶縁膜を介して設けられた第1電極と、
前記チャネル形成領域および前記第1主電極領域に接続された第2電極と、
前記第1主電極領域に接する第3電極と、を更に備えることを特徴とする請求項1に記載の半導体装置。 - 前記チャネル形成領域の上部から前記チャネル形成領域を貫通し、前記ドリフト領域に達するように形成された溝と、
前記溝内に絶縁膜を介して埋設された第1電極と、
前記チャネル形成領域および前記第1主電極領域に接続された第2電極と、
前記第2主電極領域に接する第3電極と、を更に備えることを特徴とする請求項1に記載の半導体装置。 - 前記高濃度領域は、前記ドリフト領域よりも高い不純物濃度であり、かつ、前記高濃度領域中の第1導電型不純物の総ドーズ量が4.0×1011cm−2以下となる不純物濃度を有することを特徴とする請求項1乃至3の何れか1項に記載の半導体装置。
- 前記高濃度領域の端部が、前記引き抜き領域の外周端を基準にして前記耐圧構造領域の長さの+10%〜−10%の範囲にあることを特徴とする請求項1乃至3の何れか1項に記載の半導体装置。
- 前記高濃度領域の端部が、前記引き抜き領域の外周端を基準にして前記耐圧構造領域の長さの+5%〜−5%の範囲にあることを特徴とする請求項1乃至3の何れか1項に記載の半導体装置。
- 前記高濃度領域の端部が、前記引き抜き領域の外周端を基準にして前記耐圧構造領域の長さの+36%以上にあることを特徴とする請求項1乃至3の何れか1項に記載の半導体装置。
- 前記耐圧構造領域の前記ドリフト領域の表面に、前記引き抜き領域を囲むように互いに離れて設けられた複数の第2導電型のフィールドリミッティングリング領域を備えることを特徴とする請求項1乃至3の何れか1項に記載の半導体装置。
- 前記ドリフト領域は、定格電圧と等しい逆方向電圧が印加された時、前記第2主電極領域から前記引き抜き領域に向かって拡がる空乏層が前記引き抜き領域に到達しない抵抗率を有することを特徴とする請求項1乃至請求項3の何れか1項に記載の半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013148334 | 2013-07-17 | ||
JP2013148334 | 2013-07-17 | ||
PCT/JP2014/003649 WO2015008458A1 (ja) | 2013-07-17 | 2014-07-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6052413B2 JP6052413B2 (ja) | 2016-12-27 |
JPWO2015008458A1 true JPWO2015008458A1 (ja) | 2017-03-02 |
Family
ID=52345938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015527169A Active JP6052413B2 (ja) | 2013-07-17 | 2014-07-09 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9577088B2 (ja) |
JP (1) | JP6052413B2 (ja) |
WO (1) | WO2015008458A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6561874B2 (ja) * | 2015-09-24 | 2019-08-21 | 豊田合成株式会社 | 縦型トランジスタおよび電力変換装置 |
CN106558616B (zh) | 2015-09-24 | 2019-11-12 | 丰田合成株式会社 | 纵型场效应晶体管以及电力转换装置 |
JP6676988B2 (ja) | 2016-01-29 | 2020-04-08 | 株式会社デンソー | 半導体装置 |
CN117673163B (zh) * | 2024-02-01 | 2024-06-07 | 深圳天狼芯半导体有限公司 | 高短路耐量的超结mosfet及其制备方法、芯片 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3458590B2 (ja) | 1996-03-27 | 2003-10-20 | 富士電機株式会社 | 絶縁ゲートバイポーラトランジスタ |
JP3395520B2 (ja) | 1996-06-04 | 2003-04-14 | 富士電機株式会社 | 絶縁ゲートバイポーラトランジスタ |
EP1142026B1 (de) | 1998-12-04 | 2007-11-14 | Infineon Technologies AG | Leistungshalbleiterschalter |
JP4967200B2 (ja) | 2000-08-09 | 2012-07-04 | 富士電機株式会社 | 逆阻止型igbtを逆並列に接続した双方向igbt |
JP4904625B2 (ja) | 2001-02-14 | 2012-03-28 | 富士電機株式会社 | 半導体装置 |
JP4539011B2 (ja) | 2002-02-20 | 2010-09-08 | 富士電機システムズ株式会社 | 半導体装置 |
JP5011634B2 (ja) * | 2003-08-29 | 2012-08-29 | 富士電機株式会社 | 半導体装置およびその半導体装置を用いた双方向スイッチ素子 |
US7157785B2 (en) * | 2003-08-29 | 2007-01-02 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices |
JP4843923B2 (ja) | 2004-09-09 | 2011-12-21 | 富士電機株式会社 | 高耐圧半導体装置およびその製造方法 |
WO2007055352A1 (ja) * | 2005-11-14 | 2007-05-18 | Fuji Electric Device Technology Co., Ltd. | 半導体装置およびその製造方法 |
JP5034315B2 (ja) | 2006-05-19 | 2012-09-26 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP2008258262A (ja) | 2007-04-02 | 2008-10-23 | Toyota Motor Corp | Igbt |
JP5358963B2 (ja) * | 2008-02-04 | 2013-12-04 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP5374883B2 (ja) * | 2008-02-08 | 2013-12-25 | 富士電機株式会社 | 半導体装置およびその製造方法 |
DE102010063728B4 (de) | 2009-12-28 | 2016-04-14 | Fuji Electric Co., Ltd. | Halbleitervorrichtung mit verbesserter Sperrspannungsfestigkeit |
JP2014086600A (ja) * | 2012-10-24 | 2014-05-12 | Fuji Electric Co Ltd | 半導体装置、半導体装置の製造方法および半導体装置の制御方法 |
-
2014
- 2014-07-09 WO PCT/JP2014/003649 patent/WO2015008458A1/ja active Application Filing
- 2014-07-09 JP JP2015527169A patent/JP6052413B2/ja active Active
-
2015
- 2015-08-11 US US14/824,013 patent/US9577088B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2015008458A1 (ja) | 2015-01-22 |
US20150349111A1 (en) | 2015-12-03 |
US9577088B2 (en) | 2017-02-21 |
JP6052413B2 (ja) | 2016-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5754543B2 (ja) | 半導体装置 | |
JP5981859B2 (ja) | ダイオード及びダイオードを内蔵する半導体装置 | |
US8089134B2 (en) | Semiconductor device | |
US9082815B2 (en) | Semiconductor device having carrier extraction in electric field alleviating layer | |
JP5748188B2 (ja) | 半導体装置 | |
JP5783893B2 (ja) | 半導体装置 | |
JP6416062B2 (ja) | 半導体装置 | |
JP5771984B2 (ja) | 半導体装置 | |
JP5753814B2 (ja) | ダイオード、半導体装置およびmosfet | |
JP2012054532A (ja) | 横型ダイオードを有する半導体装置 | |
JP2009188178A (ja) | 半導体装置 | |
US10490655B2 (en) | Insulated gate bipolar transistor (IGBT) with high avalanche withstand | |
JP7118033B2 (ja) | 半導体装置 | |
JP2013051345A (ja) | ダイオード、半導体装置およびmosfet | |
JP6052413B2 (ja) | 半導体装置 | |
JP6918736B2 (ja) | 半導体装置 | |
KR20150069117A (ko) | 전력 반도체 소자 | |
WO2015107614A1 (ja) | 電力用半導体装置 | |
JP2016028405A (ja) | 半導体装置 | |
JP2010093080A (ja) | 半導体装置 | |
JP2013251468A (ja) | 半導体装置および半導体装置の制御方法 | |
JP7010095B2 (ja) | 半導体装置 | |
US20150144993A1 (en) | Power semiconductor device | |
JP6754308B2 (ja) | 半導体装置 | |
JP2014212252A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6052413 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |