JP6561874B2 - 縦型トランジスタおよび電力変換装置 - Google Patents

縦型トランジスタおよび電力変換装置 Download PDF

Info

Publication number
JP6561874B2
JP6561874B2 JP2016033752A JP2016033752A JP6561874B2 JP 6561874 B2 JP6561874 B2 JP 6561874B2 JP 2016033752 A JP2016033752 A JP 2016033752A JP 2016033752 A JP2016033752 A JP 2016033752A JP 6561874 B2 JP6561874 B2 JP 6561874B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
region
concentration
carrier
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016033752A
Other languages
English (en)
Other versions
JP2017063174A (ja
Inventor
務 伊奈
務 伊奈
岡 徹
徹 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to CN201610349780.XA priority Critical patent/CN106558616B/zh
Priority to US15/164,677 priority patent/US10468515B2/en
Publication of JP2017063174A publication Critical patent/JP2017063174A/ja
Application granted granted Critical
Publication of JP6561874B2 publication Critical patent/JP6561874B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149Source or drain regions of field-effect devices
    • H10D62/151Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156Drain regions of DMOS transistors
    • H10D62/157Impurity concentrations or distributions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66Vertical DMOS [VDMOS] FETs
    • H10D30/668Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置および電力変換装置に関する。
半導体装置(半導体デバイス、半導体素子)には、トレンチ(溝部)にゲート電極を形成したトレンチゲート構造を有する縦型トランジスタが知られている。特許文献1には、縦型トランジスタにおいて、オン抵抗の低減を目的として、ドリフト層とチャネル層との間におけるトレンチが存在する深さに、電流分散層を設けることが開示されている。この電流分散層は、ドリフト層と同じ導電特性でドリフト層よりも高いキャリア濃度を有する。
特開2009−194065号公報
本発明者によれば、特許文献1の技術では、ドリフト層(n型)とチャネル層(p型)とのpn接合界面に形成される空乏層が電流分散層に広がることによって、電流分散層における電流の分散が阻害されるため、オン抵抗を十分に低減できないという結果を得た。また、特許文献1の技術において、空乏層の影響を抑制することを目的として、電流分散層のキャリア濃度をより高濃度にした場合や、電流分散層の厚さをより厚くした場合には、トレンチの角部に電界が集中しやすくなるため、耐圧が低下するという問題があった。そのため、トレンチゲート構造を有する縦型トランジスタにおいて、耐圧の低下を抑制しつつ、オン抵抗を低減できる技術が望まれていた。
本発明は、上述の課題の少なくとも一部を解決し、以下の形態として実現できる。
本発明の第1の形態は、縦型トランジスタであって、
面方向に広がる基板と、
前記基板より上に位置し、n型およびp型のうち一方の特性を有する第1の半導体層と、
前記第1の半導体層の上に位置し、n型およびp型のうち前記一方の特性とは異なる他方の特性を有する第2の半導体層と、
前記第2の半導体層の上に位置し、前記一方の特性を有する第3の半導体層と、
前記第3の半導体層から前記第2の半導体層を貫通し前記第1の半導体層にまで落ち込んだトレンチと、
前記トレンチの表面を覆う絶縁膜と
前記絶縁膜を介して前記トレンチに形成されたゲート電極と、
を備え、
前記第1の半導体層のキャリア濃度は、前記面方向に直交する厚さ方向においてピークを形成し、
前記第1の半導体層においてキャリア濃度がピークとなる高濃度キャリア領域は、前記トレンチから前記基板側に離れた位置で前記面方向に広がり、さらに、
前記第2の半導体層と前記高濃度キャリア領域との間に、前記他方の特性を有する第3の領域を有し、
前記面方向において、前記第3の領域は、前記トレンチから離れて位置し、
前記厚さ方向において、前記第3の領域は、前記高濃度キャリア領域から離れて位置する、縦型トランジスタである。
本発明の第2の形態は、縦型トランジスタであって、
面方向に広がる基板と、
前記基板より上に位置し、n型およびp型のうち一方の特性を有し、窒化ガリウム(GaN)から主に成る第1の半導体層と、
前記第1の半導体層の上に位置し、n型およびp型のうち前記一方の特性とは異なる他方の特性を有する第2の半導体層と、
前記第2の半導体層の上に位置し、前記一方の特性を有する第3の半導体層と、
前記第3の半導体層から前記第2の半導体層を貫通し前記第1の半導体層にまで落ち込んだトレンチと、
前記トレンチの表面を覆う絶縁膜と
前記絶縁膜を介して前記トレンチに形成されたゲート電極と、
を備え、
前記第1の半導体層のキャリア濃度は、前記面方向に直交する厚さ方向においてピークを形成し、
前記第1の半導体層においてキャリア濃度がピークとなる高濃度キャリア領域は、前記トレンチから前記基板側に離れた位置で前記面方向に広がり、
同一形状を成す複数のセルが前記面方向へと規則的に並ぶ構造を有し、
前記第2の半導体層から前記高濃度キャリア領域までの距離は、前記セルのセルピッチの半分以下である、縦型トランジスタである。
また、本発明は、以下の形態としても実現できる。
(1)本発明の一形態は、半導体装置を提供する。この半導体装置は、面方向に広がる基板と;前記基板より上に位置し、n型およびp型のうち一方の特性を有する第1の半導体層と;前記第1の半導体層の上に位置し、n型およびp型のうち前記一方の特性とは異なる他方の特性を有する第2の半導体層と;前記第2の半導体層の上に位置し、前記一方の特性を有する第3の半導体層と;前記第3の半導体層から前記第2の半導体層を貫通し前記第1の半導体層にまで落ち込んだトレンチと;前記トレンチの表面を覆う絶縁膜とを備え、前記第1の半導体層のキャリア濃度は、前記面方向に直交する厚さ方向においてピークを形成し、前記第1の半導体層においてキャリア濃度がピークとなる高濃度キャリア領域は、前記トレンチから前記基板側に離れた位置で前記面方向に広がる。この形態によれば、第1の半導体層におけるトレンチから基板側に離れた位置に高濃度キャリア領域が存在するため、第1の半導体層と第2の半導体層とのpn接合界面に形成される空乏層が高濃度キャリア領域に与える影響を軽減できる。これによって、第2の半導体層に形成されるチャネルを経由して第1の半導体層に流れ込む電流を、第1の半導体層におけるトレンチから基板側に離れた高濃度キャリア領域において面方向へと十分に分散させることができる。その結果、耐圧の低下を抑制しつつ、オン抵抗を低減できる。
(2)上述した半導体装置において、前記高濃度キャリア領域におけるキャリア濃度は、1.0×1016cm-3以上1.0×1018cm-3以下であってもよい。この形態によれば、面方向へと電流を十分に分散させつつ、耐圧を十分に確保できる。
(3)上述した半導体装置において、前記高濃度キャリア領域は、前記基板より前記第2の半導体層に近い位置に存在してもよい。この形態によれば、チャネルを経由して第1の半導体層に流れ込む電流を効果的に分散させることができる。
(4)上述した半導体装置において、前記高濃度キャリア領域の厚さは、10nm以上10μm以下であってもよい。この形態によれば、面方向へと電流を十分に分散させつつ、耐圧を十分に確保できる。
(5)上述した半導体装置において、前記第1の半導体層は、更に、前記高濃度キャリア領域より基板側に位置する第1の領域と;前記高濃度キャリア領域より第2の半導体層側に位置する第2の領域とを含み、前記第1の領域におけるキャリア濃度は、前記第2の領域におけるキャリア濃度と等しい。この形態によれば、耐圧を十分に確保できる。
(6)上述した半導体装置において、同一形状を成す複数のセルが前記面方向へと規則的に並ぶ構造を有し、前記第2の半導体層から前記高濃度キャリア領域までの距離は、前記セルのセルピッチの半分以下であってもよい。この形態によれば、面方向へと電流を十分に分散させることができる。
(7)上述した半導体装置において、前記第1の半導体層は、化合物半導体から主に成ってもよい。この形態によれば、化合物半導体を用いた半導体装置において、耐圧の低下を抑制しつつ、オン抵抗を低減できる。
(8)上述した半導体装置において、前記第1の半導体層は、窒化ガリウム(GaN)から主に成ってもよい。この形態によれば、窒化ガリウム(GaN)を用いた半導体装置において、耐圧の低下を抑制しつつ、オン抵抗を低減できる。
(9)上述した半導体装置において、さらに、前記第2の半導体層と前記高濃度キャリア領域との間に、前記他方の特性を有する第3の領域を備え、前記面方向において、前記第3の領域は、前記トレンチから離れて位置してもよい。この形態によれば、トレンチの底面の外周付近に電界が集中することを緩和できるため、耐圧の低下をより効果的に抑制できる。
(10)上述した半導体装置において、前記厚さ方向において、前記第3の領域は、前記高濃度キャリア領域から離れて位置してもよい。この形態によれば、オン抵抗をより効果的に低減できる。
本発明は、半導体装置以外の種々の形態で実現でき、例えば、上記形態の半導体装置を備える電力変換装置、上記形態の半導体装置を製造する製造方法、ならびに、その製造方法を実施する製造装置などの形態で実現できる。
本願発明によれば、第1の半導体層におけるトレンチから基板側に離れた位置に高濃度キャリア領域が存在するため、第1の半導体層と第2の半導体層とのpn接合界面に形成される空乏層が高濃度キャリア領域に与える影響を軽減できる。これによって、第2の半導体層に形成されるチャネルを経由して第1の半導体層に流れ込む電流を、第1の半導体層におけるトレンチから基板側に離れた高濃度キャリア領域において面方向へと十分に分散させることができる。その結果、耐圧の低下を抑制しつつ、オン抵抗を低減できる。
半導体装置の構成を模式的に示す断面図である。 半導体装置の拡大断面図である。 第2実施形態における半導体装置の拡大断面図である。 電力変換装置の構成を示す説明図である。 第5実施形態における半導体装置の拡大断面図である。 第6実施形態における半導体装置の拡大断面図である。
A.第1実施形態
図1は、半導体装置100の構成を模式的に示す断面図である。図2は、半導体装置100の拡大断面図である。
図1には、相互に直交するXYZ軸が図示されている。図1のXYZ軸のうち、X軸は、図1の紙面左から紙面右に向かう軸である。+X軸方向は、紙面右に向かう方向であり、−X軸方向は、紙面左に向かう方向である。図1のXYZ軸のうち、Y軸は、図1の紙面手前から紙面奥に向かう軸である。+Y軸方向は、紙面奥に向かう方向であり、−Y軸方向は、紙面手前に向かう方向である。図1のXYZ軸のうち、Z軸は、図1の紙面下から紙面上に向かう軸である。+Z軸方向は、紙面上に向かう方向であり、−Z軸方向は、紙面下に向かう方向である。図1のXYZ軸は、他の図のXYZ軸に対応する。
半導体装置100は、トレンチゲート構造を有する縦型トランジスタである。本実施形態では、半導体装置100は、縦型トレンチMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である。本実施形態では、半導体装置100は、電力制御に用いられ、パワーデバイスとも呼ばれる。本実施形態では、半導体装置100は、化合物半導体の1つである窒化ガリウム(GaN)を用いて形成されたGaN系の半導体装置である。
半導体装置100は、同一形状を成す複数のセルCLが面方向(X軸方向およびY軸方向の少なくとも一方)へと規則的に並ぶ構造を有する。本実施形態では、半導体装置100は、+Z軸方向から見て正六角形を成す複数のセルCLがX軸方向およびY軸方向へと規則的に並ぶ構造を有する。他の実施形態では、半導体装置100は、Y軸方向へと直線状に延びた長方形を成す複数のセルCLがX軸方向へと規則的に並ぶ構造を有してもよいし、正六角形とは異なる他の多角形(例えば、正方形など)を成す複数のセルCLがX軸方向およびY軸方向へと規則的に並ぶ構造を有してもよい。
半導体装置100は、基板110と、n型半導体層120と、p型半導体層130と、n型半導体層140とを備える。半導体装置100は、各半導体層に形成された構造として、トレンチ152およびリセス156を有する。半導体装置100は、さらに、絶縁膜160と、制御電極であるゲート電極172と、第1の電極であるソース電極174と、第2の電極であるpボディ電極176と、第3の電極であるドレイン電極178とを備える。なお、n型半導体層120を第1の半導体層とも呼び、p型半導体層130を第2の半導体層とも呼び、n型半導体層140を第3の半導体層とも呼ぶ。
半導体装置100の基板110は、面方向(X軸方向およびY軸方向)に広がる板状を成す半導体である。本実施形態では、基板110は、窒化ガリウム(GaN)から主に成る。本明細書の説明において、「窒化ガリウム(GaN)から主に成る」とは、モル分率において窒化ガリウム(GaN)を90%以上含有することを意味する。本実施形態では、基板110は、n型の特性を有するn型半導体である。本実施形態では、基板110は、ケイ素(Si)をドナー元素として含有する。本実施形態では、基板110に含まれるケイ素(Si)濃度の平均値は、約1.0×1018cm-3である。基板110の厚さ(Z軸方向の長さ)は、100μm以上500μm以下が好ましく、本実施形態では、約300μmである。
半導体装置100のn型半導体層120は、n型の特性を有する半導体である。n型半導体層120は、基板110より上に位置する。本実施形態では、n型半導体層120は、基板110の+Z軸方向側に位置する。本実施形態では、n型半導体層120は、面方向(X軸方向およびY軸方向)に広がる。本実施形態では、n型半導体層120は、窒化ガリウム(GaN)から主に成る。本実施形態では、n型半導体層120は、ケイ素(Si)をドナー元素として含有する。n型半導体層120のキャリア濃度は、厚さ方向(Z軸方向)においてピークを形成する。n型半導体層120は、低濃度キャリア領域121と、高濃度キャリア領域123と、低濃度キャリア領域125とを含む。なお、低濃度キャリア領域121を第1の領域とも呼び、低濃度キャリア領域125を第2の領域とも呼ぶ。
n型半導体層120の低濃度キャリア領域121は、n型半導体層120を構成する領域のうち、高濃度キャリア領域123より基板110側に位置する第1の領域である。低濃度キャリア領域121のキャリア濃度は、高濃度キャリア領域123のキャリア濃度より低い。本実施形態では、低濃度キャリア領域121のキャリア濃度は、高濃度キャリア領域123との境界付近を除き、Z軸方向においてほぼ一定である。他の実施形態では、低濃度キャリア領域121のキャリア濃度は、低濃度キャリア領域121と高濃度キャリア領域123とのキャリア濃度の差と比較して小さな幅で増減してもよい。本実施形態では、低濃度キャリア領域121に含まれるケイ素(Si)濃度の平均値は、約1.0×1016cm-3である。本実施形態では、低濃度キャリア領域121の厚さ(Z軸方向の長さ)は、約10μmである。
n型半導体層120の高濃度キャリア領域123は、n型半導体層120を構成する領域のうち、n型半導体層120においてキャリア濃度がピークとなる領域である。言い換えると、高濃度キャリア領域123のキャリア濃度は、低濃度キャリア領域121,125のキャリア濃度より高い。本実施形態では、高濃度キャリア領域123のキャリア濃度は、低濃度キャリア領域121,125との境界付近を除き、Z軸方向においてほぼ一定である。他の実施形態では、高濃度キャリア領域123のキャリア濃度は、低濃度キャリア領域121,125と高濃度キャリア領域123とのキャリア濃度の差と比較して小さな幅で増減してもよい。高濃度キャリア領域123に含まれるケイ素(Si)濃度の平均値は、1.0×1016cm-3以上1.0×1018cm-3以下であることが好ましく、本実施形態では、1.2×1016cm-3である。高濃度キャリア領域123におけるキャリア濃度が1.0×1016cm-3未満である場合、高濃度キャリア領域123において電流を十分に分散させることができなくなる。高濃度キャリア領域123におけるキャリア濃度が1.0×1018cm-3超過である場合、耐圧を十分に確保できなくなる。
高濃度キャリア領域123は、トレンチ152から基板110側に離れた位置で面方向に(X軸方向およびY軸方向)に広がる。本実施形態では、低濃度キャリア領域121は、基板110よりp型半導体層130に近い位置に存在する。本実施形態では、p型半導体層130から高濃度キャリア領域123までの距離Dhは、セルCLの基準点同士の間隔であるセルピッチCPの半分以下である。
高濃度キャリア領域123の厚さ(Z軸方向の長さ)は、高濃度キャリア領域123を面方向に安定して形成する観点から10nm以上であることが好ましい。高濃度キャリア領域123の厚さは、耐圧を十分に確保する観点から、低濃度キャリア領域121より薄いことが好ましく、すなわち、10μm以下であることが好ましい。本実施形態では、高濃度キャリア領域123の厚さは、約2.0μmである。
n型半導体層120の低濃度キャリア領域125は、n型半導体層120を構成する領域のうち、高濃度キャリア領域123よりp型半導体層130側に位置する第2の領域である。低濃度キャリア領域125のキャリア濃度は、高濃度キャリア領域123のキャリア濃度より低い。本実施形態では、低濃度キャリア領域125のキャリア濃度は、高濃度キャリア領域123との境界付近を除き、Z軸方向においてほぼ一定である。他の実施形態では、低濃度キャリア領域125のキャリア濃度は、低濃度キャリア領域125と高濃度キャリア領域123とのキャリア濃度の差と比較して小さな幅で増減してもよい。本実施形態では、低濃度キャリア領域125のキャリア濃度は、低濃度キャリア領域121のキャリア濃度とほぼ等しい。本実施形態では、低濃度キャリア領域125に含まれるケイ素(Si)濃度の平均値は、約1.0×1016cm-3である。本実施形態では、低濃度キャリア領域125の厚さ(Z軸方向の長さ)は、約0.5μmである。
本実施形態では、n型半導体層120は、有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)を用いたエピタキシャル成長によって基板110の上に形成される。本実施形態では、n型半導体層120の成長途中に供給されるドーパントの供給量を増減することによって、低濃度キャリア領域121、高濃度キャリア領域123および低濃度キャリア領域125が形成される。他の実施形態では、高濃度キャリア領域123に相当する厚さまでn型半導体層120をエピタキシャル成長させた後にドーパントをイオン注入することによって高濃度キャリア領域123が形成されてもよい。この場合、イオン注入後に再成長によって高濃度キャリア領域123の上に低濃度キャリア領域125が形成される。
半導体装置100のp型半導体層130は、p型の特性を有する半導体である。p型半導体層130は、n型半導体層120の上に位置する。本実施形態では、p型半導体層130は、n型半導体層120の+Z軸方向側に位置する。本実施形態では、p型半導体層130は、面方向(X軸方向およびY軸方向)に広がる。本実施形態では、p型半導体層130は、窒化ガリウム(GaN)から主に成る。本実施形態では、p型半導体層130は、マグネシウム(Mg)をアクセプタ元素として含有する。本実施形態では、p型半導体層130に含まれるマグネシウム(Mg)濃度の平均値は、約1.0×1018cm-3である。本実施形態では、p型半導体層130の厚さ(Z軸方向の長さ)は、約1.0μmである。
半導体装置100のn型半導体層140は、n型の特性を有する半導体である。n型半導体層140は、p型半導体層130の上に位置する。本実施形態では、n型半導体層140は、p型半導体層130の+Z軸方向側に位置する。本実施形態では、n型半導体層140は、面方向(X軸方向およびY軸方向)に広がる。本実施形態では、n型半導体層140は、窒化ガリウム(GaN)から主に成る。本実施形態では、n型半導体層140は、ケイ素(Si)をドナー元素として含有する。本実施形態では、n型半導体層140に含まれるケイ素(Si)濃度の平均値は、約3.0×1018cm-3である。本実施形態では、n型半導体層140の厚さ(Z軸方向の長さ)は、約0.3μmである。
半導体装置100のトレンチ152は、n型半導体層140からp型半導体層130を貫通しn型半導体層120にまで落ち込んだ溝部である。本実施形態では、トレンチ152は、n型半導体層120の低濃度キャリア領域125にまで落ち込んでいる。トレンチ152は、n型半導体層120の高濃度キャリア領域123から離れている。本実施形態では、トレンチ152の深さ(Z軸方向の長さ)は、1.5μmである。本実施形態では、トレンチ152は、各半導体層に対するドライエッチングによって形成された構造である。
半導体装置100のリセス156は、n型半導体層140を貫通しp型半導体層130にまで達する凹部である。本実施形態では、リセス156は、各半導体層に対するドライエッチングによって形成された構造である。
半導体装置100の絶縁膜160は、電気絶縁性を有する膜である。絶縁膜160は、トレンチ152の表面を覆う。本実施形態では、絶縁膜160は、トレンチ152の内側から外側にわたって形成されている。本実施形態では、絶縁膜160は、二酸化ケイ素(SiO)から主に成る。
半導体装置100のゲート電極172は、絶縁膜160を介してトレンチ152の内側に形成された電極である。本実施形態では、ゲート電極172は、トレンチ152の内側に加え、トレンチ152の外側にわたって形成されている。本実施形態では、ゲート電極172は、アルミニウム(Al)から主に成る。ゲート電極172に電圧が印加された場合、p型半導体層130に反転層が形成され、この反転層がチャネルCHとして機能することによって、ソース電極174とドレイン電極178との間に導通経路が形成される。
半導体装置100のソース電極174は、n型半導体層140にオーミック接触する第1の電極である。本実施形態では、ソース電極174は、pボディ電極176の上からn型半導体層140の上にわたって形成されている。本実施形態では、ソース電極174は、n型半導体層140側から順に、チタン(Ti)から主に成る層と、アルミニウム(Al)から主に成る層と、パラジウム(Pd)から主に成る層とを積層した積層電極である。
半導体装置100のpボディ電極176は、p型半導体層130にオーミック接触する第2の電極である。本実施形態では、pボディ電極176は、リセス156の内側に形成されている。本実施形態では、pボディ電極176は、パラジウム(Pd)から主に成る。
半導体装置100のドレイン電極178は、基板110の−Z軸方向側の表面にオーミック接触する第3の電極である。本実施形態では、ドレイン電極178は、基板110側から順に、チタン(Ti)から主に成る層と、アルミニウム(Al)から主に成る層とを積層した積層電極である。
以上説明した第1実施形態によれば、n型半導体層120におけるトレンチ152から基板110側に離れた位置に高濃度キャリア領域123が存在するため、n型半導体層120とp型半導体層130とのpn接合界面に形成される空乏層DLが高濃度キャリア領域123に与える影響を軽減できる。これによって、p型半導体層130に形成されるチャネルCHを経由してn型半導体層120に流れ込む電流を、n型半導体層120におけるトレンチ152から基板110側に離れた高濃度キャリア領域123において面方向(X軸方向およびY軸方向)へと十分に分散させることができる。その結果、耐圧の低下を抑制しつつ、オン抵抗を低減できる。本実施形態では、図2に示すように、高濃度キャリア領域123は、空乏層DLから離れるように設計されている。他の実施形態では、高濃度キャリア領域123の一部は、空乏層DLと重なってもよい。すなわち、高濃度キャリア領域123の全域が空乏層DLに重なっていなければよい。なお、本実施形態では、空乏層DLは、半導体装置100に電圧が印加されていないゼロバイアス時における空乏層である。
また、高濃度キャリア領域123におけるキャリア濃度は、1.0×1016cm-3以上1.0×1018cm-3以下であるため、面方向(X軸方向およびY軸方向)へと電流を十分に分散させつつ、耐圧を十分に確保できる。
また、高濃度キャリア領域123は、基板110よりn型半導体層140に近い位置に存在してもよい。この形態によれば、チャネルCHを経由してn型半導体層120に流れ込む電流を効果的に分散させることができる。
また、高濃度キャリア領域123の厚さは、10nm以上10μm以下であるため、面方向(X軸方向およびY軸方向)へと電流を十分に分散させつつ、耐圧を十分に確保できる。
また、低濃度キャリア領域121におけるキャリア濃度が低濃度キャリア領域125におけるキャリア濃度と等しいため、耐圧を十分に確保できる。
また、p型半導体層130から高濃度キャリア領域123までの距離Dhは、セルピッチCPの半分以下であるため、面方向(X軸方向およびY軸方向)へと電流を十分に分散させることができる。なお、本実施形態の半導体装置100では、高濃度キャリア領域123はトレンチ152の底面から0.3μm離れているが、高濃度キャリア領域123とトレンチ152との距離はこれに限らない。面方向(X軸方向およびY軸方向)へと電流を十分に分散させる観点から、高濃度キャリア領域123とトレンチ152の底面との距離は、10nm以上離れていることが好ましい。換言すると、n型半導体層120とp型半導体層130との界面から高濃度キャリア領域123との距離の方が、n型半導体層120とp型半導体層130との界面からトレンチ152の底面までの距離よりも、10nm以上大きい方が好ましい。
B.第2実施形態
図3は、第2実施形態における半導体装置100Bの拡大断面図である。図3には、図1と同様にXYZ軸が図示されている。
第2実施形態の半導体装置100Bは、n型半導体層120に代えてn型半導体層120Bを備える点を除き、第1実施形態の半導体装置100と同様である。半導体装置100Bのn型半導体層120Bは、高濃度キャリア領域123に代えて、高濃度キャリア領域123Bおよび低濃度キャリア領域124Bを備える点を除き、第1実施形態のn型半導体層120と同様である。n型半導体層120Bの高濃度キャリア領域123Bは、面方向(X軸方向およびY軸方向)において部分的に形成されている点を除き、第1実施形態の高濃度キャリア領域123と同様である。
n型半導体層120Bの低濃度キャリア領域124Bは、面方向(X軸方向およびY軸方向)において高濃度キャリア領域123B同士の間に位置する領域である。低濃度キャリア領域124Bは、Z軸方向において低濃度キャリア領域121と低濃度キャリア領域125との間に位置する。低濃度キャリア領域124Bのキャリア濃度は、高濃度キャリア領域123のキャリア濃度より低い。本実施形態では、低濃度キャリア領域124Bのキャリア濃度は、低濃度キャリア領域121のキャリア濃度と等しい。本実施形態では、低濃度キャリア領域124Bに含まれるケイ素(Si)濃度の平均値は、約1.0×1016cm-3である。
以上説明した第2実施形態によれば、第1実施形態と同様に、耐圧の低下を抑制しつつ、オン抵抗を低減できる。
C.第3実施形態
第3実施形態の半導体装置は、高濃度キャリア領域123の仕様が異なる点を除き、第1実施形態の半導体装置100と同様である。第3実施形態の高濃度キャリア領域123Bは、キャリア濃度が5.0×1017cm-3である点、並びに、厚さが0.05μmである点を除き、第1実施形態と同様である。第3実施形態によれば、第1実施形態と同様に、耐圧の低下を抑制しつつ、オン抵抗を低減できる。また、その他の変形例として、例えば、(i)キャリア濃度が7.0×1016cm-3であり、厚さが0.5μmである高濃度キャリア領域を採用してもよく、(ii)キャリア濃度が1.1×1017cm-3であり、厚さが0.5μmである高濃度キャリア領域を採用してもよい。このような高濃度キャリア領域を採用しても、第1実施形態と同様に、耐圧の低下を抑制しつつ、オン抵抗を低減できる。
D.第4実施形態
図4は、電力変換装置10の構成を示す説明図である。電力変換装置10は、交流電源Eから負荷Rに供給される電力を変換する装置である。電力変換装置10は、交流電源Eの力率を改善する力率改善回路の構成部品として、制御回路20と、トランジスタTRと、4つのダイオードD1と、コイルLと、ダイオードD2と、キャパシタCとを備える。本実施形態では、トランジスタTRは、第1実施形態の半導体装置100と同様である。他の実施形態では、トランジスタTRは、第2実施形態の半導体装置100Bと同様であってもよいし、第3実施形態の半導体装置と同様であってもよい。
電力変換装置10のダイオードD1,D2は、ショットキーバリアダイオードである。電力変換装置10において、4つのダイオードD1は、交流電源Eの交流電圧を整流するダイオードブリッジDBを構成する。ダイオードブリッジDBは、直流側の端子として、正極出力端Tpと、負極出力端Tnとを有する。コイルLは、ダイオードブリッジDBの正極出力端Tpに接続されている。ダイオードD2のアノード側は、コイルLを介して正極出力端Tpに接続されている。ダイオードD2のカソード側は、キャパシタCを介して負極出力端Tnに接続されている。負荷Rは、キャパシタCと並列に接続されている。
電力変換装置10のトランジスタTRは、FET(Field-Effect Transistor)である。トランジスタTRのソース側は、負極出力端Tnに接続されている。トランジスタTRのドレイン側は、コイルLを介して正極出力端Tpに接続されている。トランジスタTRのゲート側は、制御回路20に接続されている。電力変換装置10の制御回路20は、交流電源Eの力率が改善されるように、負荷Rに出力される電圧、および、ダイオードブリッジDBにおける電流に基づいて、トランジスタTRのソース−ドレイン間の電流を制御する。
以上説明した第4実施形態によれば、トランジスタTRのデバイス特性を向上させることができる。その結果、電力変換装置10による電力変換効率を向上させることができる。
E.第5実施形態
図5は、第5実施形態における半導体装置100Cの拡大断面図である。図5には、図1と同様にXYZ軸が図示されている。
第5実施形態の半導体装置100Cは、p型半導体層130と高濃度キャリア領域123との間の低濃度キャリア領域125の一部に、電界緩和領域となるp型領域127Aを備える点を除き、第1実施形態の半導体装置100と同様である。p型領域127Aは、面方向(X軸方向およびY軸方向)において、トレンチ152から離れて位置している。なお、p型領域127Aを第3の領域とも呼ぶ。
本実施形態におけるp型領域127Aは、アクセプタとして添加されているドーパントの濃度が約5.0×1019cm-3であり、厚さが約0.5μmである。本実施形態では、厚さ方向(Z軸方向)においてp型領域127Aと高濃度キャリア領域123とが接触している。p型領域127Aを形成する方法としては、例えば、低濃度キャリア領域125の上からドーパントであるマグネシウム(Mg)をイオン注入する方法が挙げられる。
第5実施形態によれば、第1実施形態と同様に、耐圧の低下を抑制しつつ、オン抵抗を低減できる。また、第5実施形態によれば、p型領域127Aを備えることにより、トレンチ152の底面の外周付近に電界が集中することを緩和できるため、耐圧の低下をより効果的に抑制できる。
F.第6実施形態
図6は、第6実施形態における半導体装置100Dの拡大断面図である。図6には、図1と同様にXYZ軸が図示されている。
第6実施形態の半導体装置100Dは、p型領域127Aに代えてp型領域127Bを備える点を除き、第5実施形態の半導体装置100Cと同様である。半導体装置100Dのp型領域127Bは、厚み方向(Z軸方向)において高濃度キャリア領域123から離れて位置し、高濃度キャリア領域123と接触していない点を除き、半導体装置100Cのp型領域127Aと同様である。p型領域127Bの底面は、トレンチ152の底面と同じ平面上にあるか、もしくは基板110側、すなわち−Z軸方向側に位置するのが好ましい。本実施形態において、p型領域127Aの厚さは約0.4μmである。
第6実施形態によれば、第1実施形態と同様に、耐圧の低下を抑制しつつ、オン抵抗を低減できる。また、第6実施形態によれば、p型領域127Bを備えることにより、トレンチ152の底面の外周付近に電界が集中することを緩和できるため、耐圧の低下をより効果的に抑制できる。
また、第6実施形態のp型領域127Bは、厚み方向(Z軸方向)において高濃度キャリア領域123から離れて位置する。このため、低濃度キャリア領域125とp型領域127Bとの界面に形成される空乏層が高濃度キャリア領域123に与える影響を軽減できる。この結果として、p型半導体層130に形成されるチャネルを経由してn型半導体層120に流れ込む電流を、n型半導体層120におけるトレンチ152から基板110側に離れた高濃度キャリア領域123において面方向(X軸方向およびY軸方向)へと十分に分散させることができるため、オン抵抗をより効果的に低減できる。
G.他の実施形態
本発明は、上述した実施形態、実施例および変形例に限られず、その趣旨を逸脱しない範囲において種々の構成で実現できる。例えば、実施形態、実施例および変形例における技術的特徴のうち、発明の概要の欄に記載した各形態における技術的特徴に対応するものは、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えおよび組み合わせを行うことが可能である。また、本明細書中に必須なものとして説明されていない技術的特徴については、適宜、削除することが可能である。
本発明が適用される半導体装置は、トレンチゲート構造を有する縦型トランジスタであればよく、上述した縦型トレンチMOSFETに限られず、例えば、絶縁ゲートバイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)などであってもよい。
上述の実施形態において、基板の材質は、上述した窒化ガリウム(GaN)に限らず、ケイ素(Si)、サファイア(Al)および炭化ケイ素(SiC)などのいずれであってもよい。
上述の実施形態において、各半導体層の材質は、化合物半導体であればよく、上述した窒化ガリウム(GaN)に限らず、III族窒化物(例えば、窒化アルミニウム(AlN)、窒化インジウム(InN)など)であってもよい。
上述の実施形態において、n型半導体層に含まれるドナー元素は、ケイ素(Si)に限らず、ゲルマニウム(Ge)および酸素(O)などであってもよい。
上述の実施形態において、p型半導体層に含まれるアクセプタ元素は、マグネシウム(Mg)に限らず、亜鉛(Zn)および炭素(C)などであってもよい。
上述の実施形態において、基板および各半導体層におけるn型とp型との関係が入れ替わってもよい。
上述の実施形態において、n型半導体層120は、Z軸方向における異なる位置に2つ以上の高濃度キャリア領域123を有してもよい。
上述の実施形態において、絶縁膜の材質は、電気絶縁性を有する材質であればよく、二酸化ケイ素(SiO)の他、窒化ケイ素(SiNx)、酸化アルミニウム(Al)、窒化アルミニウム(AlN)、酸化ジルコニウム(ZrO)、酸化ハフニウム(HfO)、酸窒化ケイ素(SiON)、酸窒化アルミニウム(AlON)、酸窒化ジルコニウム(ZrON)、酸窒化ハフニウム(HfON)などの少なくとも1つであってもよい。絶縁膜は、単層であってもよいし、2層以上であってもよい。
上述の実施形態において、各電極の材質は、上述の実施形態の材質に限らず、他の材質であってもよい。
10…電力変換装置
20…制御回路
100,100B,100C,100D…半導体装置
110…基板
120,120B…n型半導体層
121…低濃度キャリア領域
123,123B…高濃度キャリア領域
124B…低濃度キャリア領域
125…低濃度キャリア領域
127A,127B…p型領域
130…p型半導体層
140…n型半導体層
152…トレンチ
156…リセス
160…絶縁膜
172…ゲート電極
174…ソース電極
176…pボディ電極
178…ドレイン電極

Claims (10)

  1. 縦型トランジスタであって、
    面方向に広がる基板と、
    前記基板より上に位置し、n型およびp型のうち一方の特性を有する第1の半導体層と、
    前記第1の半導体層の上に位置し、n型およびp型のうち前記一方の特性とは異なる他方の特性を有する第2の半導体層と、
    前記第2の半導体層の上に位置し、前記一方の特性を有する第3の半導体層と、
    前記第3の半導体層から前記第2の半導体層を貫通し前記第1の半導体層にまで落ち込んだトレンチと、
    前記トレンチの表面を覆う絶縁膜と
    前記絶縁膜を介して前記トレンチに形成されたゲート電極と、
    を備え、
    前記第1の半導体層のキャリア濃度は、前記面方向に直交する厚さ方向においてピークを形成し、
    前記第1の半導体層においてキャリア濃度がピークとなる高濃度キャリア領域は、前記トレンチから前記基板側に離れた位置で前記面方向に広がり、さらに、
    前記第2の半導体層と前記高濃度キャリア領域との間に、前記他方の特性を有する第3の領域を有し、
    前記面方向において、前記第3の領域は、前記トレンチから離れて位置し、
    前記厚さ方向において、前記第3の領域は、前記高濃度キャリア領域から離れて位置する、縦型トランジスタ。
  2. 縦型トランジスタであって、
    面方向に広がる基板と、
    前記基板より上に位置し、n型およびp型のうち一方の特性を有し、窒化ガリウム(GaN)から主に成る第1の半導体層と、
    前記第1の半導体層の上に位置し、n型およびp型のうち前記一方の特性とは異なる他方の特性を有する第2の半導体層と、
    前記第2の半導体層の上に位置し、前記一方の特性を有する第3の半導体層と、
    前記第3の半導体層から前記第2の半導体層を貫通し前記第1の半導体層にまで落ち込んだトレンチと、
    前記トレンチの表面を覆う絶縁膜と
    前記絶縁膜を介して前記トレンチに形成されたゲート電極と、
    を備え、
    前記第1の半導体層のキャリア濃度は、前記面方向に直交する厚さ方向においてピークを形成し、
    前記第1の半導体層においてキャリア濃度がピークとなる高濃度キャリア領域は、前記トレンチから前記基板側に離れた位置で前記面方向に広がり、
    同一形状を成す複数のセルが前記面方向へと規則的に並ぶ構造を有し、
    前記第2の半導体層から前記高濃度キャリア領域までの距離は、前記セルのセルピッチの半分以下である、縦型トランジスタ。
  3. 前記高濃度キャリア領域におけるキャリア濃度は、1.0×1016cm-3以上1.0×1018cm-3以下である、請求項1または請求項2に記載の縦型トランジスタ。
  4. 前記高濃度キャリア領域は、前記基板より前記第2の半導体層に近い位置に存在する、請求項1から請求項3までのいずれか一項に記載の縦型トランジスタ。
  5. 前記高濃度キャリア領域の厚さは、10nm以上10μm以下である、請求項1から請求項4までのいずれか一項に記載の縦型トランジスタ。
  6. 請求項1、請求項1に従属する請求項3または請求項1に従属する請求項4のいずれか一項に記載の縦型トランジスタであって、
    前記第1の半導体層は、更に、
    前記高濃度キャリア領域より前記基板側に位置する第1の領域と、
    前記高濃度キャリア領域より前記第2の半導体層側に位置する第2の領域と
    を含み、
    前記第1の領域におけるキャリア濃度は、前記第2の領域におけるキャリア濃度と等しい、縦型トランジスタ。
  7. 請求項1または請求項1に従属する、請求項3から請求項6までのいずれか一項に記載の縦型トランジスタであって、
    同一形状を成す複数のセルが前記面方向へと規則的に並ぶ構造を有し、
    前記第2の半導体層から前記高濃度キャリア領域までの距離は、前記セルのセルピッチの半分以下である、縦型トランジスタ。
  8. 前記第1の半導体層は、化合物半導体から主に成る、請求項1または請求項1に従属する、請求項3から請求項7までのいずれか一項に記載の縦型トランジスタ
  9. 前記第1の半導体層は、窒化ガリウム(GaN)から主に成る、請求項1または請求項1に従属する、請求項3から請求項8までのいずれか一項に記載の縦型トランジスタ
  10. 請求項1から請求項までのいずれか一項に記載の縦型トランジスタを備える電力変換装置。
JP2016033752A 2015-09-24 2016-02-25 縦型トランジスタおよび電力変換装置 Active JP6561874B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610349780.XA CN106558616B (zh) 2015-09-24 2016-05-24 纵型场效应晶体管以及电力转换装置
US15/164,677 US10468515B2 (en) 2015-09-24 2016-05-25 Semiconductor device and power converter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015186506 2015-09-24
JP2015186506 2015-09-24

Publications (2)

Publication Number Publication Date
JP2017063174A JP2017063174A (ja) 2017-03-30
JP6561874B2 true JP6561874B2 (ja) 2019-08-21

Family

ID=58430258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016033752A Active JP6561874B2 (ja) 2015-09-24 2016-02-25 縦型トランジスタおよび電力変換装置

Country Status (1)

Country Link
JP (1) JP6561874B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7006280B2 (ja) * 2018-01-09 2022-01-24 富士電機株式会社 半導体装置
JP6804690B2 (ja) 2018-02-23 2020-12-23 三菱電機株式会社 半導体装置
JP7099369B2 (ja) * 2018-03-20 2022-07-12 株式会社デンソー 半導体装置およびその製造方法
WO2019181962A1 (ja) * 2018-03-20 2019-09-26 株式会社デンソー 半導体装置およびその製造方法
JP7046026B2 (ja) * 2019-03-01 2022-04-01 三菱電機株式会社 SiCエピタキシャルウエハ、半導体装置、電力変換装置
CN112018177B (zh) * 2019-05-31 2024-06-07 中国科学院苏州纳米技术与纳米仿生研究所 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN118448463A (zh) * 2024-07-03 2024-08-06 深圳市港祥辉电子有限公司 一种金刚石沟槽栅vdmos器件及其制备方法
CN119866024B (zh) * 2025-03-25 2025-07-22 泰科天润半导体科技(北京)有限公司 一种梯度掺杂的分离沟槽栅碳化硅vdmos及制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149798A (ja) * 2012-01-19 2013-08-01 Fuji Electric Co Ltd 炭化珪素半導体装置
JP5844656B2 (ja) * 2012-02-20 2016-01-20 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
WO2015008458A1 (ja) * 2013-07-17 2015-01-22 富士電機株式会社 半導体装置
JP6237408B2 (ja) * 2014-03-28 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2017063174A (ja) 2017-03-30

Similar Documents

Publication Publication Date Title
JP6561874B2 (ja) 縦型トランジスタおよび電力変換装置
US10825935B2 (en) Trench MOS-type Schottky diode
JP5678866B2 (ja) 半導体装置およびその製造方法
KR102032437B1 (ko) Ac led들을 위한 실리콘 기판들 상에서의 알루미늄 갈륨 나이트라이드/갈륨 나이트라이드 디바이스들을 갖는 갈륨 나이트라이드 led들의 집적
CN102623493B (zh) 半导体元件
TWI567930B (zh) 半導體裝置
US8933466B2 (en) Semiconductor element
KR101636134B1 (ko) 반도체 장치
US8426895B2 (en) Semiconductor device and manufacturing method of the same
JP2023038273A (ja) 半導体装置
KR20150093117A (ko) 반도체 장치
US10868163B2 (en) Semiconductor device
JP2013069785A (ja) 窒化物半導体装置
JP6662059B2 (ja) 半導体装置及び電力変換装置
WO2015008430A1 (ja) 半導体装置
US20160260832A1 (en) Semiconductor device, method of manufacturing the same and power converter
JPWO2020137303A1 (ja) 窒化物半導体装置
CN106558616B (zh) 纵型场效应晶体管以及电力转换装置
JP2017135174A (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
US9349856B2 (en) Semiconductor device including first interface and second interface as an upper surface of a convex protruded from first interface and manufacturing device thereof
JP2017183428A (ja) 半導体装置およびその製造方法
JP2014216573A (ja) 半導体装置
JP6485299B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP6406080B2 (ja) 半導体装置の製造方法
KR102241012B1 (ko) 다이오드 내장형 반도체 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190708

R150 Certificate of patent or registration of utility model

Ref document number: 6561874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150