JP2002532885A - 出力半導体回路 - Google Patents

出力半導体回路

Info

Publication number
JP2002532885A
JP2002532885A JP2000587385A JP2000587385A JP2002532885A JP 2002532885 A JP2002532885 A JP 2002532885A JP 2000587385 A JP2000587385 A JP 2000587385A JP 2000587385 A JP2000587385 A JP 2000587385A JP 2002532885 A JP2002532885 A JP 2002532885A
Authority
JP
Japan
Prior art keywords
base region
region
buffer layer
structural element
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000587385A
Other languages
English (en)
Inventor
レツニック ダニエル
Original Assignee
インフィネオン テクノロジース アクチエンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジース アクチエンゲゼルシャフト filed Critical インフィネオン テクノロジース アクチエンゲゼルシャフト
Publication of JP2002532885A publication Critical patent/JP2002532885A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】 導電型が交互に異なる互いに重なり合う領域（１、３、４、５）からなるＩＧＢＴは、パンチスルーに対して寸法決定されており、２つの緩衝層（２、６）を備えている。それによって、構造素子は、対称的に遮断されるようになり、例えば周波数変換器のための半導体回路に適している。

Description

【発明の詳細な説明】
【０００１】 本発明は、双方向回路の形成に適したＩＧＢＴ（絶縁ゲート双極性トランジス
タ）に関する。
【０００２】 市販のＩＧＢＴを用いた場合には、双方向の回路を形成させることができ、こ
の双方向の回路は、全てのＩＧＢＴが列をなしてダイオードと接続されることに
より、周波数変換器に使用されている。この場合、ダイオードの通過方向は、Ｉ
ＧＢＴの接続可能な電流方向と一致している。従って、この回路は、反対方向に
遮断される。しかし、それによって高い通過損失は、許容されるべきである。米
国特許第５６０８２３７号明細書には、ＩＧＢＴからなる双方向の半導体回路が
記載されており、この場合ＩＧＢＴ構造体は、半導体の２つの互いに対向する主
面に接して形成されている。双方向の遮断回路に関連して前記のように提案され
た寸法決定は、ＮＰＴ構造素子（非パンチスルー）が生じるように選択されてい
る。遮断負荷の下で、構造素子内には、三角形の電界輪郭が形成される。対称的
に遮断する別の構造素子、例えばサイリスタまたはＧＴＯは、同様に非パンチス
ルーによる寸法決定を示す。これは、構造素子の高い厚さを必要とし、それによ
って薄手のパンチスルーによる寸法決定に対して回路損失および通過損失が高ま
る。
【０００３】 本発明の課題は、双方向で高い電圧を遮断することができる、簡単に構成され
た回路を記載することである。この課題は、請求項１に記載された特徴を有する
構造素子によって解決される。実施態様は、従属請求項の請求項２の記載から明
らかである。
【０００４】 本発明による構造素子の場合、出力半導体回路、例えばＩＧＢＴの従来の構造
体にソースコンタクト上で付加的な緩衝層が設けられており、構造素子を遮断す
る運転状態において少なくともソースおよびドレインに印加される高い電圧の範
囲内で、パンチスルーによる寸法決定に相応して半導体内で生じる空間電荷層が
それぞれの緩衝層に到達するまで寸法決定される。パンチスルーによる寸法決定
（構造素子の僅かな厚さ）の利点は、両面に存在する緩衝層によって非パンチス
ルーによる寸法決定（対称的な遮断能の可能性）の利点と組み合わされている。
【０００５】 その結果、図において断面で示された実施例につき本発明による構造素子は、
正確に記載される。
【０００６】 図において、断面図の右側には、ＩＧＢＴ構造体の一部が示されている。第１
のベース領域１は、本質的に基本ドーピング量を備えた半導体によって形成され
ている。この基本ドーピング量は、有利に弱いｎ−導電性に対するドーピング量
である。自体公知のＩＧＢＴ構造体に相応して、反対の導電型を示す第２のベー
ス領域４およびエミッタ領域３、５が存在する。これらの領域は、順序通りに垂
直方向に交互に異なる導電型を有する。半導体の上面に到達するまで形成されて
いる第２のベース領域４において、この上面にはチャンネルが形成されており、
このチャンネルは、その上に取り付けられた、有利に絶縁膜によって上面と分離
されたゲート電極Ｇにより制御されることができる。第２のベース領域４は、有
利にｐ伝導でドープされたバスタブ部（Wanne）としてｎ−伝導でドープされた
半導体中に形成されている。このバスタブ部内には、このバスタブ部とは反対の
導電型を示すドープされた領域５（本例の場合には、ｎ伝導）が存在し、この領
域は、第２のベース領域４とも接触するソースコンタクトＳと接続されている。
【０００７】 構造素子の裏面には、他のドープされた領域３が存在し、この領域は、第１の
ベース領域１とは反対の導電型を示すエミッタ領域としてドープされており、ド
レインコンタクトＤを備えている。自体公知のパンチスルーによる寸法決定の相
応して、半導体の厚さは、非パンチスルーによる寸法決定を有するＩＧＢＴと比
較して少なくなるように選択されており、第１のベース領域１と同じ導電型を示
す緩衝層２は、第１のベース領域とドレインコンタクトを備えた領域（ｐ型エミ
ッタ領域）との間に配置されている。この緩衝層２は、有利に１・１０１２ｃｍ −２ 〜４・１０１２ｃｍ−２の線量でドープされている（ドーピングプロフィー
ルについての積分）。緩衝層を有する従来の積層構造体とは異なり、構造素子の
遮断運転状態において、電界は、大部分が第１のベース領域１内で低下する。構
造素子の垂直方向での電界の典型的な経過曲線は、ドレインコンタクトがソース
コンタクトに対して正である場合について図の左側に示されている（ｙ−Ｅグラ
フ図内での実線の曲線）。
【０００８】 本発明にとって本質的なことは、第１のベース領域１と第２のベース領域４と
の間に存在するもう１つの緩衝層６にあり、この緩衝層は、第１のベース領域１
（半導体の基本ドーピング量）と同じ導電型を示す導電性のためにドープされて
いる。本例でｎ伝導の他の前記緩衝層６は、ドレインとソースとの間で電圧を極
性変化させた場合に構造素子の垂直方向に電界の経過曲線が生じる程度の高さで
ドープされており、この場合この経過曲線は、原理的にグラフ図において図の左
側に記入された点線の曲線に対応する。この場合、いわばパンチスルーの場合は
、反対方向に関連するものであり、したがってこの構造素子は、高い電圧を双方
向で遮断する。遮断運転状態は、自体公知の方法でゲート電極上でのチャンネル
の制御により、ソースからドレインに向かって開いた運転状態に移行する。従っ
て、本発明によれば、電流方向に回路を現出させた、反対方向に電圧が高くなり
すぎるまで電流を遮断する構造素子が存在する。
【０００９】 有利には、半導体の基本ドーピング量は、その他の通常のものよりも若干低く
選択される（例えば、１２００ＶのＩＧＢＴについては、６０Ωｃｍの代わりに
９０Ωｃｍ）。第１のベース領域１および２つの緩衝層２、６の厚さならびに第
１のベース領域１中および２つの緩衝層２、６中でのドーピング量の高さは、正
確に寸法決定することができ；層のドーピング量および／または厚さが高すぎる
場合には、電荷キャリアのロウィネン倍増（Lawinenmultiplikation）（アバラ
ンシェ効果）に基づいて早期の破損個所が生じ、緩衝層の低すぎるドーピング量
の場合には、遮断されたＰＮＰトランジスタのパンチスルーに基づく破損個所が
生じる。それぞれの実施例に関連する通常の優先形式につき簡単に見出される正
しい寸法決定の場合には、構造素子の厚さは、減少させることができる。更に、
他の緩衝層６は、半導体中でのｐ伝導でドープされたバスタブ部の下方でこの領
域内での電荷キャリア密度の上昇を生じ、したがって回路の損失は、減少され、
不変の通過損失の際に約３０〜４０％の改善が可能になる。それによって、対称
的に遮断する１２００ＶのＩＧＢＴが実現可能であり、同様に対称的に遮断する
複数のサイリスタまたはＧＴＯが実現可能である。
【図面の簡単な説明】
【図１】 半導体を備えた本発明による構造素子を示す断面と、この構造素子の垂直方向
での電界の典型的な経過曲線を示す略図。
【符号の説明】
１、３、４、５ 導電型が交互に異なるドーピング領域、 ２ 緩衝層、 ６
他の緩衝層、 Ｄ ドレインコンタクト、 Ｇ ゲート電極、 Ｓ ソースコ
ンタクト

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ２つの主面の間で導電型が交互に異なる重なり合う４つのド
    ープ領域（１、３、４、５）が形成されており、これらの領域の中で 第１のベース領域（１）としての領域が半導体の低い基本ドーピング量を有し、
    この第１のベース領域とは反対の導電型を示す他の領域が、第２のベース領域（
    ４）として主面の一方に到達するまで形成されており、第２のベース領域内に形
    成されたチャンネルを制御することができるように、この主面に接して存在する
    ゲート電極（Ｇ）が備えられており、 残りの２つの領域（３、５）には第２のベース領域とも接触しかつゲート電極と
    同じ主面上に取り付けられているソースコンタクト（Ｓ）が備えられているかま
    たはドレインコンタクト（Ｄ）が備えられており、 この場合第１のベース領域（１）とドレインコンタクト（Ｄ）を備えた領域との
    間には、第１のベース領域と同じ導電型にドープされている他の領域が緩衝層（
    ２）として存在しており、 構造素子がソースコンタクトからドレインコンタクトへの方向で遮断される運転
    状態において、少なくとも電圧が印加された所定の領域内で、第１のベース領域
    内に存在する空間電荷層が少なくとも緩衝層（２）に到達するまで形成される程
    度に、第１のベース領域（１）が寸法決定されており、緩衝層（２）のドーピン
    グの高さが選択されている、半導体を備えた構造素子において、 第１のベース領域（１）と第２のベース領域（４）との間に第１のベース領域と
    同じ導電型にドープされている他の緩衝層（６）が存在し、 他の緩衝層（６）のドーピング量の高さは、構造素子がドレインコンタクトから
    ソースコンタクトへの方向で反対に印加された電圧の所定の領域内で遮断される
    程度に選択されていることを特徴とする、半導体を備えた構造素子。
  2. 【請求項２】 他の緩衝層（６）のドーピング量の高さは、構造素子がドレ
    インコンタクトからドレインコンタクトへの方向で遮断されている運転状態にお
    いて、少なくとも電圧が印加された所定の領域内で、第１のベース領域（１）内
    に存在する空間電荷層が少なくとも他の緩衝層（６）に到達するまで形成される
    ように選択されている、請求項１記載の構造素子。
JP2000587385A 1998-12-04 1999-12-01 出力半導体回路 Pending JP2002532885A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19856104 1998-12-04
DE19856104.0 1998-12-04
PCT/DE1999/003836 WO2000035021A1 (de) 1998-12-04 1999-12-01 Leistungshalbleiterschalter

Publications (1)

Publication Number Publication Date
JP2002532885A true JP2002532885A (ja) 2002-10-02

Family

ID=7890055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000587385A Pending JP2002532885A (ja) 1998-12-04 1999-12-01 出力半導体回路

Country Status (5)

Country Link
US (1) US6798040B2 (ja)
EP (1) EP1142026B1 (ja)
JP (1) JP2002532885A (ja)
DE (1) DE59914556D1 (ja)
WO (1) WO2000035021A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010063728A1 (de) 2009-12-28 2011-06-30 Fuji Electric Holdings Co., Ltd. Halbleitervorrichtung
US8264036B2 (en) 2008-11-12 2012-09-11 Fuji Electric Co., Ltd. Power semiconductor device with low on-state voltage and method of manufacturing the same
US8748937B2 (en) 2011-10-14 2014-06-10 Fuji Electric Co., Ltd. Insulated gate bipolar transistor with high breakdown voltage
US9184268B2 (en) 2012-03-16 2015-11-10 Fuji Electric Co., Ltd. Semiconductor device
US9484445B2 (en) 2012-08-22 2016-11-01 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US9577088B2 (en) 2013-07-17 2017-02-21 Fuji Electric Co., Ltd. Semiconductor device with high concentration region
US10418441B2 (en) 2013-12-16 2019-09-17 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10009347C2 (de) * 2000-02-28 2003-11-13 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
US6838321B2 (en) * 2002-09-26 2005-01-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor substrate with defects reduced or removed and method of manufacturing the same, and semiconductor device capable of bidirectionally retaining breakdown voltage and method of manufacturing the same
US20040063302A1 (en) * 2002-09-26 2004-04-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor substrate with defects reduced or removed and method of manufacturing the same, and semiconductor device capable of bidirectionally retaining breakdown voltage and method of manufacturing the same
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
DE102005040624A1 (de) 2004-09-02 2006-03-09 Fuji Electric Holdings Co., Ltd., Kawasaki Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102005039564B4 (de) 2004-09-02 2011-03-31 Fuji Electric Systems Co., Ltd. Verfahren zum Herstellen eines Halbleiterbauteils
US7645659B2 (en) * 2005-11-30 2010-01-12 Fairchild Korea Semiconductor, Ltd. Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same
DE102006046844B4 (de) * 2006-10-02 2013-08-01 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit Feldstoppzone und Verfahren zur Herstellung eines solchen Leistungshalbleiterbauelements
EP2197025B1 (en) * 2008-12-12 2011-04-27 ABB Technology AG Method for manufacturing a power semiconductor device
US9685335B2 (en) 2012-04-24 2017-06-20 Fairchild Korea Semiconductor Ltd. Power device including a field stop layer
US20130277793A1 (en) 2012-04-24 2013-10-24 Fairchild Korea Semiconductor, Ltd. Power device and fabricating method thereof
US10181513B2 (en) 2012-04-24 2019-01-15 Semiconductor Components Industries, Llc Power device configured to reduce electromagnetic interference (EMI) noise
DE112014001296T5 (de) * 2013-03-13 2016-02-25 Abb Technology Ag Leistungshalbleitervorrichtung und entsprechendes Modul
WO2016098409A1 (ja) 2014-12-19 2016-06-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6701789B2 (ja) 2016-02-19 2020-05-27 富士電機株式会社 Ｒｂ‐ｉｇｂｔ

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4097888A (en) * 1975-10-15 1978-06-27 Signetics Corporation High density collector-up structure
US4107721A (en) * 1977-01-26 1978-08-15 Bell Telephone Laboratories, Incorporated Phototransistor
US5528058A (en) * 1986-03-21 1996-06-18 Advanced Power Technology, Inc. IGBT device with platinum lifetime control and reduced gaw
DE3855922T2 (de) * 1987-02-26 1998-01-02 Toshiba Kawasaki Kk An-Steuertechnik für Thyristor mit isolierter Steuerelektrode
US4888627A (en) * 1987-05-19 1989-12-19 General Electric Company Monolithically integrated lateral insulated gate semiconductor device
EP0330122B1 (de) * 1988-02-24 1995-10-25 Siemens Aktiengesellschaft Verfahren zur Herstellung eines durch Feldeffekt steuerbaren Bipolartransistors
US4901127A (en) * 1988-10-07 1990-02-13 General Electric Company Circuit including a combined insulated gate bipolar transistor/MOSFET
JPH0691263B2 (ja) * 1988-10-19 1994-11-14 株式会社東芝 半導体装置の製造方法
JPH02163974A (ja) * 1988-12-16 1990-06-25 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JP2526653B2 (ja) * 1989-01-25 1996-08-21 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
JP2839595B2 (ja) * 1989-11-30 1998-12-16 株式会社東芝 絶縁ゲート付きｇｔｏサイリスタ
US5151762A (en) * 1990-04-12 1992-09-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, fabricating method thereof and flash control device using the semiconductor device
US5766966A (en) * 1996-02-09 1998-06-16 International Rectifier Corporation Power transistor device having ultra deep increased concentration region
JP2973588B2 (ja) * 1991-06-10 1999-11-08 富士電機株式会社 Ｍｏｓ型半導体装置
US5324966A (en) * 1992-04-07 1994-06-28 Toyo Denki Seizo Kabushiki Kaisha MOS-controlled thyristor
US5396087A (en) * 1992-12-14 1995-03-07 North Carolina State University Insulated gate bipolar transistor with reduced susceptibility to parasitic latch-up
JP3352840B2 (ja) * 1994-03-14 2002-12-03 株式会社東芝 逆並列接続型双方向性半導体スイッチ
JP3180875B2 (ja) * 1994-04-01 2001-06-25 富士電機株式会社 絶縁ゲート型サイリスタ
DE4433796A1 (de) * 1994-09-22 1996-03-28 Daimler Benz Ag Steuerbares Halbleiterbauelement
SE513512C2 (sv) * 1994-10-31 2000-09-25 Ericsson Telefon Ab L M Halvledaranordning med ett flytande kollektorområde
JPH08227999A (ja) * 1994-12-21 1996-09-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法並びに半導体集積回路及びその製造方法
KR0143459B1 (ko) * 1995-05-22 1998-07-01 한민구 모오스 게이트형 전력 트랜지스터
EP1895595B8 (en) * 1996-10-18 2013-11-06 Hitachi, Ltd. Semiconductor device and electric power conversion apparatus therewith
DE19707513A1 (de) * 1997-02-25 1998-09-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
JPH10284718A (ja) * 1997-04-08 1998-10-23 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
US6107649A (en) * 1998-06-10 2000-08-22 Rutgers, The State University Field-controlled high-power semiconductor devices

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8264036B2 (en) 2008-11-12 2012-09-11 Fuji Electric Co., Ltd. Power semiconductor device with low on-state voltage and method of manufacturing the same
DE102010063728A1 (de) 2009-12-28 2011-06-30 Fuji Electric Holdings Co., Ltd. Halbleitervorrichtung
JP2011155257A (ja) * 2009-12-28 2011-08-11 Fuji Electric Co Ltd 半導体装置
US8334581B2 (en) 2009-12-28 2012-12-18 Fuji Electric Co., Ltd. Semiconductor device exhibiting withstand voltages in the forward and reverse directions
US8748937B2 (en) 2011-10-14 2014-06-10 Fuji Electric Co., Ltd. Insulated gate bipolar transistor with high breakdown voltage
US9184268B2 (en) 2012-03-16 2015-11-10 Fuji Electric Co., Ltd. Semiconductor device
US9484445B2 (en) 2012-08-22 2016-11-01 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US9577088B2 (en) 2013-07-17 2017-02-21 Fuji Electric Co., Ltd. Semiconductor device with high concentration region
US10418441B2 (en) 2013-12-16 2019-09-17 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device

Also Published As

Publication number Publication date
DE59914556D1 (de) 2007-12-27
EP1142026B1 (de) 2007-11-14
EP1142026A1 (de) 2001-10-10
WO2000035021A1 (de) 2000-06-15
US6798040B2 (en) 2004-09-28
US20020048915A1 (en) 2002-04-25

Similar Documents

Publication Publication Date Title
JP2002532885A (ja) 出力半導体回路
JP5357370B2 (ja) 半導体デバイス
US6157049A (en) Electronic device, in particular for switching electric currents, for high reverse voltages and with low on-state losses
JP3382172B2 (ja) 横型絶縁ゲートバイポーラトランジスタ
US10872959B2 (en) Semiconductor device and power converter
JPH10178176A (ja) トレンチ・ゲート構造を有するトレンチ・ゲート形絶縁ゲート・バイポーラ・トランジスタ
JPH08306937A (ja) 高耐圧半導体装置
US10026732B2 (en) Bidirectional power semiconductor
JPH04291767A (ja) 伝導度変調型ｍｏｓｆｅｔ
US20230106654A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN113728443B (zh) 改进反向恢复的分段功率二极管结构
US5079607A (en) Mos type semiconductor device
US6653666B2 (en) J-FET semiconductor configuration
US5757034A (en) Emitter switched thyristor
JP3201213B2 (ja) 半導体装置およびその制御方法
JPH0837294A (ja) 半導体装置及びそれを用いたインバータ装置
US7173290B2 (en) Thyristor switch with turn-off current shunt, and operating method
JP2000311998A (ja) 絶縁ゲートターンオフサイリスタ
JPH07111324A (ja) 絶縁ゲート型サイリスタ
JPH0888349A (ja) 電力用半導体素子
US6965131B2 (en) Thyristor switch with turn-off current shunt, and operating method
JPH08130312A (ja) 横型半導体装置およびその使用方法
KR20150076768A (ko) 전력 반도체 소자
JP2004096051A (ja) 半導体装置およびそれを用いる電力変換装置
EP0622854B1 (en) Semiconductor switch with IGBT and thyristor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050623