CN102810562B

CN102810562B - 一种半导体器件及其制造方法

Info

Publication number: CN102810562B
Application number: CN201110144349.9A
Authority: CN
Inventors: 刘鹏飞; 贾荣本; 吴海平
Original assignee: BYD Co Ltd
Current assignee: BYD Semiconductor Co Ltd
Priority date: 2011-05-31
Filing date: 2011-05-31
Publication date: 2015-07-22
Anticipated expiration: 2031-05-31
Also published as: CN102810562A

Abstract

本发明涉及半导体器件，器件包括，第一导电类型第一半导体层；形成于第一半导体层中的第二导电类型的阱区；设置于第一半导体层与阱区之间的第二半导体层；形成于阱区中的第一导电类型源区；设置于第一半导体层之上覆盖了部分源区和部分阱区的第一氧化层；设置于第一氧化层之上的多晶硅层；设置于多晶硅层上覆盖了部分源区和阱区的隔离层；覆盖于隔离层上与源区和阱区连接的第一金属层；形成于第一半导体层背面的第二导电类型第三半导体层，以及与第三半导体层连接的第二金属层；阱区的结弯曲处与第一半导体层接触；第二半导体层的掺杂浓度大于第一半导体层的掺杂浓度；本发明有效缓减了器件导通压降与耐压之间的矛盾。

Description

一种半导体器件及其制造方法

技术领域

本发明涉及半导体领域，尤其涉及一种半导体器件及其制造方法。

背景技术

IGBT具有工作频率高、导通压降低、控制电路简单、可靠性好等优点，广泛应用于功率控制领域。如图1为典型的N型沟道平面IGBT结构图，其中1为P型第一阱区，11为与第一阱区隔开的第二阱区；2为N型第一源区，12为第二源区；3为N-型漂移区，4为P型集电区，5和7为二氧化硅绝缘层，8为门级多晶硅，这就是IGBT的门极；9为金属电极，它与1、11、12和 2欧姆接触，形成发射极，10与4欧姆接触形成集电极。

门极多晶硅8下方，2与3、12与3之间部分的表面为沟道区域，当给门极施加相对发射极低于阈值电压的正偏电压或反压时，沟道区域无法反型形成导电通道，2区与3区、12区与3区隔断，在器件未击穿状态下，电流无法从集电极流至发射极，器件处于关断状态。

当给门极施加相对发射极高于阈值的正偏电压时，在P型阱区1内紧邻5区的表面和P型阱区11紧邻5区的表面形成N型导电沟道，2区与3区导通、12区与3区导通，若集电极与发射极之间正向偏置，N型源区2和12内的电子将通过第一阱区1和第二阱区11表面的导电沟道流至N-型漂移区3，在漂移区，一部分电子与空穴复合，一部分电子通过漂移区发射到P集电区。P集电区4内的空穴通过PN注入到3区，一部分与电子复合，一部分流到上表面附近，被反偏的阱区与漂移区构成的结收集，器件就处于工作状态。

饱和压降是指管子在额定电流下工作时加在IGBT两端的压降，是IGBT最重要的静态参数之一。在IGBT工作时，空穴由4的P+区域注入到3的N-区域，由于电导调制作用，使N-区3的电阻极大的降低，但是由于空穴在往表面漂移的过程中与电子的复合效应，越接近表面，空穴的浓度越低，这样电导调制的效果会变差，到接近表面时，阱区1和11也会迅速收集空穴，如果阱区收集空穴的能力越强，则电导调制的效果越差，饱和压降就越高，导致器件的导通功耗增大。

发明内容

本发明的目的是缓解决现有技术中器件导通功耗与耐压的矛盾。

针对现有技术中存在的问题，本发明提出了一种半导体器件，该器件包括：第一导电类型第一半导体层；形成于第一半导体层中的第二导电类型第一阱区，以及形成于第一半导体层中与第一阱区隔开的第二导电类型第二阱区；设置于第一半导体层与第一阱区、第二阱区之间的第一导电类型第二半导体层；形成于第二导电类型第一阱区中的第一导电类型第一源区，以及形成于第二导电类型第二阱区中的第一导电类型第二源区；设置于第一半导体层之上覆盖了部分第一源区和部分第一阱区以及部分第二源区和部分第二阱区的第一氧化层；设置于第一氧化层之上的多晶硅层；设置于多晶硅层上覆盖了部分第一源区和第一阱区以及部分第二源区和部分第二阱区的隔离层；覆盖于隔离层上与第一源区和第一阱区连接且与第二源区和第二阱区连接的第一金属层；形成于第一导电类型第一半导体层背面的第二导电类型第三半导体层，以及与第三半导体层连接的第二金属层；所述的第二半导体层包括第一区域和第二区域，所述第二区域相对于第一区域靠近半导体基片中部；所述第一阱区和第二阱区的结弯曲处与所述的第一半导体层接触；所述第一阱区的掺杂浓度等于所述第二阱区的掺杂浓度，所述的第二半导体层的掺杂浓度大于第一半导体层的掺杂浓度小于第一阱区掺杂浓度。

进一步地，本发明所述的第一阱区和第二阱区的禁带宽度大于第一源区和第二源区的禁带宽度。

进一步地，本发明所述的第一阱区和第二阱区的禁带宽度为1eV到4eV，第一源区和第二源区的禁带宽度为0.1eV到2eV。

进一步地，本发明所述的第一阱区和第二阱区的禁带宽度大于第一源区和第二源区的禁带宽度，且第一源区和第二源区的电子亲和能大于第一阱区和第二阱区的电子亲和能。

进一步地，本发明所述的第一导电类型为N型，第二导电类型为P型。

进一步地，本发明所述的第一导电类型为P型，第二导电类型为N型。

本发明还提供半导体器件的制造方法，它包括以下步骤：

选用掺杂有第一导电类型杂质的半导体基片；

在半导体基片上形成第二氧化层；

在第二氧化层上形成掩蔽层；

对掩蔽层进行间隔刻蚀，用于在刻蚀后向第一半导体层中注入第一导电类型离子形成两个对称的第二半导体层第一区域和相对于第一区域靠近半导体基片中部的两个对称的第二区域；

对第二半导体层第一区域和第二区域进行扩散，去除掩蔽层和第二氧化层，在半导体基片上形成第一氧化层，在第一氧化层之上形成多晶硅层，保留第二半导体层相邻第二区域与第二区域之间的第一半导体层上的第一氧化层和多晶硅层；

以第一氧化层和多晶硅层为阻挡，形成部分替代第二半导体层的第二导电类型阱区，使得阱区结弯曲处与第一半导体层接触，向阱区中注入第一导电类型离子形成源区，对阱区和源区离子进行扩散；所述的第二半导体层掺杂浓度大于第一半导体层掺杂浓度小于阱区的掺杂浓度；

在多晶硅层之上形成隔离层；

在隔离层之上形成连接阱区和源区的第一金属层；

在半导体基片背面形成第二导电类型第三半导体层，接着在第三半导体层背面形成第二金属层。

作为对方法进一步改进，所述阻挡层第一区域和第二区域之间的宽度为0.5um到10um。

作为对方法进一步改进，所述阱区离子扩散温度大于等于1000℃，扩散时间大于等于10分钟。

本发明提供半导体器件，包括：第一导电类型第一半导体层；形成于第二半导体层中的第二导电类型第一阱区，以及形成于第二半导体层中与第一阱区隔开的第二导电类型第二阱区；设置于第一半导体层与第一阱区、第二阱区之间的第一导电类型第二半导体层；形成于第二导电类型第一阱区中的第一导电类型第一源区，以及形成于第二导电类型第二阱区中的第一导电类型第二源区；设置于第一半导体层之上覆盖了部分第一源区和部分第一阱区以及部分第二源区和部分第二阱区的第一氧化层；设置于第一氧化层之上的多晶硅层；设置于多晶硅层上覆盖了部分第一源区和第一阱区以及部分第二源区和部分第二阱区的隔离层；覆盖于隔离层上与第一源区和第一阱区连接且与第二源区和第二阱区连接的第一金属层；形成于第一导电类型第一半导体层背面的第二导电类型第三半导体层，以及与第三半导体层连接的第二金属层；所述的第二半导体层包括第一区域和第二区域，所述第二区域相对于第一区域靠近半导体基片中部；所述阱区的结弯曲处与第一半导体层接触；所述第一阱区的掺杂浓度等于所述第二阱区的掺杂浓度，所述的第二半导体层的掺杂浓度大于第一半导体层的掺杂浓度小于第一阱区掺杂浓度。这样的器件结构有效地缓减了器件导通功耗与耐压之间的矛盾，使器件性能更加趋于完美。

附图说明

图1 现有N沟道IGBT结构示意图。

图2 本发明实施例N沟道IGBT结构示意图。

图3 本发明另一种N沟道IGBT结构示意图。

图4 图3所示IGBT阱区与源区能带结构示意图。

图5 本发明另一种实施例N沟道IGBT结构示意图。

图6 图5所示N沟道IGBT阱区与源区能带结构示意图。

图7-图15 为图2所示IGBT制造方法。

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

需要特别指出的是，本文中所述的结弯曲处是指阱区的底面与侧面的交集处；本文中的第一半导体层为漂移区，第二半导体层为阻挡层，第三半导体层为集电极区。；本实施例中的半导体基片中部是针对附图来说的，半导体基片中部就是附图2所示的图中心。

实施例一

如图2所示为本发明实施例半导体器件IGBT，该IGBT包括，N型漂移区3，也可以叫缓冲层，本实施N型漂移区的掺杂浓度为；形成于N型漂移区3中的P型第一阱区1，以及形成于N型漂移区3中的与第一阱区1隔开的P型第二阱区11；设置于漂移区与第一阱区1、第二阱区11之间的N型阻挡层，所述的阻挡层包括第一区域6和第二区域13，所述第二区域相对于第一区域靠近半导体基片中部，本实施N型阻挡层的掺杂浓度为；所述第一阱区1和第二阱区11结弯曲处与N型漂移区3接触，阻挡层隔断阱区与漂移区其它地方的接触，阻挡层掺杂浓度大于漂移区掺杂浓度小于阱区掺杂浓度，保证注入N型阻挡层中的P型阱区的离子能够成功反型，其中第一阱区1和第二阱区11的掺杂浓度相同，都为；形成于P型第一阱区1中的N型第一源区2，以及形成于P型第二阱区11中的N型第二源区12,第一源区2和第二源区12的掺杂浓度相同，都为；设置于N型漂移区之上覆盖了部分第一源区3和部分第一阱区1以及部分第二源区12和部分第二阱区11的第一氧化层5，本实施例的氧化层所选材料为二氧化硅，第一氧化层采用热氧化生长而成；设置于第一氧化层之上的多晶硅层8，多晶硅层作为IGBT的门级；设置于多晶硅层上覆盖了部分第一源区2和第一阱区1以及部分第二源区12和部分第二阱区11的隔离层7，隔离层是淀积而成，本实施例的隔离层为硼磷硅玻璃；覆盖于隔离层上与第一源区2和第一阱区1连接且与第二源区12和第二阱区连接的11第一金属层9，第一金属层9与第一源区2和第一阱区1连接构成了本实施例IGBT的发射极；形成于N型漂移区3背面的P型集电极区4，以及与集电极区4连接的第二金属层10，第二金属层与集电极区连接作为本实施例IGBT的集电极，金属都采用溅射方式形成。

下面阐述本实施例的IGBT的工作原理：本实施例为N沟道IGBT，所以阻挡层第一区域6和第二区域13为空穴阻挡层；本实施例工作原理是：IGBT中P型阱区、N型漂移区3和P型集电极区4构成的PNP管，在PNP管中用一个掺杂浓度略高于N-型漂移区的N型阻挡层包围P型阱区，根据器件的掺杂浓度跟电势的这样一关系，E_F-E_i=KT/q*ln（N_D/N_i），其中E_F为费米能级、E_i为本征费米能、N_D为掺杂浓度，N_i为本征浓度，E_F-E_i代表掺杂后能量，从式中可以得到掺杂浓度越高，能量越高，电势越高。所以N型阻挡层相对于N-型漂移区具有更高电位，从而N型阻挡层与N-型漂移区之间构成的势垒阻挡来自集电极区空穴向阱区流动，可以提高N- 漂移区中的空穴浓度，改善电导调制，降低器件的导通压降，同时本实施例中阻挡层没有包围阱区的结弯曲处，因为结弯曲处容易击穿，所以本实施例既保证了器件的耐压又不提高器件导通压降。

实施例二

实施例二是对实施例一所示的IGBT的进一步改进，如图3所示是针对器件存在闩锁效应而做的进一步改进，它与实施例一的区别在于该IGBT器件中阱区1、11的禁带宽度大于源区2、12的禁带宽度，其中阱区所选用的材料为SiC，源区所选用的材料为Ge，当然IGBT各组成层的浓度可以适当改变。

本发明的实施例中，阱区所选材料的禁带宽度为1eV到4eV，源区所选材料的禁带宽度为0.1eV到2eV。

图4为图3所示的阱区与源区的能带结构示意图，Ev为价带，价带也叫满带，是指被电子占满的能带；Ef为费米能级；Ec为导带，是指电子参与导电的能带。从图中可以看出P型阱区的价带与N型源区的价带基本持平，这样，价带的空穴可以很容易的从P型阱区流向N型源区，降低了空穴在P型阱区表面形成的横向空穴电压；P型阱区的费米能级与N型源区的费米能级持平；而P型阱区的导带高于N型源区的导带，这样N型源区的电子要进入P型阱区就必须越过一个较高的势垒，有效地抑制了电子电流，将P型阱区与N型源区结电压箝位在一个很小的电压降，从而最大限度的抑制了半导体功率器件闩锁。

图5是对图3进一步改进，图5中阱区1、11的禁带宽度大于源区2、12的禁带宽度，源区的电子亲和能大于阱区的电子亲和能，其中阱区所选用的材料为SiC，源区所选用的材料为INAs，器件的其它地方不作改变。

图6为图5所示的阱区与源区的能带结构示意图，从图中可以看出，Ev为价带，价带也叫满带，是指被电子占满的能带；Ef为费米能级；Ec为导带，是指电子参与导电的能带。从图中可以看出P型阱区的价带低于N型源区的价带，这样，价带的空穴相比于图4来说可以更容易的从P型阱区流向N型源区，降低了空穴在P型阱区表面形成的横向空穴电压；P型阱区的费米能级与N型源区的费米能级持平；而P型阱区的导带高于N型源区的导带，这样N型源区的电子要进入P型阱区就必须越过一个较高的势垒，有效地抑制了电子电流，将P型阱区与N型源区结电压箝位在一个很小的电压降，从而最大限度的抑制了半导体功率器件闩锁。

实施例四

实施例四为实施例一所述IGBT的制造方法，下面阐述其工艺步骤:

如图7所示，选用掺杂有N型杂质的半导体基片，基片中N型杂质区为漂移区3,漂移区的离子浓度为。

如图8所示，在半导体基片上形成第二氧化层14，第二氧化层为一层薄二氧化硅，本实施例选用的厚度为30nm，加入一层薄的二氧化硅是为了控制即将注入离子的深度。

如图9所示，在第二氧化层上形成掩蔽层15，掩蔽层为光刻胶。

如图10所示，对掩蔽层进行间隔刻蚀，用于在刻蚀后向第一半导体层中注入第一导电类型离子形成N型阻挡层第一区域6和相对于第一区域靠近半导体基片中部的第二区域13，这时第二氧化层14限制了阻挡层注入过深，注入的离子浓度为，阻挡层第一区域6和第二区域13之间的宽度一般为0.5um到10um，本实施例选用的宽度为5um；本实施例阻挡层第一区域的深度为10um，阻挡层第二区域深度为3um。

如图11所示，阻挡层离子注入完成后，进行扩散，去除掩蔽层和第二氧化层，在半导体基片上形成第一氧化层5，在第一氧化层之上形成多晶硅层8，保留N型阻挡层相邻第二区域与第二区域之间的N型漂移区上的第一氧化层和多晶硅层，去除其它地方的第一氧化层5和多晶硅层8。

如图12所示，以第一氧化层和多晶硅层为阻挡，形成部分替代n型阻挡层的p型阱区，使得阱区结弯曲处与第一半导体层接触，阱区分为第一阱区1和第二阱区11，向第一阱区1中注入N型离子形成第一源区2，向第二阱区11中注入N型离子形成第二源区12，对阱区和源区离子进行扩散,其中两阱区注入的离子浓度相等，都为，两源区的注入离子浓度相等，都为，扩散的时间为11分钟，扩散温度为1200℃；

如图13所示在多晶硅层上淀积隔离层硼磷硅玻璃7，其作用为阻止器件的发射极与门级短路。

如图14所示，在半导体基片上溅射连接阱区和源区的第一金属层9，第一金属层9与阱区和源区形成IGBT的发射极。

如图15所示，在半导体基片背面注入P型离子形成集电极区4，接着在P型集电极区背面溅射第二金属层10，形成器件的集电极。

以上结合附图详细描述了本发明的实施方式，但是，本发明并不限于上述实施例，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，例如对把N沟道IGBT变成P沟道IGBT，还可以进行一些其它变换，简单变型均属于本发明的保护范围。

Claims

1.一种半导体器件，其特征在于，包括，第一导电类型第一半导体层；形成于第一半导体层中的第二导电类型第一阱区，以及形成于第一半导体层中与第一阱区隔开的第二导电类型第二阱区；设置于第一半导体层与第一阱区、第二阱区之间的第一导电类型第二半导体层；形成于第二导电类型第一阱区中的第一导电类型第一源区，以及形成于第二导电类型第二阱区中的第一导电类型第二源区；设置于第一半导体层之上覆盖了部分第一源区和部分第一阱区以及部分第二源区和部分第二阱区的第一氧化层；设置于第一氧化层之上的多晶硅层；设置于多晶硅层上覆盖了部分第一源区和部分第一阱区以及部分第二源区和部分第二阱区的隔离层；覆盖于隔离层上与第一源区和第一阱区连接且与第二源区和第二阱区连接的第一金属层；形成于第一导电类型第一半导体层背面的第二导电类型第三半导体层，以及与第三半导体层连接的第二金属层；所述的第二半导体层包括第一区域和第二区域，所述第二区域相对于第一区域靠近半导体基片中部；所述阱区的结弯曲处与所述的第一半导体层接触；所述第一阱区的掺杂浓度等于所述第二阱区的掺杂浓度，所述的第二半导体层的掺杂浓度大于第一半导体层的掺杂浓度小于第一阱区掺杂浓度。

2.根据权利要求1所述的半导体器件，其特征在于，所述的第一阱区和第二阱区的禁带宽度大于第一源区和第二源区的禁带宽度。

3.根据权利要求2所述的半导体器件，其特征在于，所述的第一阱区和第二阱区的禁带宽度为1eV到4eV，第一源区和第二源区的禁带宽度为0.1eV到2eV。

4.根据权利要求2所述的半导体器件，其特征在于，所述的第一源区和第二源区的电子亲和能大于第一阱区和第二阱区的电子亲和能。

5.根据权利要求1-4任意一项所述的半导体器件，其特征在于，所述的第一导电类型为N型，第二导电类型为P型。

6.根据权利要求1-4任意一项所述的半导体器件，其特征在于，所述的第一导电类型为P型，第二导电类型为N型。

7.一种半导体器件的制造方法，其特征在于，包括以下步骤:

选用掺杂有第一导电类型杂质的半导体基片；

在半导体基片上形成第二氧化层；

在第二氧化层上形成掩蔽层；

对第二半导体层第一区域和第二区域进行扩散，去除掩蔽层和第二氧化层，在半导体基片上形成第一氧化层，在第一氧化层之上形成多晶硅层，保留第二半导体层相邻第二区域和第二区域之间的第一半导体层上的第一氧化层和多晶硅层；

在多晶硅层之上形成隔离层；

在隔离层之上形成连接阱区和源区的第一金属层；

8.根据权利要求7所述的半导体器件的制造方法，其特征在于，所述第二半导体层相邻第一区域和第二区域之间的宽度为0.5um到10um。

9.根据权利要求7所述的半导体器件的制造方法，其特征在于，阱区离子扩散温度大于等于1000℃，扩散时间大于等于10分钟。