DE112021004531T5 - Verfahren zum herstellen einer halbleitervorrichtung, halbleitervorrichtung, halbleitermodul und leistungswandlervorrichtung - Google Patents

Verfahren zum herstellen einer halbleitervorrichtung, halbleitervorrichtung, halbleitermodul und leistungswandlervorrichtung Download PDF

Info

Publication number
DE112021004531T5
DE112021004531T5 DE112021004531.8T DE112021004531T DE112021004531T5 DE 112021004531 T5 DE112021004531 T5 DE 112021004531T5 DE 112021004531 T DE112021004531 T DE 112021004531T DE 112021004531 T5 DE112021004531 T5 DE 112021004531T5
Authority
DE
Germany
Prior art keywords
semiconductor device
manufacturing
main surface
field stop
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021004531.8T
Other languages
English (en)
Inventor
Tomoyasu Furukawa
Tsubasa Moritsuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Publication of DE112021004531T5 publication Critical patent/DE112021004531T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung und eine Leistungswandlervorrichtung die dieselbe verwendet werden bereitgestellt, wobei es möglich ist, die Herstellbarkeit einer Feldstoppschicht (n-Pufferschicht) einer vertikalen Halbleitervorrichtung, wie eines IGBT und einer PIN-Diode, für die Wafer mit großem Durchmesser (8 Inch oder größerer Durchmesser) verwendet werden können, zu verbessern. Ein Halbleitervorrichtungsherstellungsverfahren gemäß der vorliegenden Erfindung ist durch Folgendes gekennzeichnet: einen Schritt, nachdem eine Struktur auf einer Hauptflächenseite einer Driftschicht (101) mit einer ersten Leitfähigkeit gebildet ist, zum Einstrahlen von Ionen von einer zweiten Hauptflächenseite zu einer vorgegebenen Tiefe; einen Schritt, nach der Ioneneinstrahlung, zum Umwandeln der Ionen in Spender durch Temperbearbeitung zum Erhitzen bei 300-450°C für 60 Sekunden oder weniger, wodurch eine Feldstoppschicht (108) gebildet wird; und einen Schritt zum Verringern der Dicke eines Halbleitersubstrats auf einen vorgegebenen Wert von der zweiten Hauptflächenseite, so dass ein während des Ioneneinstrahlungsschritts aufgetretener Kristalldefekt beseitigt wird.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung, eine Halbleitervorrichtung, ein Halbleitermodul und eine Leistungswandlervorrichtung.
  • Hintergrund der Technik
  • Eine Halbleitervorrichtung, wie ein Zweipoltransistor mit isoliertem Gate (IGBT, Insulated Gate Bipolar Transistor) und eine p-Intrinsisch-n Diode (PIN-Diode), weist eine vertikale Struktur auf. In dem IGBT weist ein Gebiet, das eine N-Driftschicht, eine N-Pufferschicht und eine P-Sammelschicht enthält, eine vertikale Struktur auf und in der Diode weist ein Gebiet, das eine N-Driftschicht, eine N-Pufferschicht und eine N+ Kathodenschicht enthält, eine vertikale Struktur auf.
  • In der vertikalen Halbleitervorrichtung, wie dem IGBT oder der Diode, die das vertikale Strukturgebiet aufweist, wird zur Kostenreduktion ein Wafer, der mit einem Zonenschmelzverfahren (FZ-Verfahren, Floating-Zone Verfahren) hergestellt wird, als ein Si-Wafer zum Herstellen einer Halbleitervorrichtung anstelle eines Wafers verwendet, der durch epitaktisches Wachstum hergestellt wird. Zusätzlich wurde in den letzten Jahren ein Durchmesser des Si-Wafers erhöht. Um eine Ein-Spannung und einen Schaltverlust der Halbleitervorrichtung zu verringern, wurde daran geforscht, die N-Driftschicht auszudünnen.
  • Es ist effektiv die n-Driftschicht auszudünnen, die die Halbleitervorrichtung begründet, um die Ein-Spannung und den Schaltverlust der Halbleitervorrichtung zu verringern. Wenn jedoch ein Stromabfall zum Zeitpunkt des Schaltens rapide erfolgt und eine natürliche Abschwächungsdauer eines Sammelträgers, ein Tailstrom genannt, nicht eigens abgesichert ist, gibt es ein Problem, dass der Strom rapide verschwindet, eine Stoßspannung (L·dI/dt) proportional zu einer Parasitärinduktanz in einer Hauptschaltung erzeugt wird und die Halbleitervorrichtung bei einer Frequenz von einigen MHz oder mehr oszilliert.
  • Es gibt Bedenken, dass dieses Rauschen nachteilige Effekte verursachen kann, wie Motorisolation, Überspannungselementversagen und Elementfehlfunktion.
  • Um zum Beispiel diese Probleme des niedrigen Schaltverlusts und niedrigen Schaltrauschens zu lösen, werden zum Beispiel die folgenden verwandten Techniken offenbart.
  • PTL 1 offenbart eine Technik zum Bilden einer tiefen n-Pufferschicht, die aus einem Sauerstoffwärmespender fortlaufend über einem Gebiet mit einer Dicke von 30 µm oder mehr angrenzend an eine n-Schicht hergestellt wird, um ein Oszillationsphänomen aufgrund einer rapiden Verringerung eines Tailstroms zu unterbinden. Zusätzlich offenbart PTL 2 eine Technik zum Bilden einer tiefen n-Pufferschicht, in der Phosphor (P) auf einen Dotierstoff der tiefen n-Pufferschicht aufgebracht wird. PTL 3 offenbart eine Technik zum Bilden einer tiefen n-Pufferschicht, in der Wasserstoff-(Proton-) Ioneneinstrahlung und nachfolgende TemperBearbeitung angewendet werden. PTL 4 offenbart eine Technik zum Bilden einer tiefen n-Pufferschicht, in der einige n-Pufferschichten durch mehrmalige Protoneinstrahlung gebildet werden.
  • Zitierungsliste
  • Patentliteratur
    • PTL 1: JP 2018-56220 A
    • PTL 2: JP 2014-146721 A
    • PTL 3: JP 2003-533047 A
    • PTL 4: WO 2017/146148 A
  • Kurzdarstellung der Erfindung
  • Technisches Problem
  • Indessen ist es in PTL 1, um den Sauerstoffwärmespender zu erzeugen, notwendig, ein Sauerstoffelement in Si bei einer hohen Temperatur von 1000°C oder mehr für eine lange Zeit in einem Anfangsprozess beim Herstellen eines Wafers einzubringen und es bestehen Bedenken bezüglich Verschlechterung der ökonomischen Effizienz des Prozesses zum Herstellen des Wafers und Verschlechterung der Zuverlässigkeit des IGBT und der Diodenelemente aufgrund des Auftretens von Gleiten gemeinsam mit einer Gewichtszunahme des Wafers in dem Wafer zum Zeitpunkt vom Aufbringen eines Wafers mit einem großen Durchmesser (8 Inch oder mehr). Darüber hinaus gibt es ein Problem, dass der Sauerstoffwärmespender durch Dünnwaferbearbeitung nach der Bildung einer IGBT-Gate-Struktur und einer Anodenstruktur abgeschabt wird und die Produktivität gesenkt wird.
  • Zusätzlich ist, wie in PTL 2 beschrieben, in einem Fall, wo Phosphor (P) auf den Dotierstoff der n-Pufferschicht aufgebracht wird, Tempern bei einer hohen Temperatur für eine längere Zeit als in PTL 1 erforderlich und es bestehen ein Bedenken bezüglich Verschlechterung der Produktivität und Zuverlässigkeit aufgrund des Auftretens von Gleiten. Zusätzlich gibt es, wie in PTL 3 und PTL 4, in einem Fall, wo die tiefe n-Pufferschicht durch Wasserstoff- (Proton-) Ioneneinstrahlung und nachfolgende Temperbearbeitung bei 300°C bis 500°C für 30 Minuten bis 5 Stunden gebildet wird, Probleme einer Variation von Charakteristika aufgrund von Verschlechterung einer wärmeausgleichenden Eigenschaft in einer Waferebene zum Zeitpunkt vom Aufbringen des Wafers mit großem Durchmesser und einer Verringerung des Durchsatzes. Gemäß der Forschung der gegenwärtigen Erfinder ist zu sehen, dass, wenn der Temperprozess verkürzt wird, um Produktivität zu verbessern, eine große Anzahl von Kristalldefekten in einem Protoneinstrahlungsgebiet auftritt, ein Lebensdauerkiller, der eine Lebensdauer eines Trägers verringert, wird übermäßig erzeugt und es gibt ein Problem, dass ein Schaltrauschen sich verschlechtert und ein Verluststrom zum Zeitpunkt vom Aufrechterhalten einer Stehspannung zunimmt.
  • Die vorliegende Erfindung wurde in Anbetracht der zuvor beschriebenen Probleme gemacht und es ist ein Ziel der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Halbleitervorrichtung, das im Stande ist, die Herstellbarkeit einer Feldstoppschicht (n-Pufferschicht) einer vertikalen Hableitervorrichtung, wie ein IGBT und eine PIN-Diode, die im Stande ist, einen Wafer mit großem Durchmesser (8 Inch oder mehr) zu verwenden, zu verbessern, eine Halbleitervorrichtung und eine Leistungswandlervorrichtung unter Verwendung desselben bereitzustellen.
  • Lösung des Problems
  • Ein Aspekt der vorliegenden Erfindung zum Lösen der obigen Probleme ist ein Verfahren zum Herstellen einer Halbleitervorrichtung, die ein Halbleitersubstrat, eine auf einer ersten Hauptfläche des Halbleitersubstrats gebildete Schicht mit zweiter Leitfähigkeit, eine auf einer zweiten Hauptfläche entgegengesetzt zu der ersten Hauptfläche des Halbleitersubstrats gebildete Driftschicht mit erster Leitfähigkeit und eine auf einer Oberfläche der Driftschicht mit erster Leitfähigkeit auf einer zweiten Hauptflächenseite gebildete und eine höhere Verunreinigungskonzentration als eine Verunreinigungskonzentration der Driftschicht mit erster Leitfähigkeit aufweisende Feldstoppschicht mit erster Leitfähigkeit enthält. Das Verfahren enthält einen Ioneneinstrahlungsprozess bei einer vorgegebenen Tiefe von der zweiten Hauptfläche, einen Prozess zum Bilden der Feldstoppschicht, indem die Ionen durch Temperbearbeitung, die Erhitzen bei 300°C bis 450°C für 60 Sekunden oder weniger nach der Ioneneinstrahlung enthält, in Spender umgewandelt werden, und einen Prozess zum Verringern einer Dicke des Halbleitersubstrats auf einen vorgegebenen Wert von der zweiten Hauptfläche, so dass ein in dem Ioneneinstrahlungsprozess auftretender Kristalldefekt entfernt wird.
  • Zusätzlich stellt die vorliegende Erfindung eine Halbleitervorrichtung, ein Halbleitermodul und eine Leistungswandlervorrichtung bereit, die unter Verwendung des Verfahrens zum Herstellen einer Halbleitervorrichtung hergestellt werden.
  • Eine spezifischere Konfiguration der vorliegenden Erfindung wird in den Ansprüchen beschrieben.
  • Vorteilhafte Effekte der Erfindung
  • Gemäß der vorliegenden Erfindung ist es möglich, das Verfahren zum Herstellen einer Halbleitervorrichtung, das im Stande ist, Herstellbarkeit der Feldstoppschicht (n-Pufferschicht) der vertikalen Halbleitervorrichtung, wie der IGBT und die PIN-Diode, die im Stande ist, den Wafer mit großem Durchmesser (8 Inch oder mehr) zu verwenden, zu verbessern, und die Halbleitervorrichtung, das Modul und die Leistungswandlervorrichtung, die durch das Herstellungsverfahren hergestellt werden, bereitzustellen.
  • Andere Ziele, Konfigurationen und Effekte werden in den folgenden Beschreibungen ersichtlich.
  • Figurenliste
    • [1] 1 ist ein Ablaufdiagramm, das ein Beispiel eines Verfahrens zum Herstellen einer Halbleitervorrichtung der vorliegenden Erfindung veranschaulicht.
    • [2] 2 ist eine schematische Querschnittansicht der Halbleitervorrichtung nachdem Prozess (h) von 1 abgeschlossen ist und ein Graph, der eine n-Trägerkonzentration und eine Lichtionenkonzentration zeigt.
    • [3] 3 ist ein Graph, der Verteilungen einer n-Trägerkonzentration und einer Wasserstoffkonzentration in einem Querschnitt entlang von Linie B-B' in Prozess (f) von 1 zeigt.
    • [4] 4 ist ein Graph, der eine Rückgewinnungswellenform zeigt.
    • [5] 5 ist ein Graph, der eine Verluststromwellenform zeigt.
    • [6] 6 ist ein Graph, der eine Beziehung zwischen einer Trägerlebensdauer und einer n-Trägerkonzentration zeigt.
    • [7] 7 ist ein Graph, der eine Beziehung zwischen einer Verluststromdefektrate und einer n-Feldstoppschichttiefe zeigt.
    • [8] 8 ist ein Graph, der eine Beziehung zwischen einer Spenderaktivierungsrate und einer Temperatur zum Zeitpunkt vom Tempern für 60 Sekunden zeigt.
    • [9] 9 ist ein Graph, der eine Beziehung zwischen einer Spenderaktivierungsrate und einer Temperzeit zum Zeitpunkt vom Tempern bei 300°C zeigt.
    • [10] 10 ist ein Schaltungsdiagramm, das eine schematische Konfiguration einer Leistungswandlervorrichtung der vorliegenden Erfindung veranschaulicht.
  • Beschreibung von Ausführungsformen
  • Hierin nachfolgend wird die vorliegende Erfindung im Detail in Bezug auf die Zeichnungen beschrieben.
  • 1 ist ein Ablaufdiagramm, das ein Beispiel eines Verfahrens zum Herstellen einer Halbleitervorrichtung der vorliegenden Erfindung veranschaulicht. 1 ist ein Teil von Prozessen zum Herstellen einer Freilaufdiode eines Leistungshalbleiterchips als eine Halbleitervorrichtung und veranschaulicht einen Herstellungsablauf gemeinsam mit einer Querschnittstruktur der Halbleitervorrichtung. Es wird festgehalten, dass ein IGBT, ein Metalloxidhalbleiter-Feldeffekttransistor (MOSFET) und dergleichen, die einen Strom veranlassen, in einer vertikalen Richtung zu fließen, ähnlich wie die Halbleitervorrichtung angewendet werden können.
  • In 1(a) wird ein Si-Wafer 101 als ein Halbleitersubstrat zum Herstellen einer Diode vorbereitet. Wie später beschrieben wird; ist die vorliegende Erfindung dazu geeignet, eine Halbleitervorrichtung mit einer Wafergröße von 8 Inch oder mehr herzustellen, sie kann aber auch zum Herstellen einer Halbleitervorrichtung mit einer kleineren Wafergröße als dieser Größe angewendet werden. Die Wafergröße kann zum Beispiel 8 Inch und eine Si-Waferdicke von 725 µm haben und sie kann 12 Inch und eine Si-Waferdicke von 775 µm haben. Hier kann ein Wafer mit einem spezifischen Widerstand entsprechend einer Stehspannung als der Si-Wafer verwendet werden. Zum Beispiel kann eine Diode mit einer Stehspannung von 1200 V einen Widerstand von etwa 55 Ωcm aufweisen und eine Diode mit einer Stehspannung von 3,3 kV kann einen Widerstand von etwa 250 Qcm aufweisen. Hierin nachfolgend wird in 1(a) bis 1(h) eine Struktur, in der jede Schicht auf dem Si-Wafer 101 gebildet wird, als ein „Halbleitersubstrat“ bezeichnet. In 1 wird eine obere Oberflächenseite des Si-Wafers 101 als eine erste Hauptfläche bezeichnet und eine untere Oberflächenseite wird als eine zweite Hauptfläche bezeichnet.
  • In einem ersten Prozess, der nicht in 1(a) veranschaulicht ist, wird die gesamte Oberfläche des Si-Wafers 101 (eine n-Driftschicht mit erster Leitfähigkeit) wärmeoxidiert, um einen Oxidfilm zu bilden. Nachfolgend wird ein Fotolithografieprozess zum Bilden eines Gebiets durchgeführt, wo eine Anoden p- (zweite Leitfähigkeit) Halbleiterschicht 102 bereitgestellt wird. In diesem Fotolithografieprozess wird ein Fotolack, in dem ein Gebiet der Anoden-p-Halbleiterschicht 102 geöffnet wird, durch Aufbringen, Belichten und Entwickeln eines Fotolackmaterials auf der Oberfläche des Si-Wafers 101 gebildet. Danach werden p-Verunreinigungen ionenimplantiert. Beispiele der p-Verunreinigung enthalten B (Bor). Danach wird der Fotolack entfernt und Temperbearbeitung zum Aktivieren von Verunreinigungen wird durchgeführt. Damit wird die Anoden-p-Halbleiterschicht 102 wie in 1(a) veranschaulicht gebildet.
  • In 1(b) wird ein Oxidfilm auf dem Si-Wafer 101 durch Wärmeoxidation gebildet, ein isolierender Oxidfilm 103 wird durch ein chemisches Gasphasenabscheidungsverfahren (CVD-Verfahren) abgeschieden und ein Fotolithografieprozess zum Bilden eines Kontaktabschnitts, der die Anoden-p-Halbleiterschicht 102 und eine Anodenelektrode verbindet, wird durchgeführt. Der isolierende Oxidfilm 103 wird unter Verwendung, als eine Maske, des durch Aufbringen, Belichten und Entwickeln des Fotolackmaterials gebildeten Fotolacks geätzt und damit wird der Kontaktabschnitt, der die Anoden-p-Halbleiterschicht 102 und die Anodenelektrode verbindet, gebildet.
  • In 1(c) wird die Anodenelektrode 104 durch Bilden einer aus Aluminium (Al) oder einer Al-Legierung mit einem Sputterverfahren hergestellten Anodenelektrode, Strukturieren eines Fotolacks mit einem Fotolithografieprozess und Ätzen des strukturierten Fotolacks gebildet. Auf diese Weise werden die Anoden-p-Halbleiterschicht 102 und die Anodenelektrode 104 auf der ersten Hauptflächenseite des Si-Wafers 101 gebildet.
  • In 1(d) wird ein Oberflächenschutzfilm 105 gebildet. Als ein Verfahren zum Bilden des Oberflächenschutzfilms 105 kann der Oberflächenschutzfilm 105 zum Beispiel durch Aufbringen einer Lösung, die ein Polyimid-Vorproduktmaterial und ein lichtempfindliches Material beinhaltet, und Aussetzen eines Abschlussgebiets dem Polyimid-Vorprodukt gebildet werden.
  • In 1(e) werden Ionen von der zweiten Hauptflächenseite des Si-Wafers 101 ausgestrahlt, um eine Ionenimplantierungsschicht 106 zu bilden. Hier bestimmt die Ioneneinstrahlungsposition (Tiefe von der zweiten Hauptfläche des Si-Wafers 101) eine Dicke einer n- (erste Leitfähigkeit) Feldstoppschicht (n-Pufferschicht), was später beschrieben wird. Da es notwendig ist, hinreichend zu verhindern, dass eine Verarmungsschicht zum Zeitpunkt vom Aufrechterhalten der Stehspannung erreicht wird, ist die loneneinstrahlungsposition eine Position, die jeder Stehspannungsklasse der Halbleitervorrichtung entspricht. Zum Beispiel weist die Diode mit einer Stehspannung von 1200 V bevorzugt eine Tiefe von etwa 100 µm von der zweiten Hauptfläche auf und die Diode mit einer Stehspannung von 3,3 kV strahlt bevorzugt zu einer Tiefenposition von etwa 400 µm aus.
  • Es ist festzuhalten, dass, obwohl nicht veranschaulicht, eine Tiefe der Ioneneinstrahlung angepasst werden kann, indem Einstrahlungsenergie oder ein Absorber angepasst wird. Zum Beispiel kann ein Aluminiumbauteil als der Absorber verwendet werden.
  • Zusätzlich kann eine Ioneneinstrahlungsoberfläche des Si-Wafers 101 vorab poliert und dann Ioneneinstrahlung in einer Spanne (zum Beispiel eine Dicke von 600 µm) unterzogen werden, in der Brechen vom Wafer oder übermäßiges Verziehen aufgrund eines Gewichts, das mit einer Zunahme des Durchmesser einhergeht, nicht auftritt.
  • Als die Ionen, Lichtionen werden bevorzugt, werden Protonen oder Helium bevorzugt, aber es können Ionen verwendet werden, die keine Lichtionen sind.
  • In 1(f) werden durch Einstrahlung implantierte Ionenatome zu Spendern, indem Temperbearbeitung an der Ionenimplantierungsschicht 106 in 1(e) durchgeführt wird, und eine n-Feldstoppschicht (n-Pufferschicht) 108 wird gebildet. Hier benötigt das Tempern der Ionenimplantierungsschicht 106 Bearbeitung bei 300°C bis 500°C für 30 Minuten bis 5 Stunden mit einem Heizofen in der verwandten Technik und es war schwierig, eine einheitliche Erhitzung in einer Waferebene einhergehend mit der Erhöhung des Durchmessers des Wafers hinreichend durchzuführen. In der vorliegenden Erfindung, um eine Zeit für die Temperbearbeitung zu verkürzen und einheitliche Erhitzung in der Waferoberfläche durchzuführen, wird die Temperbearbeitung in einer Einzelwafer-Lampentempereinrichtung durchgeführt, die Wafer einzeln bei 300°C bis 450°C für 60 Sekunden oder weniger in einer N2-Atmosphäre, einer H2-Atmosphäre oder in einer N2/H2-Mischgasatmosphäre bearbeitet und die Ionenimplantierungsschicht wird ein Spender.
  • 3 ist ein Graph, der eine Verteilung einer n-Trägerkonzentration und einer Wasserstoffkonzentration in einem Querschnitt entlang von Linie B-B' in Prozess (f) von 1 zeigt und eine Szene, in der die Ionenimplantierungsschicht der Spender wird, in dem Querschnitt entlang von Linie B-B' zeigt. Protonen (Wasserstoff) werden als die Ionen implantiert und der Temperprozess wird bei 400°C in einer H2-Atmosphäre durchgeführt. Es wird festgehalten, dass in 3 eine Temperzeit von 10 min oder mehr (10 min: unterbrochene Linie und 120 min: strichliert-gepunktete Linie) ein Resultat einer Wärmebehandlung ist, die von einer chargenweisen vertikalen Wärmebehandlungseinrichtung in der verwandten Technik durchgeführt wird. Wie in 3 veranschaulicht, ist ein Gradient einer n-Trägerkonzentration in einem Fall steiler, wo die Wärmebehandlung durch das Lampentempern der vorliegenden Erfindung mit einer Temperzeit von 60 Sek. oder weniger durchgeführt wird, als in einem Fall, wo die Wärmebehandlung durch den Heizofen mit einer Temperzeit von 10 min oder mehr in der verwandten Technik durchgeführt wird.
  • 4 ist ein Graph, der eine Rückgewinnungswellenform zeigt, und 5 ist ein Graph, der eine Verluststromwellenform zeigt. In 4 und 5 gibt eine durchgängige Linie eine mit dem Herstellungsverfahren gemäß der Ausführungsform der vorliegenden Erfindung, die in 1 veranschaulicht ist, hergestellte Halbleitervorrichtung an und eine unterbrochene Linie gibt eine mit einem Herstellungsverfahren eines Vergleichsbeispiels hergestellte Halbleitervorrichtung an. Das Vergleichsbeispiel ist ein Fall, wo eine größere Menge an Lebensdauerkillern als ein Kristalldefektgebiet 109 verbleiben. In einer Prozedur zum Bilden der n-Feldstoppschicht (n-Pufferschicht 108) nimmt in einem Gebiet, das flacher als eine Spitzenkonzentration (Konzentration, bei der die n-Trägerkonzentration am höchsten wird) in Bezug auf eine Ionenimplantierungsrichtung ist, eine Spenderaktivitätsrate ab, eine große Menge von Kristalldefekten tritt auf und das Kristalldefektgebiet 109, in dem eine große Menge an Lebensdauerkillern vorhanden ist, die eine Lebensdauer des Trägers verringern, wird erzeugt. Wie durch unterbrochene Linien in 4 und 5 gezeigt, ist zu sehen, dass wenn eine große Menge an Lebensdauerkillern als das Kristalldefektgebiet 109 wie in dem Vergleichsbeispiel verbleibt, es Probleme wie Verschlechterung von Schaltrauschen (4) und eine Erhöhung von Verluststrom zum Zeitpunkt vom Aufrechterhalten der Stehspannung gibt (5). Währenddessen ist zu sehen, dass die mit dem Herstellungsverfahren gemäß der Ausführungsform der vorliegenden Erfindung hergestellte Halbleitervorrichtung, die von den durchgängigen Linien in 4 und 5 angegeben wird, die Verschlechterung des Schaltrauschens verringern kann (4) und auch die Zunahme von Verluststrom zum Zeitpunkt vom Aufrechterhalten der Stehspannung verhindern kann (5).
  • Danach, obwohl nicht veranschaulicht, um einen Schaltverlust zu verringern, ist es auch möglich, Ionenimplantierung zur individuellen Lebensdauersteuerung auf der Hauptflächenseite des Si-Wafers 101, auf dem die Anoden-p-Halbleiterschicht 102 gebildet ist, der n-Feldstoppschicht 108 oder sowohl der Hauptflächenseite als auch der n-Feldstoppschicht separat von der Bildung der n-Feldstoppschicht 108 durchzuführen.
  • In 1(g) wird das in dem flacheren Gebiet als der Spitzenkonzentration gebildete Kristalldefektgebiet 109 entfernt. Zum Beispiel kann es durch rückseitiges Schleifen und eine gemischte Lösung aus Flusssäure und Salpetersäure abgeschabt werden.
  • 6 ist ein Graph, der eine Beziehung zwischen einer Trägerlebensdauer und der n-Trägerkonzentration zeigt. Hier wird wünschenswerterweise eine finale n-Feldstoppschicht (n-Pufferschicht oder Spenderschicht) 108 gebildet, um eine Trägerkonzentration von 1 × 1015 cm-3 oder weniger aufzuweisen. Wie in 6 veranschaulicht, wenn die Trägerkonzentration 1 × 1015 cm-3 übersteigt, wird die Trägerlebensdauer rapide verkürzt, da die Trägerkonzentration höher ist. Die Trägerkonzentration ist festgelegt 1 × 1015 cm-3 oder weniger zu sein und daher ist es möglich, Träger zum Zeitpunkt umgekehrten Rückgewinnungsschaltens der Diode an übermäßigem Verschwinden in einer n-Pufferschicht zu hindern. Dementsprechend ist es möglich, ein Tailstromgebiet zu sichern und damit ist es möglich, Erzeugung von Klingelrauschen zu unterbinden.
  • Zusätzlich ist eine Dicke der n-Feldstoppschicht 108 bevorzugt eine Tiefe von 10 µm oder mehr gemäß der Untersuchung des Erfinders. 7ist ein Graph, der eine Beziehung zwischen einer Verluststromdefektrate und einer Tiefe der n-Feldstoppschicht zeigt. Wie in 7 gezeigt, wenn die Tiefe 7 µm oder weniger ist, ist die Tiefe bevorzugt 10 µm oder mehr in Anbetracht von Bearbeitungsvariationen, da die Zunahme an Verluststrom zum Zeitpunkt vom Aufrechterhalten der Stehspannung aufgrund von Kratzern auf einer Rückfläche, die in einem Herstellungsprozess und einem Prüfprozess nach einem nächsten Prozess erzeugt werden, und Bearbeitungsgenauigkeit des rückseitigen Schleifens und der gemischten Lösung aus Flusssäure und Salpetersäure ungefähr ±3 µm ist.
  • Dementsprechend, wie in 2 und 3 veranschaulicht, gibt es kein Kristalldefektgebiet 109 und es ist nötig, das Kristalldefektgebiet 109 und einen Teil der n-Feldstoppschicht 108 (bis eine Spitze der n-Trägerkonzentration entfernt ist) zu einem vorgegebenen Wert von der zweiten Hauptflächenseite zu entfernen, so dass die Trägerkonzentration (n-Trägerkonzentration) mit einer positiven Steigung von der n-Driftschicht (die Schicht des Si-Wafers 101) zu der zweiten Hauptflächenseite zunimmt.
  • 8 ist ein Graph, der eine Beziehung zwischen einer Spenderaktivierungsrate und einer Temperatur zum Zeitpunkt vom Tempern für 60 Sekunden zeigt. 8 zeigt Temperbearbeitungstemperaturabhängigkeit von der Spenderaktivierungsrate, die ein Verhältnis (nd/nh) einer n-Trägerkonzentration nd zu einer Ionen- (Protonen-) Konzentration nh der finalen n-Feldstoppschicht 108 ist.
  • Wie in 8 gezeigt, ist die Aktivierungsrate 0,5% oder mehr in einer Spanne von 300°C bis 450°C und ist die Aktivierungsrate insbesondere 1% oder mehr in einer Spanne von 350°C bis 400°C, die am höchsten und stabil ist. Dementsprechend ist eine Temperbearbeitungstemperatur bevorzugt 300°C bis 450°C und bevorzugter 350°C bis 400°C. Die Temperbearbeitungstemperatur ist festgelegt, 300°C bis 450°C zu sein und damit weist die Halbleitervorrichtung eine stabile n-Trägerkonzentration auf. Da die Aktivierungsrate hoch ist, kann eine lonenimplantierungsmenge verringert werden. Dementsprechend sind Variationen klein und die Halbleitervorrichtung kann mit niedrigen Herstellungskosten hergestellt werden.
  • 9 ist ein Graph, der eine Beziehung zwischen der Spenderaktivierungsrate und der Temperzeit zum Zeitpunkt vom Tempern bei 300°C zeigt. Wie in 9 gezeigt, ist die Aktivierungsrate 0,5% oder mehr, wenn die Temperzeit 70 Sek. oder weniger ist.
  • Gemäß obigem wird die Temperbearbeitung bevorzugt in der Spanne von 300°C bis 450°C für 60 Sek. oder weniger durchgeführt. Zusätzlich ist die Zeit bevorzugt 1 Sek. oder mehr.
  • In 1(h) wird die Ionenimplantierung von n-Verunreinigungen von der zweiten Hauptflächenseite des Halbleitersubstrats aus durchgeführt. Beispiele der n-Verunreinigung enthalten Phosphor (P) und Arsen (As). Danach wird Lasertempern durchgeführt, um die ionenimplantierten n-Verunreinigungen zu aktivieren, und eine n+-Halbleiterschicht 110 wird gebildet. Eine Kathodenelektrode 111 wird in einer gestapelten Struktur aus zum Beispiel AlSi-Legierung/Titan (Ti)/Nickel (Ni)/Gold (Au) durch Sputtern gebildet.
  • 2 ist eine schematische Querschnittansicht der Halbleitervorrichtung nach Prozess (h) in 1 und ein Graph, der die n-Trägerkonzentration und die Ionenkonzentration zeigt. Mit der obigen Konfiguration ist es möglich, eine Diode herzustellen, in der die in 2 veranschaulichte Trägerkonzentration der n-Feldstoppschicht (n-Pufferschicht) 108 1 × 1015 cm-3 oder weniger ist die Dicke der n-Feldstoppschicht 10 µm oder mehr ist, es kein Kristalldefektgebiet 109 gibt und die Trägerkonzentration mit der positiven Steigung von der n-Driftschicht (die Schicht des Si-Wafers 101) zu der zweiten Hauptflächenseite zunimmt.
  • Gemäß dem oben beschriebenen Verfahren zum Herstellen einer Halbleitervorrichtung der vorliegenden Erfindung wird die Umwandlung der in die n-Feldstoppschicht 108 implantierten Ionen zu Spendern durch die Lampentemperwärmebehandlung durchgeführt und damit ist es möglich, einheitliches Erhitzen insbesondere in einem Wafer mit großem Durchmesser durchzuführen.
  • Gemäß dem oben beschriebenen Verfahren zum Herstellen einer Halbleitervorrichtung der vorliegenden Erfindung ist es möglich, eine Halbleitervorrichtung bereitzustellen, in der eine niedrige Ein-Spannung und ein niedriger Schaltverlust der Halbleitervorrichtung verbessert sind, Funkfrequenzoszillation aufgrund von Rauschen zum Zeitpunkt vom Schalten unterbunden wird und ein Verluststrom zum Zeitpunkt vom Aufrechterhalten der Stehspannung, die ein Faktor für Elementversagen und Verschlechterung ist, verringert ist.
  • Es wird festgehalten, dass zusätzlich zu den in Bezug auf 1 beschriebenen Prozessen ein Prozess zum Herstellen einer Halbleitervorrichtung in einem Zustand, wo ein Wafer mit großem Durchmesser auf einem Basismaterial montiert wird, und Trennen des Basismaterials und der Halbleitervorrichtung nach Abschluss hinzugefügt werden kann. In diesem Fall kann dieser Prozess auch als ein Prozess zum Entfernen eines Teils der n-Feldstoppschicht 108 und des oben beschriebenen Kristalldefektgebiets 109 dienen und der Herstellungsprozess kann vereinfacht werden.
  • 10 ist ein Schaltdiagramm, das eine schematische Konfiguration einer Leistungswandlervorrichtung der vorliegenden Erfindung veranschaulicht. Eine zweite Ausführungsform, in der die Halbleitervorrichtung der vorliegenden Erfindung auf die Leistungswandlervorrichtung angewendet wird, wird in Bezug auf 10 beschrieben. 10 veranschaulicht ein Beispiel einer Schaltungskonfiguration einer Leistungswandlervorrichtung 500 der vorliegenden Ausführungsform und eine Verbindungsbeziehung zwischen einer Gleichstromzufuhr und einem Dreiphasenwechselstrommotor (Wechselstromlast).
  • In der Leistungswandlervorrichtung 500 der vorliegenden Ausführungsform wird die durch das oben beschriebene Verfahren zum Herstellen einer Halbleitervorrichtung der vorliegenden Erfindung hergestellte Halbleitervorrichtung als beliebige oder alle von Leistungsschaltelementen 501 bis 506 und Dioden 521 bis 526 verwendet. Die Leistungsschaltelemente 501 bis 506 sind zum Beispiel IGBTs.
  • Wie in 10 veranschaulicht, enthält die Leistungswandlervorrichtung 500 der vorliegenden Ausführungsform einen P-Anschluss 531 und einen N-Anschluss 532, die ein Paar Gleichstromanschlüsse sind, und einen U-Anschluss 533, einen V-Anschluss 534 und einen W-Anschluss 535, die Wechselstromanschlüsse in ihrer Anzahl entsprechend der Anzahl von Phasen eines Wechselstromausgangs sind.
  • Zusätzlich enthält die Leistungswandlervorrichtung einen Schaltschenkel, der durch Reihenverbindung des Paars von Leistungsschaltelementen 501 und 502 gebildet wird und den U-Anschluss 533 mit einem Reihenverbindungspunkt verbunden als einen Ausgang aufweist. Zusätzlich enthält die Leistungswandlervorrichtung einen Schaltschenkel, der durch Reihenverbindung der Leistungsschaltelemente 503 und 504 mit derselben Konfiguration gebildet wird und den V-Anschluss 534 mit einem Reihenverbindungspunkt verbunden als einen Ausgang aufweist. Zusätzlich enthält die Leistungswandlervorrichtung einen Schaltschenkel, der von den Leistungsschaltelementen 505 und 506 mit derselben Konfiguration gebildet wird und den W-Anschluss 535 mit einem Reihenverbindungspunkt verbunden als einen Ausgang aufweist.
  • Die Schaltschenkel für drei Phasen, die die Leistungsschaltelemente 501 bis 506 enthalten, sind zwischen den Gleichstromanschlüssen des P-Anschlusses 531 und des N-Anschlusses 532 verbunden und ein Gleichstrom wird von einer Gleichstromzufuhr (nicht veranschaulicht) zugeführt. Der U-Anschluss 533, der V-Anschluss 534 und der W-Anschluss 535, die Dreiphasenwechselstromanschlüsse der Leistungswandlervorrichtung 500 sind, sind mit einem Dreiphasenwechselstrommotor (nicht veranschaulicht) als eine Dreiphasenwechselstromzufuhr verbunden.
  • Das Leistungsschaltelement 501 und die Diode 521, die umgekehrt parallel mit dem Leistungsschaltelement 501 verbunden ist, sind verbunden, um eine parallele Schaltung zu bilden. Ähnlich sind das Leistungsschaltelement 502 und die Diode 522, das Leistungsschaltelement 503 und die Diode 523, das Leistungsschaltelement 504 und die Diode 524, das Leistungsschaltelement 505 und die Diode 525 und das Leistungsschaltelement 506 und die Diode 526 verbunden, um eine parallele Schaltung zu bilden. Die parallele Schaltung, die das Leistungsschaltelement 501 enthält, und die parallele Schaltung, die das Leistungsschaltelement 502 enthält, sind in Reihe verbunden. Ähnlich sind die parallele Schaltung, die das Leistungsschaltelement 503 enthält, und die parallele Schaltung, die das Leistungsschaltelement 504 enthält, in Reihe verbunden und die parallele Schaltung, die das Leistungsschaltelement 505 enthält, und die parallele Schaltung, die das Leistungsschaltelement 506 enthält, sind in Reihe verbunden.
  • Gate-Schaltungen 511 bis 516 sind mit Eingangsanschlüssen von Gates der Leistungsschaltelemente 501 bis 506 als die IGBTs verbunden und die Leistungsschaltelemente 501 bis 506 werden von den Gate-Schaltungen 511 bis 516 gesteuert. Es wird festgehalten, dass die Gate-Schaltungen 511 bis 516 ganzheitlich von einer integrierten Steuerschaltung (nicht veranschaulicht) gesteuert werden.
  • Die Gate-Schaltungen 511 bis 516 steuern die Leistungsschaltelemente 501 bis 506 ganzheitlich und angemessen, so dass der Gleichstrom der Gleichstromzufuhr in einen Dreiphasenwechselstrom umgewandelt wird und von dem U-Anschluss 533, dem V-Anschluss 534 und dem W-Anschluss 535 ausgegeben wird.
  • Das oben beschriebene Verfahren zum Herstellen einer Halbleitervorrichtung der vorliegenden Erfindung wird auf die Leistungswandlervorrichtung 500 angewendet. Dementsprechend ist es möglich, eine Leistungswandlervorrichtung bereitzustellen, in der eine niedrige Ein-Spannung und ein niedriger Schaltverlust verbessert sind, Funkfrequenzoszillation aufgrund von Rauschen zum Zeitpunkt vom Schalten unterbunden ist und ein Verluststrom zum Zeitpunkt vom Aufrechterhalten der StehSpannung, die ein Faktor von Elementversagen und Verschlechterung ist, verringert ist.
  • Wie oben beschrieben, wurde gemäß der vorliegenden Erfindung gezeigt, dass es möglich ist, ein Verfahren zum Herstellen einer Halbleitervorrichtung, das im Stande ist, eine Ein-Spannung zu verringern, einen Schaltverlust zu verringern und Funkfrequenzoszillation aufgrund von Rauschen zum Zeitpunkt vom Schalten zu unterbinden, während die Herstellbarkeit einer Feldstoppschicht (n-Pufferschicht) verbessert wird, und einen Verluststrom zum Zeitpunkt vom Herstellen der Stehspannung, die ein Faktor von Elementversagen oder Verschlechterung ist, in einer vertikalen Halbleitervorrichtung, wie einem IGBT und einer PIN-Diode, die im Stande ist, einen Wafer mit großem Durchmesser (8 Inch oder mehr) zu verwenden, zu verringern, eine unter Verwendung des Verfahrens hergestellte Halbleitervorrichtung und eine Leistungswandlervorrichtung die dieselbe verwendet bereitzustellen.
  • Es wird festgehalten, dass die vorliegende Erfindung nicht auf die zuvor erwähnten Ausführungsformen begrenzt ist und verschiedene Modifikationsbeispiele enthält.
  • Zum Beispiel werden die zuvor erwähnten Ausführungsformen im Detail beschrieben, um einfaches Verständnis der vorliegenden Erfindung zu erleichtern und sind nicht darauf begrenzt, unbedingt all die beschriebenen Komponenten zu enthalten. Zusätzlich können manche der Komponenten einer gewissen Ausführungsform durch die Komponenten einer anderen Ausführungsform ersetzt werden und die Komponenten einer anderen Ausführungsform können zu der Komponente einer bestimmten Ausführungsform hinzugefügt werden. Zusätzlich kann eine andere Komponente hinzugefügt, entfernt und mit, von und durch manche(n) der Komponenten der zuvor erwähnten Ausführungsformen ersetzt werden.
  • Zum Beispiel, obwohl „erste Leitfähigkeit“ und „zweite Leitfähigkeit“ in der vorliegenden Beschreibung „als „n“ beziehungsweise „p“ beschrieben worden sind, können „erste Leitfähigkeit“ und „zweite Leitfähigkeit“ „p“ beziehungsweise „n“ sein.
  • Bezugszeichenliste
    • 101
    Si-Wafer (n-Driftschicht)
    102
    p-Schicht
    103
    isolierender Oxidfilm
    104
    Anodenelektrode
    105
    Oberflächenschutzfilm
    106
    Lichtionenimplantierungsschicht
    108
    n-Feldstoppschicht (n-Pufferschicht)
    109
    Kristalldefektgebiet
    110
    n+-Halbleiterschicht
    111
    Kathodenelektrode
    500
    Leistungswandlervorrichtung
    501
    bis 506 Leistungsschaltelement
    511
    bis 516 Gate-Schaltung
    521
    bis 526 Diode
    531
    P-Anschluss
    532
    N-Anschluss
    533
    U-Anschluss
    534
    V-Anschluss
    535
    W-Anschluss
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 201856220 A [0007]
    • JP 2014146721 A [0007]
    • JP 2003533047 A [0007]
    • WO 2017146148 A [0007]

Claims (10)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, die ein Halbleitersubstrat, eine auf einer ersten Hauptfläche des Halbleitersubstrat gebildete Schicht mit zweiter Leitfähigkeit, eine auf einer zweiten Hauptfläche entgegengesetzt zur ersten Hauptfläche des Halbleitersubstrats gebildete Driftschicht mit erster Leitfähigkeit und eine auf einer Oberfläche der Driftschicht mit erster Leitfähigkeit auf einer zweiten Hauptflächenseite gebildete und eine höhere Verunreinigungskonzentration als eine Verunreinigungskonzentration der Driftschicht mit erster Leitfähigkeit aufweisende Feldstoppschicht mit erster Leitfähigkeit enthält, wobei das Verfahren umfasst: einen Prozess zur Ioneneinstrahlung bei einer vorgegebenen Tiefe von der zweiten Hauptfläche; einen Prozess zum Bilden der Feldstoppschicht durch Umwandeln der Ionen zu Spendern durch Temperbearbeitung, der Erhitzen bei 300°C bis 450°C für 60 Sekunden nach der Ioneneinstrahlung enthält; und einen Prozess zum Verringern einer Dicke des Halbleitersubstrats auf einen vorgegebenen Wert von der zweiten Hauptfläche, so dass ein in dem Ioneneinstrahlungsprozess auftretender Kristalldefekt entfernt wird.
  2. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, wobei nach dem Prozess zum Verringern der Dicke des Halbleitersubstrats auf den vorgegebenen Wert eine Trägerkonzentration der Feldstoppschicht mit einer positiven Steigung von der Driftschicht mit erster Leitfähigkeit zu der .zweiten Hauptflächenseite zunimmt.
  3. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, wobei die Temperbearbeitung in dem Prozess zum Bilden der Feldstoppschicht für eine Sekunde oder länger durchgeführt wird.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, wobei eine Trägerkonzentration der Feldstoppschicht nach dem Prozess zum Verringern der Dicke des Halbleitersubstrats auf den vorgegebenen Wert 1 × 1015 cm-3 oder weniger ist.
  5. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, wobei eine Dicke der Feldstoppschicht nach dem Prozess zum Verringern der Dicke des Halbleitersubstrats auf den vorgegebenen Wert 10 µm oder mehr ist.
  6. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, wobei eine Spenderaktivierungsrate, die ein Verhältnis einer Trägerkonzentration zu einer Ionenkonzentration der Feldstoppschicht ist, nach dem Prozess zum Verringern der Dicke des Substrats auf den vorgegebenen Wert 0,5% oder mehr ist.
  7. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, wobei eine Größe des Halbleitersubstrats 8 Inch oder mehr ist.
  8. Halbleitervorrichtung, die unter Verwendung eines der Ansprüche 1 bis 7 hergestellt wird.
  9. Halbleitermodul, das die Halbleitervorrichtung nach Anspruch 8 verwendet.
  10. Leistungswandlervorrichtung, umfassend: ein Paar Gleichstromanschlüsse; Wechselstromanschlüsse, wobei die Anzahl der Wechselstromanschlüsse der Anzahl von Phasen eines Wechselstromausgangs entspricht; und Schaltschenkel, wobei die Anzahl der Schaltschenkel der Anzahl von Phasen des Wechselstromausgangs entspricht, wobei die Schaltschenkel zwischen dem Paar von Gleichstromanschlüssen verbunden sind und zwei parallele Schaltungen, die jeweils ein Schaltelement und eine umgekehrt parallel mit dem Schaltelement verbundene Diode enthalten, in Reihe verbunden sind; und Gate-Schaltungen, die die Schaltelemente steuern, wobei zumindest eines des Schaltelements und der Diode die durch das Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 7 hergestellte Halbleitervorrichtung ist.
DE112021004531.8T 2021-01-22 2021-11-25 Verfahren zum herstellen einer halbleitervorrichtung, halbleitervorrichtung, halbleitermodul und leistungswandlervorrichtung Pending DE112021004531T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021008581A JP2022112689A (ja) 2021-01-22 2021-01-22 半導体装置の製造方法、半導体装置、半導体モジュールおよび電力変換装置
JP2021-008581 2021-01-22
PCT/JP2021/043156 WO2022158114A1 (ja) 2021-01-22 2021-11-25 半導体装置の製造方法、半導体装置、半導体モジュールおよび電力変換装置

Publications (1)

Publication Number Publication Date
DE112021004531T5 true DE112021004531T5 (de) 2023-06-15

Family

ID=82549674

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021004531.8T Pending DE112021004531T5 (de) 2021-01-22 2021-11-25 Verfahren zum herstellen einer halbleitervorrichtung, halbleitervorrichtung, halbleitermodul und leistungswandlervorrichtung

Country Status (5)

Country Link
US (1) US20230395382A1 (de)
JP (1) JP2022112689A (de)
CN (1) CN116325078A (de)
DE (1) DE112021004531T5 (de)
WO (1) WO2022158114A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003533047A (ja) 2000-05-05 2003-11-05 インターナショナル・レクチファイヤー・コーポレーション パンチスルーノンエピタキシャルｉｇｂｔのバッファ領域への水素注入方法
JP2014146721A (ja) 2013-01-30 2014-08-14 Hitachi Power Semiconductor Device Ltd ダイオード及びその製造方法
WO2017146148A1 (ja) 2016-02-23 2017-08-31 富士電機株式会社 半導体装置
JP2018056220A (ja) 2016-09-27 2018-04-05 株式会社 日立パワーデバイス 半導体装置およびその製造方法、並びに電力変換システム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5454073B2 (ja) * 2009-10-19 2014-03-26 トヨタ自動車株式会社 半導体モジュールとその制御方法
EP2782121B1 (de) * 2011-11-15 2021-01-06 Fuji Electric Co., Ltd. Halbleiterbauelement und herstellungsverfahren dafür
JP5817686B2 (ja) * 2011-11-30 2015-11-18 株式会社デンソー 半導体装置
CN106062966B (zh) * 2014-09-04 2019-04-26 富士电机株式会社 半导体装置及半导体装置的制造方法
EP3451365B1 (de) * 2016-04-27 2023-08-16 Sumitomo Heavy Industries, Ltd. Laserglühverfahren

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003533047A (ja) 2000-05-05 2003-11-05 インターナショナル・レクチファイヤー・コーポレーション パンチスルーノンエピタキシャルｉｇｂｔのバッファ領域への水素注入方法
JP2014146721A (ja) 2013-01-30 2014-08-14 Hitachi Power Semiconductor Device Ltd ダイオード及びその製造方法
WO2017146148A1 (ja) 2016-02-23 2017-08-31 富士電機株式会社 半導体装置
JP2018056220A (ja) 2016-09-27 2018-04-05 株式会社 日立パワーデバイス 半導体装置およびその製造方法、並びに電力変換システム

Also Published As

Publication number Publication date
US20230395382A1 (en) 2023-12-07
JP2022112689A (ja) 2022-08-03
WO2022158114A1 (ja) 2022-07-28
CN116325078A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
DE68911702T2 (de) Halbleitervorrichtung mit zusammengesetztem Substrat, hergestellt aus zwei Halbleitersubstraten in engem Kontakt.
DE69504495T2 (de) Spannungsdurchbruchfeste halbleiterbauelemente aus einkristall-siliziumkarbid und verfahren zu deren herstellung
DE102007036147B4 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
DE112013005426B4 (de) Diode und Leistungswandlungssystem
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE102016112512A1 (de) Halbleitervorrichtung mit einer Sauerstoffdiffusions-Sperrschicht und Herstellungsverfahren
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE2553838B2 (de) Verfahren zur herstellung von anreicherungs-feldeffektransistoren
DE112015000610T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE19704996A1 (de) Verfahren zur Herstellung von IGBT-Bauteilen
DE112015006307T5 (de) Halbleitervorrichtung und Verfahren einer Fertigung derselben
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE112013001796B4 (de) Vertikale Hochspannungshalbleitervorrichtung und Herstellungsverfahren einer vertikalen Hochspannungshalbleitervorrichtung
DE102019112985A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE112015005901B4 (de) Siliciumcarbid-Halbleiteranordnung und Verfahren zur Herstellung derselben
DE102018132236B4 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE102022102521A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE10205324B4 (de) Halbleiterbauelement
DE102018123439B4 (de) Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
CH707901B1 (de) SIC-Vorrichtung mit hoher Sperrspannung, abgeschlossen durch einen Abflachungskantenabschluss.
DE112021004531T5 (de) Verfahren zum herstellen einer halbleitervorrichtung, halbleitervorrichtung, halbleitermodul und leistungswandlervorrichtung
DE10203820A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112018003666T5 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE102020110072A1 (de) Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren
DE102020210937A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication