CN106062966B - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN106062966B
CN106062966B CN201580011623.1A CN201580011623A CN106062966B CN 106062966 B CN106062966 B CN 106062966B CN 201580011623 A CN201580011623 A CN 201580011623A CN 106062966 B CN106062966 B CN 106062966B
Authority
CN
China
Prior art keywords
layer
oxygen
vacancy
drift layer
complex defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580011623.1A
Other languages
English (en)
Other versions
CN106062966A (zh
Inventor
松井俊之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN106062966A publication Critical patent/CN106062966A/zh
Application granted granted Critical
Publication of CN106062966B publication Critical patent/CN106062966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的半导体装置构成为：具有沿着n型漂移层(1)的一个主面选择性地形成，且电阻比漂移层(1)低的p型区域(4)，在从作为p型区域(4)的边界的pn结(6)的面起算厚度为t的漂移层(1)内，将从设有空位‑氧复合缺陷区域(11)的漂移层(1)的半导体基板的背面起在厚度方向的深度记为R，将漂移层(1)的电阻率记为ρ，由pn结(6)的反向偏置电压V表示的从pn结(6)扩展到漂移层(1)内的耗尽层(15)的宽度W由W＝0.54×√(ρ×V)表示时，空位‑氧复合缺陷区域(11)被设置于由0＜R≤t‑W表示的深度。由此，能够廉价且以简单的工艺兼顾开关损耗的降低与软恢复特性。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及在电力变换装置等中使用的电力用的二极管和内置电力用二极管的半导体装置及半导体装置的制造方法。
背景技术
回流二极管是在高电压-大电流的电力变换装置等中使用的半导体装置。在回流二极管进行开关时所要求的电气特性是开关损耗的降低和软恢复特性。软恢复特性是为了抑制由电力电子设备产生的电磁噪声而特别是近年来作为环境问题应对方法所迫切期望的特性。
图5是表示现有的二极管的层结构和寿命控制区域的半导体基板的主要部分截面图。如图5所示，用作回流二极管的垂直型功率二极管100具备设置于高电阻的n型漂移层101的上表面的阳极102和设置于n型漂移层101的下表面的阴极103。
阳极102与选择性地形成于n型漂移层101的上表面侧的中心部的p型阳极层104进行欧姆接触。阴极103与形成于n型漂移层101的下表面侧的整个面的n型阴极层105进行欧姆接触。阳极102接触的阳极层104是与主电流相关的区域，被称为活性部109。
在n型漂移层101中，在与阳极102、阳极层104相同地位于上表面侧且包围阳极层104的外周，配置有边缘终端部110。该边缘终端部110具备保护环107和场板(省略图示)。保护环107具有在施加以阳极作为负极的反向电压时，缓和在pn结106的外周基板的表面产生的高电场的功能。场板例如具有防止因外部电荷的影响而导致静电势变化的功能。
边缘终端部110除了保护环107、场板以外，还具有绝缘膜108。绝缘膜108保护pn结的边缘终端表面和其外周侧的高电场的硅(Si)基板表面。在边缘终端部110中，由阴影表示的寿命控制区域111被设置于高电阻的n型漂移层101的阳极层104附近。
图6是通常的IGBT和二极管的斩波电路图。在连结二极管和IGBT、中间电容器的闭合电路存在寄生电感Lstray，但在图6中，为了方便，在电路上的一部分中示出Lstray。图7是表示通常的二极管进行开关时的电压电流的随时间变化的反向恢复电压电流波形图。在图7中，示出反向恢复电压电流波形，该反向恢复电压电流波形表示在图6所示的电路中使工作的二极管关断时的反向恢复电压与电流的随时间(μs)变化。
如图7所示，阳极电流Iak从正向电流If，以减少率di/dt减少，换向为相反方向，且反向电流增加。阳极电流Iak在达到反向恢复峰电流Irp之后，以电流减少率dIr/dt减少，收敛到电流值0。在图7中，为了容易观察，阳极-阴极间电压Vak以阴极相对于阳极为正的Vka的方向进行示出。
阳极-阴极间电压Vak从正向电压VF(未图示)，以与阳极电流Iak的减少对应地转为相反方向的电压，阳极-阴极间电压Vak为负(Vka为正)。其后，在阳极电流Iak达到反向恢复峰电流Irp时，阴极-阳极间电压Vka成为与电源电压Vcc相同的值。其后，产生比Vcc高阳极电流Iak的电流减少率dIr/dt与寄生电感Lstray之积(Lstray×dIr/dt)的量的电压。这成为浪涌电压，在dIr/dt的绝对值成为最大时，Vka也成为浪涌电压的最大值Vs。其后，收敛到Vcc。
在二极管100中，如图7的反向恢复电流电压波形图所示，在二极管进行开关时，在从流通正向电流(阳极电流)的状态切换到相反方向的电压阻止状态时，开关结束期间，电流流向相反方向。这是因为通过载流子的电导率调制而蓄积在二极管100内的载流子即使在电压的施加方向为相反方向，也作为残留载流子而残留，再结合而消失或排出到外部时，成为反向电流。
该反向电流被称为二极管的恢复电流(反向恢复电流)。在正向电流的电流减少速度(dIr/dt)变得越急剧时，该反向恢复电流的峰值Irp变得越大。如果反向恢复电流的峰值Irp变大，则开关损耗也变大。在该反向恢复电流增加的过程中，经过些许延迟，耗尽层从pn结106开始延伸，反向电压(阻止电压)增大。其后，得到了增大的反向电压随即收敛到从外部施加的反向偏置电压值。另一方面，n型漂移层101内的残留过剩电子经由阴极层105从阴极103被排除，残留空穴经由阳极层104从阳极102被排除。此时，空穴的载流子迁移率比电子小，因此可以认为反向恢复电流的减少速度dIr/dt由残留空穴的排除速度决定。
在二极管从正向电流状态切换到反向阻断电压状态时，其电流减少率越大，二极管反向电压上升率越增大，导致产生上述的电磁噪声。其理由是因为为了维持电流减少率，需要使二极管的反向电压更快速地上升而迅速排除残留空穴。
在图7所示的反向恢复电压电流波形图中，对于横轴的时间轴(μs)，可以大致分成2个区域。1个是从正向电流为零时开始，至达到反向恢复电流的峰值Irp为止的A区域。正向电流从稳态电流起，以由IGBT的驱动频率等决定的电流减少率di/dt减少。
这时，残留于n型漂移层101的空穴从阳极102被排除时的电流成为所谓的反向恢复电流。该反向恢复电流与反向偏置电压的增大一起增加而达到反向恢复电流的峰值Irp。另1个区域是从反向恢复电流的峰值Irp开始，至通过残留空穴从阳极102以减少速度(dIr/dt)排除和再结合，从而反向电流成为零为止的B区域。
回流二极管所要求的开关损耗的降低和软恢复特性彼此处于权衡的关系，因此，通常难以兼顾两者。例如，开关损耗的降低是通过减少从阳极层104的空穴的注入量而降低反向恢复电流的峰值Irp，并且增大电流减少率dIr/dt而缩短反向恢复时间(trr)而得到的。但是，相反地，软恢复特性是通过减小B区域中的反向恢复电流减少率dIr/dt而延长反向恢复时间(trr)而得到的。这样，由于开关损耗的降低与软恢复特性两者的应对方法相反，因此难以兼顾两者。
作为降低反向恢复时的开关损耗的方法，以往也有在不牺牲设备的耐压的范围内使n型高电阻漂移层变薄而减少残留载流子(空穴)的方法。但是，此时，由于反向恢复时的阴极侧积蓄载流子也减少，阴极侧的残留载流子的消失变快(反向恢复电流的减少速度dIr/dt大)，所以，作为结果，浪涌电压变大而容易产生振荡。换言之，如果反向恢复电流的减少速度dIr/dt大，则容易表现出硬恢复特性，如果反向恢复电流的减少速度dIr/dt过小，则损耗变大。因此，通常，在维持软恢复特性的同时降低开关损耗是极其困难的。
由此，为了兼顾开关损耗的降低与软恢复特性(低噪声)，不仅需要减少从阳极层的空穴注入量，减小反向恢复电流的峰值Irp，还需要适当控制所注入的空穴的寿命(lifetime)。
以往，为了有效地进行残留载流子(空穴)的控制，例如，已知有在Si半导体基板的厚度方向，在所期望的深度范围形成寿命短的区域的方法。在这种寿命控制方法中，有利用结晶缺陷作为载流子的再结合中心的方法，所述结晶缺陷是通过向半导体照射射线或注入而形成的。在该结晶缺陷中，大部分通过200℃～400℃的热处理可以恢复，但涉及氧的复合缺陷残留。以往，已经开发了以通过控制该复合缺陷而使寿命成为所期望值的方式进行控制的方法。
另外，以往，已知有使铂等重金属在半导体热扩散的方法。该方法是，在半导体基板内形成结晶缺陷，该结晶缺陷在Si带隙中形成杂质能级(Impurity level)，因此将其用于寿命控制的方法。然而，使用重金属的寿命控制方法有Si/氧化膜界面的结晶缺陷和/或高掺杂区域内的结晶缺陷产生偏析的趋势。因此，能够在这些场所形成少数载流子寿命短的区域，但难以在任意场所形成。
用于寿命的控制的射线的种类有氦照射、质子照射、电子束照射等。其中，氦照射、质子照射的在半导体内的飞程短，所以能够在预定的深度范围局部地形成以缩短的方式控制寿命的区域。另一方面，高能量的照射装置极其昂贵，另外，对于利用金属遮挡板的厚度进行飞程的深度控制的情况，从深度控制的精度方面考虑，实用性并不高。
另外，电子束照射的成本、生产性优异，但由于在半导体内的飞程长，所以半导体基板的整个厚度方向的寿命变得相同，难以进行局部的寿命区域的形成。然而，在半导体基板内预先局部地形成高浓度氧区域之后，向高浓度氧区域以外的半导体区域照射不形成对寿命控制有效的结晶缺陷的程度的电子束。由此，即使进行电子束照射，也能够在一定程度进行局部的寿命控制(例如，参照下述专利文献1)。
另外，在这样的与开关损耗的降低与软恢复化相关的文献中有如下记载。具体而言，以往，例如有通过在高电阻区域的中间区域附近设置载流子捕获层，从而降低反向恢复时的损耗，抑制耗尽层的扩展的记载(专利文献2)。另外，具体而言，以往，例如有通过导入氧，并从阳极侧表面照射质子而导入结晶缺陷，使结晶缺陷恢复而提高净掺杂浓度，从而获得低损耗、软恢复特性的记载(例如，参照下述专利文献3)。此外，具体而言，以往，例如有通过使铂扩散到高电阻n层，并照射氦离子而形成低寿命区域，从而实现软恢复化的记载(例如，参照下述专利文献4)。
现有技术文献
专利文献
专利文献1：日本特开2007-266103号公报
专利文献2：日本特开2010-92991号公报
专利文献3：日本再表2007-55352号公报
专利文献4：国际公开第99/09600小册子
发明内容
技术问题
然而，上述的专利文献1中记载的现有技术中记载了：与仅进行在整个厚度方向形成结晶缺陷的电子束照射的情况相比，在对工作电阻(正向电压降值Vf)造成的影响小的情况下能够减少开关损耗的主要思想。即，考虑通过仅缩短与阳极侧接近的载流子的寿命而减小反向恢复电流的峰值Irp，并将其以外的残留载流子保持不变，从而减小对工作电阻造成的影响而降低损耗的技术。
图8是表示通过电子束照射对半导体基板进行了相同的寿命控制的二极管的反向恢复特性的图。在图8中，在图7的基础上，还用虚线另外示出了阳极电流(Ia)×阳极-阴极间电压(Vak)的随时间变化的波形。在图8中，由虚线表示的波形的以横轴的时间进行积分而得的面积的量表示电力能量，即，开关损耗。
根据图8，在由反向恢复电流带来的开关损耗中，可观察到2个峰。第1个峰是由反向恢复电流的峰值Irp引起的时间宽度窄的尖峰状电压的峰，第2个峰是相当于Irp之后的反向电流的尾(dIr/dt)部的时间宽度宽的峰。如果用时间积分进行比较，对时间宽度宽的峰进行时间积分得到的面积是对时间宽度窄的峰进行时间积分得到的面积的2倍以上。
即，就开关损耗的降低而言，与通过Irp的降低相比，增大(加快)dIr/dt的效果更大。换言之，像上述的专利文献1中记载那样，仅减小反向恢复电流的峰值Irp，有开关损耗的降低限度有限的问题。
本发明为了解决上述的现有技术的问题，目的在于提供一种能够廉价且以简单的工艺获得兼顾开关损耗的降低与软恢复特性的半导体装置及半导体装置的制造方法。
技术方案
为了解决上述课题，实现目的，本发明的半导体装置具备：第一导电型的半导体基板；第一导电型的漂移层，其形成上述半导体基板的第一主面侧；第二导电型阳极层，其沿着上述漂移层选择性地形成，且电阻比上述漂移层低；第一导电型的阴极层，其形成于上述半导体基板的第二主面侧的表面层，且与上述漂移层接触；以及空位-氧复合缺陷区域，其由空位与氧的复合缺陷形成。另外，本发明的半导体装置的特征在于，上述空位-氧复合缺陷区域从上述阴极层与上述漂移层之间的边界面朝向上述半导体基板的第一主面的方向的深度为R，将上述半导体基板的电阻率记为ρ，将从上述阳极层与上述漂移层的pn结到上述阴极层的厚度记为t，由施加于上述pn结的反向偏置电压V表示的从上述pn结扩展到上述漂移层内的耗尽层的宽度W为 从而上述空位-氧复合缺陷区域被设置于由0＜R≤t-W表示的深度。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述空位-氧复合缺陷区域由VV缺陷与VO缺陷的复合缺陷形成。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述空位-氧复合缺陷区域具备使重金属扩散到上述空位-氧复合缺陷区域而形成的作为再结合中心起作用的复合缺陷。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述重金属扩散为铂扩散。
另外，本发明的半导体装置的特征在于，在上述的发明中，在上述第一导电型半导体基板的一个主面选择性地具有电阻比上述半导体基板低的第二导电型区域的设备为二极管或包括二极管的半导体装置。
另外，本发明的半导体装置的制造方法是具备第一导电型的半导体基板；第一导电型的漂移层，其形成于上述半导体基板的第一主面侧；第二导电型阳极层，其沿着上述漂移层选择性地形成，且电阻比上述漂移层低；第一导电型的阴极层，其形成于上述半导体基板的第二主面侧的表面层，且与上述漂移层接触；以及空位-氧复合缺陷区域，其由空位与氧的复合缺陷形成的半导体装置的制造方法。上述空位-氧复合缺陷区域从上述阴极层与上述漂移层之间的边界面起朝向上述半导体基板的第一主面的方向的深度为R，将上述半导体基板的电阻率记为ρ，将从上述阳极层与上述漂移层的pn结到上述阴极层的厚度记为t，由施加于上述pn结的反向偏置电压V表示的从上述pn结扩展到上述漂移层内的耗尽层的宽度W为从而上述空位-氧复合缺陷区域被设置于由0＜R≤t-W表示的深度。本发明的半导体装置的制造方法的特征在于，在通过氧的离子注入在预定的位置局部地形成含有高浓度的氧的高浓度氧区域之后，通过电子束照射使寿命降低来形成上述空位-氧复合缺陷区域。
另外，本发明的半导体装置的制造方法是具备第一导电型的半导体基板；第一导电型的漂移层，其形成上述半导体基板的第一主面侧；第二导电型阳极层，其沿着上述漂移层选择性地形成，且电阻比上述漂移层低；第一导电型的阴极层，其形成于上述半导体基板的第二主面侧的表面层，且与上述漂移层接触；以及空位-氧复合缺陷区域，其由空位与氧的复合缺陷形成的半导体装置的制造方法。上述空位-氧复合缺陷区域从上述阴极层与上述漂移层的边界面起朝向上述半导体基板的第一主面的方向的深度为R，将上述半导体基板的电阻率记为ρ，将从上述阳极层与上述漂移层的pn结到上述阴极层的厚度记为t，由施加上述pn结的反向偏置电压V表示的从上述pn结扩展到上述漂移层内的耗尽层的宽度W为从而上述空位-氧复合缺陷区域被设置于由0＜R≤t-W表示的深度。本发明的半导体装置的制造方法的特征在于，在通过氧的离子注入在预定的位置局部地形成包含高浓度的氧的高浓度氧区域之后，通过进行重金属扩散使寿命降低来形成上述空位-氧复合缺陷区域。
发明效果
根据本发明的半导体装置及半导体装置的制造方法，起到能够廉价且以简单的工艺获得兼顾开关损耗的降低与软恢复特性的效果。
附图说明
图1是本发明的实施方式1的二极管的主要部分截面图。
图2是表示本发明的实施方式1的二极管的活性部中的层结构和特性分布的说明图。
图3是表示通过本发明的实施方式1的制造方法制造的二极管的反向恢复特性的说明图。
图4是表示本发明的实施方式1的二极管的制造流程的截面图。
图5是表示现有的二极管的层结构和寿命控制区域的半导体基板的主要部分截面图。
图6是通常的IGBT和二极管的斩波电路图。
图7是表示通常的二极管的开关时的电压电流的随时间变化的反向恢复电压电流波形图。
图8是表示通过电子束照射对半导体基板进行了相同的寿命控制的二极管的反向恢复特性的图。
图9是表示比较例二极管的反向恢复特性的说明图。
符号说明
1：n型漂移层
2：阳极
3：阴极
4：p型阳极层
5：n型阴极层
6：pn结
6a：边缘终端
7：保护环
8：氧化膜
9：活性部
10：边缘终端部
11：空位-氧复合缺陷区域
12：电子束照射
15：耗尽层
20：二极管
30：场板
50：半导体基板
50a：正面
50b：背面
52：磨削面
53：离子注入
54：高浓度氧区域
55：空位形成区域
56：氧通过区域
具体实施方式
以下，参照附图详细说明本发明的半导体装置及半导体装置的制造方法的优选的实施方式。在以下的实施方式(说明书和附图)中，在前缀有n或p的层和区域中，分别表示电子或空位为多数载流子。另外，标记于n或p的+表示杂质浓度相对较高，标记于n或p的-表示杂质浓度相对较高或较低。
应予说明，在以下的实施方式的说明和附图中，对同样的结构标记相同的符号，并省略重复的说明。另外，为了容易观察或理解，实施方式中说明的附图没有以正确的尺寸、尺寸比描绘。此外，只要不超出本发明的主旨，本发明就不限于以下说明的实施例的记载。
(实施方式1)
首先，对作为本发明的实施方式1的半导体装置的二极管的构成进行说明。图1是本发明的实施方式1的二极管的主要部分截面图。在图1中，本发明的实施方式1的二极管20是垂直型功率二极管，具有pin结构。在图1中，示出例如耐压等级为1200V的二极管20。
如图1的主要部分截面图所示，二极管20具备高电阻的n型漂移层1。在实施方式1中，利用n型漂移层1能够形成本发明的第一导电型的漂移层。n型漂移层1通过半导体基板(参照图4中的符号50)形成。半导体基板可以使用硅(Si)。在二极管20中，可以使用碳化硅(SiC)、氮化镓(GaN)、氧化镓(Ga2O3)、金刚石(C)等代替硅作为半导体基板。
二极管20具备设置于n型漂移层1的上表面(第一主面、正面)的阳极2。阳极2与选择性地形成于n型漂移层1的上表面侧的中心部的p型阳极层4进行欧姆接触。在实施方式1中，利用p型阳极层4能够形成本发明的第二导电型阳极层。在p型阳极层4与n型漂移层1之间的界面形成有pn结6。
另外，二极管20具备设置于n型漂移层1的下表面(第二主面、背面)的阴极3。阴极3与形成于下表面侧的整个面的n型阴极层5进行欧姆接触。n型阴极层5形成于n型漂移层1的下表面侧的表面层，与n型漂移层1接触。在实施方式1中，利用n型阴极层5能够形成本发明的第一导电型的阴极层。
在位于n型漂移层1的上表面侧且包围阳极层4的外周，配置有边缘终端部10。边缘终端部10是具有绝缘膜8的区域，所述绝缘膜8用于对pn结6的边缘终端6a的表面和其外周侧的高电场的半导体基板(n型漂移层1)的表面进行绝缘保护。边缘终端部10具有环状的作为p型层的保护环7，具有在施加反向电压时，缓和在包围pn结6的基板的外周表面产生的高电场的功能。保护环7可以具有场板30。场板30是导电性的膜，由多晶硅或铝等金属膜构成。
在n型漂移层1的下表面侧，形成有与周边相比少数载流子的寿命得到了降低的空位-氧复合缺陷区域11。空位-氧复合缺陷区域11在半导体基板(n型漂移层1)中，形成在相对于n型阴极层5与n型漂移层1之间的边界面位于半导体基板(n型漂移层1)的上表面侧距离该边界面的深度为R的位置。
空位-氧复合缺陷区域11如后所述，是形成有氧与空位的复合缺陷的区域，所述氧是通过离子注入而局部地导入到n型漂移层1的特定的深度的，所述空位是通过电子束照射而导入到整个n型漂移层1的。导入到n型漂移层1的氧和空位通过热处理成为复合的缺陷，成为空位-氧缺陷(Vacancy-Oxygen defect，VO缺陷，以下记为VO)，或者双空位缺陷(divacancy，VV缺陷，以下记为VV)的复合体。VO、VV分别具有载流子的再结合中心的功能，具有降低载流子的寿命的效果。二极管20具有与上述的现有的垂直型功率二极管100同样的构成，对于其制法，可以利用与以往相同的制造方法。
(空位-氧复合缺陷区域11的层结构和特性分布)
接下来，对二极管20所特有的空位-氧复合缺陷区域11的层结构和特性分布进行说明。图2是表示本发明的实施方式1的二极管20的活性部9中的层结构和特性分布的说明图。在图2的(a)中，示出二极管20的活性部9中的层结构的主要部分截面图。
在图2的(a)中，符号d表示从空位-氧复合缺陷区域11的pn结6起算的深度。另外，在图2的(a)中，符号15表示扩展到n型漂移层1内的耗尽层。另外，在图2的(a)中，符号W表示通过向二极管20施加电源电压Vcc的电压而使得阴极-阳极间电压Vka成为Vcc时的扩展到n型漂移层1内的耗尽层15的深度方向的厚度。另外，在图2的(a)中，符号t表示n型漂移层1的深度方向的厚度。n型漂移层1的深度方向的厚度t是从pn结6到n型阴极层5的距离。在朝向n型阴极层5的方向上在朝向n型阴极层5的方向上，从pn结6到空位-氧复合缺陷区域11的距离大于耗尽层15的厚度W。
在图2的(b)中，示出如图2的(a)的截面所示，在预定的位置截断二极管20时的寿命分布。在图2的(b)中，横轴的寿命的值是对数坐标，与纵轴的深度方向X交叉的点不是寿命值为零的点。
特别是，如果将未实施寿命控制时的二极管的寿命记为τ0，则τ0的值为10μs～100μs的程度。τ0的值例如可以为20μs。与此相对地，如果通过电子束照射等向整个半导体基板导入以空位为主体的点缺陷，则寿命变为相对于τ0得到了降低的值τ1。为了获得二极管的预定的特性，该τ1通过例如电子束的照射量、用于进行结晶性恢复的退火处理温度等，被适当地控制在0.01μs～5μs的程度。
在该实施方式1中，由于进一步在预定的深度形成空位-氧复合缺陷区域11，所以空位-氧复合缺陷区域11的形成位置的寿命局部地降低到τ2的值。τ2的值为0.001μs～0.1μs的程度。应予说明，在高浓度地掺杂有掺杂剂的p型阳极层4与n型阴极层5中，寿命相对于τ0降低。
在图2的(c)中，示出如图2的(a)的截面所示，在预定的位置截断二极管20时的缺陷浓度分布。在图2的(c)中，横轴的浓度是对数坐标，与纵轴的深度方向X交叉的点不是浓度为零的点。如图2的(c)所示，在二极管20中，通过后述的方法导入到半导体基板的氧(O)在预定的深度局部地增加。
另一方面，在二极管20中，由通过电子束照射导入的空位产生的VV缺陷分布在半导体基板的整个深度方向。通过热处理等，形成由空位与氧产生的VO缺陷，成为局部VO缺陷的浓度增加的分布。另外，VV缺陷在导入了氧的位置(深度d)浓度也增加。这样，空位-氧复合缺陷区域11是VV缺陷与VO缺陷的复合缺陷区域。
应予说明，空位-氧复合缺陷区域11中的VV、VO、O的浓度关系不限于图2的(c)中示出的关系。空位-氧复合缺陷区域11中的VV、VO、O的相对的浓度关系因形成条件而变化。例如，VV缺陷可以为比VO缺陷高的浓度。另外，可以是VO缺陷成为施主，n型漂移层1的掺杂浓度局部地增加。此时，因VO缺陷的施主而引起局部掺杂浓度增加的位置可以作为n型场终止层。该n型场终止层具有抑制耗尽层的扩展的效果。
本发明的空位-氧复合缺陷区域11在其形成位置进一步具有特征。如果将二极管20的n型半导体基板的电阻率记为ρ，将pn结6的反向偏置电压记为V，将从由与n型半导体基板处于相同状态的基板构成的n型漂移层1的pn结6起算的厚度记为t，将从空位-氧复合缺陷区域11的pn结6起算的深度记为d时，从n型阴极层5到空位-氧复合缺陷区域11的长度R为R＝t-d。
当由表示从pn结6扩展到n型漂移层1内的耗尽层15的宽度W时，W、d、t的关系由W≤d＜t表示。从n型阴极层5到空位-氧复合缺陷区域11的长度R由0＜R≤t-W表示。通过以该从n型阴极层5起算的深度R的位置为中心来设置空位-氧复合缺陷区域11，从而能够形成充分降低开关损耗，并获得软恢复特性的二极管20。
应予说明，空位-氧复合缺陷区域11典型的是如图2所示，在半导体基板的深度方向具有宽度D的区域。该宽度D如后所述，可以是空位-氧复合缺陷区域11中氧浓度的分布宽度，如果氧浓度为高斯分布等，也可以是半峰值全宽度(Full Width Half Maximum，FWHM)。
如果像专利文献1中记载的现有的寿命控制那样，仅通过反向恢复电流的峰值Irp的降低来实现开关损耗的降低，虽然能够实现软恢复化，但难以获得充分的开关损耗的降低。本发明因此进行了进一步改良，考虑到在减小反向恢复电流的峰值Irp的同时，还需要适当地控制所注入的空穴的寿命(寿命)。
如上述的图8中所说明，如果对正向电流Ia×反向电压Vak的波形进行时间积分来进行比较，时间宽度宽的峰的时间积分的面积是时间宽度窄的峰的时间积分的面积的2倍以上。即，开关损耗的降低不仅与Irp的降低相关，如果稍微增大(加快)上述的图7所示的B区域中的反向电流减少速度dIr/dt，则能够进一步降低开关损耗。
由此，为了增大(加快)上述的图7所示的B区域的反向电流减少速度dIr/dt，可以减少开关时的B区域的残留空穴。另一方面，如果过度减少B区域的残留空穴，则工作电阻(正向电压Vf)可能变大。因此，在二极管20中，以仅缩短二极管的额定电压下的位于最大的耗尽层宽度的外侧的残留空穴的寿命，减少残留空穴的方式进行调节。由此，二极管20起到充分降低开关损耗，并获得软恢复特性，正向电压(Vf)也不易增大的效果。
(二极管20的制造方法)
接下来，作为本发明的半导体装置的制造方法，对实施方式1的二极管20的制造方法进行说明。图4是表示本发明的实施方式1的二极管20的制造流程的截面图。在实施方式1中，将二极管20的额定电压设为1200V，但不限于该额定电压。以下，根据工序的顺序说明制造方法。
首先，如图4的(a)所示，准备硅制的半导体基板50。半导体基板50例如使用厚度为130μm、电阻率为55Ωcm的利用FZ(Floating Zone：浮区)法制造的n型的Si半导体基板。半导体基板50形成n型漂移层1。半导体基板50不限于利用FZ法制造，还可以利用CZ(Czochralski：提拉)法、MCZ(磁场应用型提拉)法制造。在实施方式1中，利用半导体基板50，能够形成本发明的第一导电型的半导体基板。
对于8英寸以上的口径的半导体基板，MCZ法能够容易且浓度分布精度良好地制造，因此有利。特别是，通过CZ法、MCZ法制造的半导体基板与通过FZ法制造的半导体基板相比，含氧较多。通过FZ法制造的半导体基板的平均氧浓度为1×1015/cm3以下，而通过CZ法、MCZ法制造的半导体基板的平均氧浓度为1×1016/cm3以上。特别是，在通过MCZ法制造的半导体基板中，平均氧浓度为1×1017/cm3以上。因此，容易形成本发明的实施方式1的二极管20中的空位-氧复合缺陷区域11。
接下来，如图4的(b)所示，在半导体基板50的正面50a形成p型阳极层和边缘终端部10。通过热氧化或堆积法在边缘终端部10的表面形成具有绝缘膜的功能的氧化膜8。此外，形成与p型阳极层4接触的阳极2，表面钝化膜等，完成表面结构。
接着，如图4的(c)所示，使半导体基板50的厚度变薄。对于半导体基板50，从半导体基板50的背面50b起，通过背面研磨进行的磨削、背面蚀刻或这些的组合等方法，使厚度变薄。由此，半导体基板50从减薄之前的背面50b起，沿着图4的(c)中箭头51所示的方向被减薄到由符号52表示的磨削面。
接下来，如图4的(d)所示，形成高浓度氧区域54。高浓度氧区域54例如通过从半导体基板50的磨削面52起，如符号53所示，向半导体基板50的内部进行氧的离子注入而导入，从而形成。
接着，如图4的(e)所示，在整个半导体基板50形成空位形成区域55。空位形成区域55例如可以通过从半导体基板50的正面进行电子束照射12而形成。电子束照射12也可以从半导体基板50的背面进行。
接下来，如图4的(f)所示，形成空位-氧复合缺陷区域11。空位-氧复合缺陷区域11例如通过在300～400℃的范围的预定温度对半导体基板50进行热处理(退火)而形成。此时，图4的(f)所示的氧通过区域56与氧没有通过的n型漂移层1相比，氧浓度可能更大，与n型漂移层1相比，VO缺陷可能稍微变高。
在图4的(f)所示的工序中，还形成浓度比n型漂移层1高的n型阴极层5。浓度比n型漂移层1高的n型阴极层5例如通过离子注入向磨削面52导入磷等n型掺杂剂，利用激光退火等进行电活化而形成。
最后，如图4的(g)所示，在磨削面52形成阴极3。阴极3以与磨削面52的n型阴极层5接触的方式形成。
额定耐压1200V的二极管20例如在电源电压600V的电力变换装置中使用。因此，如果设电阻率ρ＝55Ωcm，V＝600V，则从p型阳极层4底部扩展到n型漂移层1内的耗尽层15的宽度W基于式而成为如果将从pn结6的面起算的n型漂移层1的厚度记为t，空位-氧复合缺陷区域11的深度记为d，则形成有空位-氧复合缺陷区域11的深度由W≤d＜t表示。
如果将其应用于本发明的实施方式1的二极管20，则设有空位-氧复合缺陷区域11的深度为从p型阳极层4底部(pn结6)起算为98μm以上且130μm以内的范围。在图2所示的二极管20中，在从p型阳极层4的底部(pn结6)起算为110μm的深度，通过宽度5μm的氧的离子注入形成具有4×1017cm3的氧浓度的空位-氧复合缺陷区域11。
氧从磨削面52的注入深度为20μm(130μm～110μm)，因此进行氧的离子注入时的加速能量约为30MeV。这样的加速能量可以通过直线加速器、回旋加速器等得到。此时，深度方向(注入方向)的FWHM为0.7μm。然而，由于热处理使氧稍微扩散，所以氧的分布宽度约为1.0μm。因此，空位-氧复合缺陷区域11的宽度D约为1.0μm～2.0μm。
应予说明，通过氧的离子注入，从而氧从半导体基板的背面通过的n型阴极层5、n型漂移层1和空位-氧复合缺陷区域11对晶格缺陷导入损伤，因此认为空位-氧复合缺陷区域11的宽度D可以进一步扩展，约为2.0μm～10μm。
另外，离子注入的氧的剂量例如可以为1×1011/cm2～1×1014/cm2。此时，位于从n型阴极层5起算的深度R的空位-氧复合缺陷区域11的最大氧浓度可以为1×1016/cm2～1×1019/cm2。另外，VO缺陷的浓度可以为与氧浓度相同的程度，或者因为与空位结合，所以比氧浓度低，例如可以为1×1014/cm2～1×1017/cm2。此外，空位-氧复合缺陷区域11的VV缺陷的浓度例如可以为1×1014/cm2～1×1017/cm2。另外，空位-氧复合缺陷区域11的VV缺陷的浓度可以比VO缺陷的浓度低，也可以比VO缺陷的浓度高。
在图4所示的工序中省略了说明，但在二极管20中，p型的保护环7通过如下方法形成：将未图示的氧化膜作为掩模，在加速电压50kV的条件下进行剂量1.3×1013cm-2的硼的离子注入和驱动扩散。另外，在二极管20中，通过如下方法形成p阳极层4：将未图示的氧化膜作为掩模，在加速电压为50kV的条件下进行剂量1×1013cm-2的硼的离子注入和驱动扩散。该p阳极层4和p保护环7的深度分别为约3μm、4μm。
另外，在p型阳极层4与n型漂移层1之间的边界形成有pn结6。在与Si半导体基板表面相交的pn结的边缘终端6a的外侧，以包围p型阳极层4的方式，隔开预定的间隔而设置多个p型的保护环7。在pn结的边缘终端6a与保护环7之间，以及保护环彼此之间的表面覆盖有氧化膜8。
其后，为了调整寿命，实施电子束照射12和热处理。电子束照射量在加速电压为4.2MeV时为60kGy，在360℃进行用于缓和结晶缺陷的热处理1小时。应予说明，电子束照射的加速电压可以为1MeV～8MeV的程度，电子束照射量可以为20kGy～600kGy的程度。n型阴极层5通过如下方法形成：以1×1015cm2的剂量从背面进行磷的离子注入，之后使其扩散到0.5μm的深度。
用Al-Si膜，通过真空蒸镀形成阳极2，用Ti、Ni和Au，通过真空蒸镀形成阴极3。虽未图示，但优选设置经由氧化膜8的开口部与保护环7的各表面接触的场板30，所述场板30与阳极膜同时形成。空位-氧复合缺陷区域11以外的区域和层、电极膜等可以通过上述的说明以外的其它公知技术适当形成。
图3是表示通过本发明的实施方式1的制造方法制造的二极管20的反向恢复特性的说明图。图9是表示比较例二极管的反向恢复特性的说明图。对于比较例二极管，为了与二极管20进行比较，在p型阳极层4的下方5μm的位置形成高浓度氧区域，通过电子束照射12，作为空位-氧复合缺陷区域形成。
比较用二极管的其它制造条件与二极管20相同。如图3和图9所示，比较例二极管的开关损耗为42mJ，与此相对地，二极管20的开关损耗为26mJ。在二极管20和比较例二极管中，尖峰状的浪涌电压都被抑制，且能够获得软恢复特性，但在二极管20中，与比较例的二极管相比，可知开关损耗进一步降低。此外，在二极管20中，也确认没有正向电压降(Vf)这种不良情况的发生。
(实施方式2)
接下来，对本发明的实施方式2的二极管进行说明。本发明的实施方式2的二极管以利用铂的热扩散代替利用电子束照射来形成上述的实施方式1所记载的二极管20中的空位-氧复合缺陷区域11的方式制造。铂的热扩散工序之前可以与上述的实施方式1相同。
在进行实施方式2的二极管的制造时，在半导体基板50的背面形成n型阴极层5之前涂布含有1重量％的铂的膏状物，在1000℃下进行3小时的热处理，从而将铂热扩散到半导体基板50。通过该热扩散，从而从半导体基板50的背面扩散25μm左右的铂，由于在从背面起算20μm左右的位置形成的高浓度氧区域形成结晶缺陷，所以能够形成空位-氧复合缺陷区域11。
通过实施方式2所示的方法制造的具备空位-氧复合缺陷区域11的二极管20的开关损耗为28mJ，也能够显示软恢复特性。另外，确认了在通过实施方式2所示的方法制造的二极管中，没有发生正向电压降(Vf)这种不良情况。
如以上所说明，根据实施方式1、实施方式2中记载的二极管20，能够在不增大工作电阻的情况下，廉价且以简单的工艺得到兼顾了开关损耗的降低与软恢复特性的二极管20。
产业上的可利用性
如上所述，本发明的半导体装置及半导体装置的制造方法在用于电力变换装置等的电力用的二极管和内置电力用二极管的半导体装置及半导体装置的制造方法中有用，特别是，适于高电压-大电流的电力变换装置等中使用的电力用的二极管和内置电力用二极管的半导体装置及半导体装置的制造方法。

Claims (7)

1.一种半导体装置，其特征在于，具备：
第一导电型的半导体基板；
第一导电型的漂移层，其形成于所述半导体基板的第一主面侧；
第二导电型阳极层，其沿着所述漂移层选择性地形成，且电阻比所述漂移层低；
第一导电型的阴极层，其形成于所述半导体基板的第二主面侧的表面层，且与所述漂移层接触；以及
空位-氧复合缺陷区域，其由空位与氧的复合缺陷形成，
所述空位-氧复合缺陷区域从所述阴极层与所述漂移层之间的边界面起朝向所述半导体基板的第一主面的方向的深度为R，
将所述半导体基板的电阻率记为ρ，将从所述阳极层与所述漂移层的pn结到所述阴极层的厚度记为t，以施加于所述pn结的反向偏置电压V表示的从所述pn结扩展到所述漂移层内的耗尽层的宽度W为0.54×√(ρ×V)，所述空位-氧复合缺陷区域被设置于由0＜R≤t-W表示的深度。
2.根据权利要求1所述的半导体装置，其特征在于，所述空位-氧复合缺陷区域由VV缺陷与VO缺陷的复合缺陷形成。
3.根据权利要求1所述的半导体装置，其特征在于，所述空位-氧复合缺陷区域具备使重金属扩散到所述空位-氧复合缺陷区域而形成的作为再结合中心起作用的复合缺陷。
4.根据权利要求3所述的半导体装置，其特征在于，所述重金属扩散为铂扩散。
5.根据权利要求1～4中任一项所述的半导体装置，其特征在于，在所述第一导电型半导体基板的一个主面选择性地具有电阻比所述半导体基板低的第二导电型区域的设备为二极管或包括二极管的半导体装置。
6.一种半导体装置的制造方法，其特征在于，所述半导体装置具备：
第一导电型的半导体基板；
第一导电型的漂移层，其形成于所述半导体基板的第一主面侧；
第二导电型阳极层，其沿着所述漂移层选择性地形成，电阻比所述漂移层低；
第一导电型的阴极层，其形成于所述半导体基板的第二主面侧的表面层，且与所述漂移层接触；
空位-氧复合缺陷区域，其由空位与氧的复合缺陷形成，
所述空位-氧复合缺陷区域从所述阴极层与所述漂移层之间的边界面朝向所述半导体基板的第一主面的方向的深度为R，
将所述半导体基板的电阻率记为ρ，将所述阳极层与所述漂移层的pn结到所述阴极层的厚度记为t，由施加于所述pn结的反向偏置电压V表示的从所述pn结扩展到所述漂移层内的耗尽层的宽度W为0.54×√(ρ×V)，所述空位-氧复合缺陷区域被设置于由0＜R≤t-W表示的深度，
所述半导体装置的制造方法在通过氧的离子注入而在预定的位置局部地形成含有高浓度的氧的高浓度氧区域之后，通过电子束照射使少数载流子的寿命降低来形成所述空位-氧复合缺陷区域。
7.一种半导体装置的制造方法，其特征在于，所述半导体装置具备：
第一导电型的半导体基板；
第一导电型的漂移层，其形成于所述半导体基板的第一主面侧；
第二导电型阳极层，其沿着所述漂移层选择性地形成，且电阻比所述漂移层低；
第一导电型的阴极层，其形成于所述半导体基板的第二主面侧的表面层，且与所述漂移层接触；以及
空位-氧复合缺陷区域，其由空位与氧的复合缺陷形成，
所述空位-氧复合缺陷区域从所述阴极层与所述漂移层之间的边界面朝向所述半导体基板的第一主面的方向的深度为R，
将所述半导体基板的电阻率记为ρ，将从所述阳极层与所述漂移层的pn结到所述阴极层的厚度记为t，由施加于所述pn结的反向偏置电压V表示的从所述pn结扩展到所述漂移层内的耗尽层的宽度W为0.54×√(ρ×V)，所述空位-氧复合缺陷区域被设置为由0＜R≤t-W表示的深度，
所述半导体装置的制造方法在通过氧的离子注入在预定的位置局部地形成含有高浓度的氧的高浓度氧区域之后，通过进行重金属扩散使少数载流子的寿命降低来形成所述空位-氧复合缺陷区域。
CN201580011623.1A 2014-09-04 2015-08-13 半导体装置及半导体装置的制造方法 Active CN106062966B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014180373 2014-09-04
JP2014-180373 2014-09-04
PCT/JP2015/072917 WO2016035531A1 (ja) 2014-09-04 2015-08-13 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN106062966A CN106062966A (zh) 2016-10-26
CN106062966B true CN106062966B (zh) 2019-04-26

Family

ID=55439597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580011623.1A Active CN106062966B (zh) 2014-09-04 2015-08-13 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US9870923B2 (zh)
JP (1) JP6237915B2 (zh)
CN (1) CN106062966B (zh)
DE (1) DE112015000610T5 (zh)
WO (1) WO2016035531A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016157935A1 (ja) * 2015-04-02 2016-10-06 三菱電機株式会社 電力用半導体装置の製造方法
CN107112370B (zh) * 2015-06-30 2020-08-28 富士电机株式会社 半导体装置及其制造方法
JP6787690B2 (ja) * 2016-05-19 2020-11-18 ローム株式会社 高速ダイオード及びその製造方法
CN106449729B (zh) * 2016-08-22 2019-04-30 湖南大学 一种半导体结构以其制作方法
CN108461541A (zh) * 2017-02-17 2018-08-28 中芯国际集成电路制造(上海)有限公司 Igbt的终端结构、igbt器件及其制造方法
JP6911453B2 (ja) * 2017-03-28 2021-07-28 富士電機株式会社 半導体装置およびその製造方法
TWI607563B (zh) * 2017-04-21 2017-12-01 Maxpower Semiconductor Inc With a thin bottom emitter layer and in the trenches in the shielded area and the termination ring Incoming dopant vertical power transistors
CN108183135B (zh) * 2017-12-28 2020-10-23 重庆平伟伏特集成电路封测应用产业研究院有限公司 一种高频快恢复二极管及其制造方法
DE112018007102T5 (de) * 2018-02-16 2020-10-29 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN110197854B (zh) * 2019-06-20 2023-02-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
DE102019118803A1 (de) * 2019-07-11 2021-01-14 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
CN112652661A (zh) * 2019-10-10 2021-04-13 珠海格力电器股份有限公司 一种晶体管及其制备方法
JP2022112689A (ja) * 2021-01-22 2022-08-03 株式会社 日立パワーデバイス 半導体装置の製造方法、半導体装置、半導体モジュールおよび電力変換装置
JP2023088463A (ja) * 2021-12-15 2023-06-27 株式会社 日立パワーデバイス 半導体装置および電力変換装置
CN114122111B (zh) * 2022-01-26 2022-05-03 江苏游隼微电子有限公司 一种具有寄生二极管的mos栅控晶闸管及制备方法
CN116153969A (zh) * 2023-03-03 2023-05-23 深圳吉华微特电子有限公司 抗单粒子烧毁高压快恢复二极管及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121052A (ja) * 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2007266103A (ja) * 2006-03-27 2007-10-11 Sanken Electric Co Ltd 半導体装置の製法及び半導体装置
CN102122945A (zh) * 2009-11-04 2011-07-13 英飞凌科技股份有限公司 一种半导体器件及一种制造半导体器件的方法
CN103582936A (zh) * 2011-06-09 2014-02-12 丰田自动车株式会社 半导体装置以及半导体装置的制造方法
CN103890920A (zh) * 2011-11-15 2014-06-25 富士电机株式会社 半导体装置以及半导体装置的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3435166B2 (ja) 1997-08-14 2003-08-11 三菱電機株式会社 半導体装置
JP5104314B2 (ja) 2005-11-14 2012-12-19 富士電機株式会社 半導体装置およびその製造方法
JP2010092991A (ja) 2008-10-06 2010-04-22 Toyota Central R&D Labs Inc ダイオード

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121052A (ja) * 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2007266103A (ja) * 2006-03-27 2007-10-11 Sanken Electric Co Ltd 半導体装置の製法及び半導体装置
CN102122945A (zh) * 2009-11-04 2011-07-13 英飞凌科技股份有限公司 一种半导体器件及一种制造半导体器件的方法
CN103582936A (zh) * 2011-06-09 2014-02-12 丰田自动车株式会社 半导体装置以及半导体装置的制造方法
CN103890920A (zh) * 2011-11-15 2014-06-25 富士电机株式会社 半导体装置以及半导体装置的制造方法

Also Published As

Publication number Publication date
WO2016035531A1 (ja) 2016-03-10
JP6237915B2 (ja) 2017-11-29
DE112015000610T5 (de) 2016-11-17
US9870923B2 (en) 2018-01-16
JPWO2016035531A1 (ja) 2017-04-27
US20160365250A1 (en) 2016-12-15
CN106062966A (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
CN106062966B (zh) 半导体装置及半导体装置的制造方法
CN105874607B (zh) 半导体装置以及半导体装置的制造方法
US7728409B2 (en) Semiconductor device and method of manufacturing the same
CN103946985B (zh) 半导体装置及半导体装置的制造方法
US7538412B2 (en) Semiconductor device with a field stop zone
US10431650B2 (en) Method of manufacturing semiconductor device
CN106128946B (zh) 半导体装置及半导体装置的制造方法
CN107431087B (zh) 半导体装置及其制造方法
KR101794182B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US11152224B2 (en) Semiconductor device with field stop layer and semiconductor device manufacturing method thereof
EP3242330A1 (en) Diode and power convertor using the same
WO2016080288A1 (ja) 炭化珪素半導体装置の製造方法
JP6113298B2 (ja) 半導体装置の製造方法、および、半導体装置
CN106887385A (zh) 半导体装置的制造方法
CN109103247B (zh) 半导体装置及其制造方法
JP2008211171A (ja) バイポーラ型半導体装置、その製造方法およびツェナー電圧の制御方法
US11843048B2 (en) Method of manufacturing MOSFET having a semiconductor base substrate with a super junction structure
US9960158B2 (en) Semiconductor device
JP5872327B2 (ja) 半導体整流素子
CN107275395A (zh) 半导体装置及其制造方法
US9224876B2 (en) Fast switching diodes and methods of manufacturing those diodes
JP2011507301A (ja) ダイオード
JP2007096348A (ja) 半導体装置の製造方法
JP2007123932A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant