CN103582936A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN103582936A
CN103582936A CN201180071452.3A CN201180071452A CN103582936A CN 103582936 A CN103582936 A CN 103582936A CN 201180071452 A CN201180071452 A CN 201180071452A CN 103582936 A CN103582936 A CN 103582936A
Authority
CN
China
Prior art keywords
layer
semiconductor device
region
electrode
heavy metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180071452.3A
Other languages
English (en)
Other versions
CN103582936B (zh
Inventor
妹尾贤
山葺伦央
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN103582936A publication Critical patent/CN103582936A/zh
Application granted granted Critical
Publication of CN103582936B publication Critical patent/CN103582936B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置及半导体装置的制造方法，其能够以较高的定位精度在预定范围内形成寿命控制区。在半导体装置（1）中，在同一半导体基板上并存有IGBT元件区（J1）和二极管元件区（J2）。IGBT元件区（J1）具备第二导电型的漂移层（60）和第一导电型的体层（30）。二极管元件区（J2）具备第二导电型的漂移层（60）和第一导电型的阳极层（31）。二极管元件区（J2）的漂移层（60）中所含有的重金属（62）的密度，与IGBT元件区（J1）的漂移层（60）中所含有的重金属（62）的密度相比较高。

Description

半导体装置以及半导体装置的制造方法
技术领域
本申请涉及一种在同一半导体基板上并存有绝缘栅双极性晶体管元件区和二极管元件区的反向导通型的半导体装置。
背景技术
在日本特开2008－192737号公报中公开了一种在同一半导体基板上并存有IGBT（insulated gate bipolar transistor：绝缘栅双极性晶体管）和FWD（free wheel diode:续流二极管）的半导体装置。在该半导体装置中，通过选择性地对FWD区进行离子照射，从而仅在FWD区内形成与其他的区域相比具有较多的结晶缺陷的缺陷区。缺陷区作为能够对载流子的寿命进行控制的区域（寿命控制区）而发挥功能。
发明内容
发明所要解决的课题
由于在通过离子照射而进行的结晶缺陷的导入中，对照射离子的射程和分布的控制较为困难，因此难以高精度地进行结晶缺陷的分布控制。例如，作为选择性地对FWD区进行离子照射的方法，可列举出如下的方法，即，在晶片表面上形成照射用掩膜，并经由照射用掩膜而进行离子照射的方法，其中，所述照射用掩膜在与FWD区相对应的部分上预先形成有开口部。但是，虽然在晶片表面上形成照射用掩膜时，需要进行晶片与照射用掩膜的位置对齐，但是高精度地进行位置对齐是较为困难的。当由于无法提高结晶缺陷的分布控制的精度，而在IGBT区内形成有缺陷区时，IGBT将会高电阻化。此外，当在FWD区内未形成缺陷区时，将产生二极管的反向恢复电荷的增大。
本申请的技术是为了解决上述的问题而提出的。即，本申请提供一种能够在同一半导体基板上并存有IGBT元件区和二极管元件区的半导体装置中，更高精度地进行寿命控制区的位置控制的技术。
用于解决课题的方法
本申请所公开的半导体装置为，在同一半导体基板上并存有IGBT元件区和二极管元件区的半导体装置。IGBT元件区具备第二导电型的漂移层和第一导电型的体层。二极管元件区具备第二导电型的漂移层和第一导电型的阳极层。二极管元件区的漂移层中所含有的重金属的密度与IGBT元件区的漂移层中所含有的重金属的密度相比较高。
本申请所涉及的半导体装置中，二极管元件区的漂移层中所含有的重金属的密度与IGBT元件区的漂移层中所含有的重金属的密度相比较高。而且，漂移层中所含有的重金属具有缩短载流子的寿命的效果。由此，能够在二极管元件区内形成对载流子的寿命进行控制的寿命控制区。而且，重金属的分布控制能够仅根据温度和物理常数来实施。因此，与利用由照射而进行结晶缺陷的导入的情况相比，能够更高精度地实施寿命抑制物（life killer）的分布控制。
此外，本申请所公开的半导体装置可以采用如下结构，即，在IGBT元件区中，依次层叠有第一导电型的集电层、第二导电型的漂移层和第一导电型的体层。也可以采用如下结构，即，形成有第一沟槽电极，所述第一沟槽电极从体层的表面起贯穿体层并突出到漂移层内，且被绝缘膜包围。也可以采用如下结构，即，在如下的范围内形成有第二导电型的发射区，所述范围为，经由该绝缘膜而与第一沟槽电极相接且与半导体基板的表面相对的范围，该发射区通过体层而与漂移层隔开。也可以采用如下结构，即，在二极管元件区中，依次层叠有第二导电型的阴极层、第二导电型的漂移层和第一导电型的阳极层。也可以采用如下结构，即，形成有第二沟槽电极，所述第二沟槽电极从阳极层的表面起贯穿阳极层并突出到漂移层内，且被绝缘膜包围。也可以采用如下结构，即，在对形成有第一沟槽电极的开口部的体层的表面、以及形成有第二沟槽电极的开口部的阳极层的表面进行观测时，二极管元件区的每单位面积的、形成第二沟槽电极的开口部的开口部边界线的合计长度，与IGBT元件区的每单位面积的、形成第一沟槽电极的开口部的开口部边界线的合计长度相比较长。
当半导体装置被加热时，将在沟槽整体上产生应力，从而将在沟槽周围的半导体区内形成微小的结晶缺陷。该种情况下，应力以沟槽与半导体区之间的边界面为起点而产生。在本申请所公开的半导体装置中，被形成在二极管元件区的每单位面积内的第二沟槽电极的开口部边界线的合计长度，与被形成在IGB元件区的每单位面积内的第一沟槽电极的开口部边界线的合计长度相比较长。因此，由于与IGBT元件区相比，在二极管元件区中，沟槽与半导体区之间的边界面的存在密度较高，因此更高密度地产生结晶缺陷。即，二极管元件区内的漂移层的结晶缺陷数量与IGBT元件区内的漂移层的结晶缺陷数量相比较多。而且，结晶缺陷吸收（Gettering）（捕获、固定）重金属。因此，与IGBT元件区相比，二极管元件区能够更高密度地吸收重金属。由此，由于与IGBT元件区相比，二极管元件区更能够缩短载流子的寿命，因此能够降低二极管元件区中的恢复损失。
此外，本申请所公开的半导体装置可以采用如下结构，即，还具备含有重金属的电极，二极管区内的半导体层的至少一部分与电极相接触。通过含有重金属的电极与半导体层相接触，从而能够向二极管区内的半导体层导入重金属。由于在该方法中，与通过离子照射而导入结晶缺陷从而形成寿命控制区的情况相比，无需实施离子照射等工序，因此能够使形成寿命控制区的工序简化。
此外，在本申请所公开的半导体装置中，可以采用如下结构，即，第一距离大于等于电极所含有的重金属的扩散距离，其中，所述第一距离为，含有重金属的电极和二极管元件区内的半导体层相接触的接触区域、与IGBT元件区内的发射区之间的距离。重金属以电极与半导体层的接触区域为起点，而以大致同心圆状的方式进行扩散。此外，重金属的扩散距离取决于温度和物理常数。由于在本申请所公开的半导体装置中，IGBT元件区内的发射区与接触区域之间的第一距离大于等于扩散距离，因此，能够防止重金属扩散至发射区。因此，能够防止由于在发射区附近存在重金属而导致IGBT的通态电阻增加的情况。
此外，在本申请所公开的半导体装置中，可以采用如下结构，即，第一距离大于等于第二距离，其中，所述第二距离为，通过二极管元件区的阴极层的厚度与漂移层的厚度之和而确定的距离。由此，由于能够切实地防止重金属扩散至发射区，因此能够防止IGBT的通态电阻增加的情况。
此外，在本申请所公开的半导体装置中，可以采用如下结构，即，二极管区内的半导体层和含有重金属的电极经由具有对重金属进行扩散的性质的中间层而相接触，中间层的厚度被设定为，小于电极中所含有的重金属的扩散距离。作为中间层的示例可列举出硅氧化膜等。由此，即使在存在有中间层的情况下，也能够通过电极形成后的热工序，而使重金属穿过中间层。因此，能够使重金属向半导体层内充分扩散。
此外，本申请所公开的半导体装置的制造方法为，在同一半导体基板上并存有IGBT元件区和二极管元件区的半导体装置的制造方法。所述半导体装置的制造方法包括：接触工序，使晶片与含有重金属的晶片保持台接触；加热工序，在接触工序之后对晶片进行加热。由此，通过使晶片保持台与晶片的背面相接触，从而能够向半导体层导入重金属。由于在该制造方法中，与通过离子照射而导入结晶缺陷从而形成寿命控制区的情况相比，无需实施离子照射等工序，因此能够使形成寿命控制区的工序简化。
此外，本申请所公开的半导体装置的制造方法，可以采用如下方式，即，还包括：第一形成工序，在IGBT元件区内形成第一沟槽电极；第二形成工序，在二极管元件区内形成第二沟槽电极。也可以采用如下方式，即，在从表面对被实施了第一形成工序和第二形成工序的晶片进行观测时，二极管元件区的每单位面积的、形成第二沟槽电极的开口部的开口部边界线的合计长度，与IGBT元件区的每单位面积的、形成第一沟槽电极的开口部的开口部边界线的合计长度相比较长。也可以采用如下方式，即，第一形成工序和第二形成工序在加热工序之前实施。通过加热工序，从晶片背面被导入的重金属将在半导体层内扩散。此外，由于与IGBT元件区相比，在二极管元件区中，沟槽与半导体区之间的边界面的存在密度较高，因此更高密度地产生结晶缺陷。因此，与IGBT元件区相比，二极管元件区能够更高密度地吸收重金属。由此，由于与IGBT元件区相比，二极管元件区更能够缩短载流子的寿命，因此能够降低二极管元件区中的恢复损失。
此外，本申请所公开的半导体装置的制造方法可以采用如下方式，即，还具备对晶片的背面进行研磨的研磨工序。研磨工序也可以在接触工序之前实施。通过在接触工序之前实施研磨工序，从而即使在晶片背面上形成有用于捕获杂质的吸收层等的情况下，也能够在通过研磨而去除了吸收层的状态下导入重金属。因此能够使重金属向半导体层内充分地扩散。
发明效果
根据本申请所公开的半导体装置的制造方法，能够在使寿命控制区形成在预定范围内的半导体装置的制造方法中，以较高的定位精度来形成寿命控制区。
附图说明
图1为半导体装置1的俯视图。
图2为半导体装置1的局部剖视图。
图3为半导体装置1a的局部剖视图。
图4为半导体装置1b的局部剖视图。
图5为半导体装置1c的局部剖视图。
图6为对半导体装置1的制造工序进行说明的图。
图7为半导体装置1的局部剖视图。
图8为半导体装置1的局部剖视图。
图9为半导体装置1d的局部剖视图。
图10为半导体装置1e的局部剖视图。
图11为半导体装置1f的俯视图。
图12为半导体装置1g的俯视图。
图13为半导体装置1h的俯视图。
图14为半导体装置1i的俯视图。
图15为半导体装置1j的局部剖视图。
图16为半导体装置1k的局部剖视图。
图17为半导体装置1m的局部剖视图。
图18为半导体装置1n的局部剖视图。
图19为半导体装置1p的俯视图。
图20为半导体装置1r的俯视图。
具体实施方式
对以下所说明的实施例的主要特征进行列举。
（特征1）含有重金属的电极与二极管元件区内的阳极层的一部分相接触。
（特征2）含有重金属的电极与二极管元件区内的阴极区的一部分相接触。
（特征3）与第一沟槽电极的深度相比，第二沟槽电极的深度被设定得较深。
（特征4）IGBT元件区具备平面型的电极。
（特征5）晶片保持台为输送台。
（特征6）重金属可以使用金、铂、银、铜、铬、镉、汞、锌、砷、锰、钴、镍、钼、钨等。
实施例1
图1为，实施例1所涉及的半导体装置1的俯视图。半导体装置1为，在同一半导体基板上并存有IGBT（insulated gate bipolar transistor：绝缘栅双极性晶体管）和二极管的、反向导通型的半导体装置。另外，在图1中，为了便于观察，省略了沟槽上的绝缘膜和电极的图示。如图1所示，半导体装置1是利用具有外周104的半导体基板102而被制造的。半导体基板102被划分为，设置有IGBT元件区J1和二极管元件区J2的元件区域、和包围该元件区域的终端区域107。
在此，对元件区域以及终端区域107的定义进行说明。元件区域为，在半导体基板102的表面上形成有用于对IGBT元件区J1或二极管元件区J2进行驱动的电极的区域。作为这种电极的一示例，可列举出第一电极5和第二电极6（参照图2）。另一方面，终端区域107为，未形成有用于对IGBT元件区J1或二极管元件区J2进行驱动的电极的区域。在图1的半导体装置1中，在被虚线包围的区域内（IGBT元件区J1以及二极管元件区J2）形成有电极（未图示）。另一方面，在被虚线包围的区域外（终端区域107）未形成有电极。另外，有时在半导体基板102的表面上会存在形成有被浮置的电极的区域。由于这些区域不是用于对IGBT元件区J1或二极管元件区J2进行驱动的电极，因此不属于元件区域。此外，虽然存在如下情况，即，在元件区域和终端区域107之间的边界上形成有沟槽的情况、或形成有与其他区域相比杂质浓度较高的区域的情况，但这些区域也不属于元件区域。
在IGBT元件区J1内以在图1的上下方向上延伸的方式形成有两个第一沟槽41。此外，在二极管元件区J2内以在图1的上下方向上延伸的方式形成有三个第二沟槽42。如图1所示，第一沟槽41以及第二沟槽42的开口部呈矩形的闭环形状。
在此，将IGBT元件区J1的每单位面积的、形成第一沟槽41的开口部的开口部边界线的合计长度定义为长度L1。此外，将二极管元件区J2的每单位面积的、形成第二沟槽42的开口部的开口部边界线的合计长度定义为长度L2。如图1所示，IGBT元件区J1的面积与二极管元件区J2的面积大致相同。此外，在IGBT元件区J1内存在两个第一沟槽41，而在二极管元件区J2内存在三个第二沟槽42。此外，如图1所示，第一沟槽41的开口部的面积与第二沟槽42的开口部的面积大致相同。因此，成为长度L2长于长度L1的状态。换言之，成为与IGBT元件区J1相比，二极管元件区J2更高密度地形成有沟槽的情况。
另外，单元区域内所含有的IGBT元件区J1和二极管元件区J2的个数并不限定于本实施方式的说明示例，可以设定为任意的个数。此外，IGBT元件区J1所含有的第一沟槽41的个数和二极管元件区J2所含有的第二沟槽42的个数并不限定于本实施方式的说明示例，可以设定为任意的个数。
图2为，沿图1中的II－II线的局部剖视图。半导体装置1具备：半导体层2，其以硅为材料；背面电极3，其被形成在半导体层2的背面2b上；第一电极5；第二电极6。第一电极5被形成在半导体层2的表面2a上。此外，第一电极5中形成有沟槽7。第二电极6被形成在第一电极5的表面以及沟槽7的内部。因此，第二电极6经由接触面7a而与二极管元件区J2内的浅部2U的一部分相接触。第一电极5为不含有重金属的电极。第二电极6为含有重金属的电极。重金属为，比重在4～5以上的金属元素，可列举出，例如镍（Ni）。此外，作为第一电极5的材料的一示例，可列举出铝（Al）。
背面电极3以连续的方式在IGBT元件区J1的背面和二极管元件区J2的背面上延伸。半导体层2具备浅部2U和深部2L。深部2L具备，ｐ型的集电区80和n型的阴极区70。集电区80被形成在半导体层2的背面2b中的、IGBT元件区J1的范围内。阴极区70被形成在背面2b中的、二极管元件区J2的范围内。上文所述的背面电极3与集电区80和阴极区70共同连接。此外，深部2L具备ｎ－型的漂移层60，并且漂移层60共通地形成在集电区80和阴极区70的上部。
漂移层60中含有重金属62。重金属62在图2中由白色圆圈的符号来表示。在半导体装置1中，二极管元件区J2的漂移层60中所含有的重金属的密度与IGBT元件区J1的漂移层60中所含有的重金属的密度相比较高。由此，在二极管元件区J2的漂移层60的至少一部分区域内形成有低寿命区域61。此外，低寿命区域61延伸至相邻的第二沟槽42之间。低寿命区域61为，与漂移层60的其他区域相比，高浓度地含有重金属62的区域。而且，重金属62具有缩短载流子的寿命的效果。因此，低寿命区域61中的空穴的寿命，与处于与低寿命区域61相同深度的IGBT元件区J1内的漂移层60中的空穴的寿命相比较短。另外，重金属62无需必须均匀地分布在漂移层60内，即使在不均匀地分布的情况下也会发挥作为低寿命区域61的效果。
此外，有时在IGBT元件区J1中也会含有重金属。但是，如上文所述，由于二极管元件区J2的漂移层60中所含有的重金属的密度与IGBT元件区J1的漂移层60中所含有的重金属的密度相比较高，因此，能够忽略IGBT元件区J1内的重金属。因此，在以下的附图中，省略IGBT元件区J1中的重金属的标记（白色圆圈符号）。
半导体层2中形成有多个第一沟槽41以及第二沟槽42。各个第一沟槽41以及第二沟槽42均以图2所示的纵深方向作为其长度方向而延伸。此外，各个沟槽从半导体层2的表面2a起向半导体层2的深度方向延伸。在第一沟槽41内，以被绝缘膜14包围的状态而收容有第一沟槽电极11。在第二沟槽42内，以被绝缘膜14包围的状态收容有第二沟槽电极12。IGBT元件区J1内的浅部2U通过第一沟槽41而被划分为多个ｐ型的体层30。二极管元件区J2内的浅部2U通过第二沟槽42而被划分为多个ｐ型的阳极层31。
IGBT元件区J1内的体层30中具备ｎ＋型的发射区20。发射区20在半导体层2的表面2a的一部分上露出，且与第一沟槽41相接。因此，发射区20经由绝缘膜14而与第二沟槽电极12对置。此外，发射区20通过体层30而与漂移层60隔开。二极管元件区J2内的阳极层31在半导体层2的表面2a的一部分上露出，且与第二沟槽42相接。
形成在半导体层2的表面2a上的第一电极5以连续的方式在IGBT元件区J1的表面和二极管元件区J2的表面上延伸。在IGBT元件区J1中，第一电极5与发射区20及体层30导通。此外，在二极管元件区J2中，第一电极5与阳极层31导通。在第一沟槽电极11及第二沟槽电极12、与第一电极5之间形成有绝缘膜10，从而两者并没有电连接。第一沟槽电极11以及第二沟槽电极12在未形成有第一电极5的区域（图1的纵深方向上的任意的截面）内，与未图示的栅极配线连接。
由此，构成了作为反向导通IGBT而发挥功能的半导体装置1。半导体装置1作为如下的电路而发挥功能，所述电路为，在由IGBT元件区J1构成的IGBT的一对主电极之间（集电极和发射极之间），以反向并联的方式连接有由二极管元件区J2构成的二极管的电路。半导体装置1以对以电机为代表的电负载目的而被使用。
对结晶缺陷进行说明。在半导体装置1的制造工序中，存在加热工序。在加热工序中，在第一沟槽41以及第二沟槽42中，由于沟槽内部的材料与沟槽外部的材料之间的热膨胀率之差，而在沟槽整体上产生热应力。而且，在沟槽周围的半导体区域内形成微小的结晶缺陷。
此外，在半导体装置1中，长度L2（二极管元件区J2的每单位面积的、第二沟槽42的开口部边界线的合计长度），与长度L1（IGBT元件区J1的每单位面积的、第一沟槽41的开口部边界线的合计长度）相比较长。而且，由于上文所述的热应力以沟槽与半导体区域的边界面为起点而产生，因此开口部边界线的合计长度较长的一方，在更广泛的区域内产生热应力。因此，与IGBT元件区J1相比，二极管元件区J2更高密度地产生结晶缺陷。即，能够使二极管元件区J2内的漂移层60的结晶缺陷数量多于IGBT元件区J1内的漂移层60的结晶缺陷数量。
对重金属62的导入进行说明。第二电极6通过接触面7a而与二极管元件区J2内的浅部2U的一部分相接触。由此，能够经由接触面7a，而向二极管元件区J2内的漂移层60导入重金属62。此外，结晶缺陷具有吸收（捕获和固定）重金属62的性质。而且，由于二极管元件区J2内的漂移层60的结晶缺陷数量多于IGBT元件区J1内的漂移层60的结晶缺陷数量，因此，与IGBT元件区J1相比，二极管元件区J2更能够高密度地吸收重金属62。
对第二电极6与浅部2U之间的接触面7a的位置进行说明。将图2的接触面7a中的、IGBT元件区J1侧的端部位置定义为位置P1。此外，将IGBT元件区J1内的发射区20的、二极管元件区J2侧的端部位置定义为位置P2。将位置P1与位置P2之间的距离定义为分离距离A1。重金属62以接触面7a为起点而以大致同心圆状的方式向浅部2U以及深部2L内扩散。将此时的重金属62的扩散距离定义为扩散距离A2。
扩散距离A2通过下式（1）（阿伦尼乌斯（Arrhenius）关系式）而求出。
A2＝（D×t）1／2···式（1）
在此，t为扩散时间，D为扩散系数。此外，扩散系数D通过下式（2）而求出。
D＝D0×exp（－Ea／k×T）···式（2）
在此，D0（cm2／s）为扩散常数、Ea（eV）为活化能、d（eV／K）为玻尔兹曼（Boltzmann）常数，T（K）为绝对温度。根据式（1）以及式（2）可明确如下情况，即，重金属的扩散距离A2由形成了第二电极6之后的热经历、和物理常数来确定。
而且，在实施例1所涉及的半导体装置1中，分离距离A1被设为大于等于扩散距离A2。由此，能够防止重金属62扩散至发射区20。因此，能够防止由于在发射区20附近存在有重金属62，从而导致IGBT元件区J1的通态电阻増加的情况。
例如，考虑如下情况，即，重金属62为Ni，且形成了第二电极6之后的热经历为400℃、1小时的情况。由于在此情况下，成为重金属62扩散约40μm的计算，因此，只需将分离距离A1设为大于等于40μm左右即可。
对IGBT元件区J1以及二极管元件区J2的定义进行说明。在图3中图示了反向导通型的半导体装置1a的局部剖视图。在图3的半导体装置1a中，将同漂移层60（n型）为同一导电型的半导体区域（阴极区70）与背面电极3相接的区域定义为集电极短路区域C1。在半导体装置1a动作时，如图3中的箭头标记Y1所示，不仅从二极管元件区J2侧朝向集电极短路区域C1注入载流子，从IGBT元件区J1侧也朝向集电极短路区域C1注入载流子。即，IGBT元件区J1也作为二极管而进行动作。因此，明确地确定IGBT元件区J1与二极管元件区J2之间的边界较为困难。
因此，在本申请中，将在纵向（图2～图5等的上下方向）上观察半导体装置时，存在集电极短路区域（阴极区70）、且不存在发射区20的区域定义为二极管元件区J2。在图3的半导体装置1a中，在集电极短路区域C1的整个区域的上方侧不存在发射区20。因此，在半导体装置1a中，包含整个集电极短路区域C1的区域成为二极管元件区J2。
此外，图4中图示了半导体装置1b的局部剖视图。在半导体装置1b中，在集电极短路区域C1的一部分区域的上方侧不存在发射区20。因此，在半导体装置1b中，集电极短路区域C1的一部分区域成为二极管元件区J2。如此，本申请的技术能够应用于具备如下二极管元件区J2的半导体装置中，所述二极管元件区J2具有与集电极短路区域C1相比较窄的宽度。
此外，图5中图示了半导体装置1c的局部剖视图。在半导体装置1c中，在IGBT元件区J1内形成有虚设沟槽（dummy-trench）43。虚设沟槽43为未形成有发射区20的沟槽。在虚设沟槽43的垂直下方（图5的下侧），存在有集电区80，而不存在集电极短路区域C1。因此，虚设沟槽43不被视为二极管元件区J2。另外，虚设沟槽的方式并不限定于图5的方式。在虚设沟槽中还包括如下的沟槽，即，向沟槽电极施加悬浮电位或发射极电位以代替栅极电位的沟槽。
对半导体装置1的动作进行说明。对IGBT元件区J1成为导通状态的情况进行说明。在此情况下，在图2中，在半导体装置1的背面电极3上施加有与第一电极5相比较高的电压。此外，在第一沟槽电极11以及第二沟槽电极12上施加有阈值以上的栅极电压（栅极导通电压）。此时，在IGBT元件区J1中，经由绝缘膜14而与第二沟槽电极12对置的体层30反转为n型，从而形成n型沟道。由此，从发射区20流出的电子经由n型沟道而被注入到漂移层60。其结果为，空穴从IGBT元件区J1的集电区80朝向漂移层60而移动。在漂移层60中被注入电子和空穴从而产生电导率调制现象，由此IGBT元件区J1通过较低的导通电压而成为导通状态。而且，电流从背面电极3向第一电极5流通。
此外，对二极管元件区J2成为导通状态的情况进行说明。在该种情况下，半导体装置1的第一电极5上施加有与背面电极3相比较高的正向电压。此外，在第一沟槽电极11以及第二沟槽电极12上未施加有栅极导通电压。在此情况下，在二极管元件区J2和IGBT元件区J1的双方区域内，空穴从体层30以及阳极层31侧向漂移层60侧流出。另一方面，电子从阴极区70朝向漂移层60进行移动。其结果为，二极管元件区J2成为导通状态。而且，电流从第一电极5向背面电极3流通。
此外，对二极管元件区J2从导通状态成为非导通状态的情况进行说明。当从在第一电极5上施加有与背面电极3相比较高的正向电压的状态，使第一电极5的电压低于背面电极3的电压时，空穴将不从阳极层31侧向漂移层60侧流出。由此，二极管元件区J2成为非导通状态。当二极管元件区J2从导通状态转换为非导通状态时，被注入至漂移层60中的空穴欲要向阳极层31返回。由于该现象，因此在二极管元件区J2中，欲要流通与导通状态时成为相反方向（从背面电极3朝向第一电极5侧的方向）的恢复电流。在此，图2的半导体装置1在二极管元件区J2内的漂移层60中具备低寿命区域61。由此，在二极管元件区J2的恢复动作时，向阳极层31返回的空穴的一部分将在低寿命区域61中消失。因此，能够减少二极管元件区J2的恢复电流，从而能够减少二极管元件区J2的恢复损失。
此外，在图2的半导体装置1中，IGBT元件区J1中未形成有低寿命区域61。在IGBT元件区J1中，在IGBT元件区J1处于导通状态时存在于漂移层60中的空穴不易消失，从而积极进行电导率调制。IGBT元件区J1的导通电压与未形成低寿命区域61时同样，均是较低的。因此，根据图2的半导体装置1，能够在不使IGBT元件区J1的导通电压增大的情况下，减少恢复损失。
以下，对本申请的实施例1所涉及的半导体装置的效果进行说明。在选择性地向二极管元件区J2导入结晶缺陷时，例如，由于在利用离子照射的情况下，对照射离子的射程和分布的控制较为困难，因此难以高精度地实施结晶缺陷的分布控制。此外，由于在晶片表面上形成照射用掩膜而进行离子照射时，需要掩膜的形成工序，因此将提高制造成本。另一方面，在实施例1所涉及的半导体装置中，通过将沟槽的开口部边界线的合计长度设定为，二极管元件区J2长于IGBT元件区J1，从而能够通过二极管元件区J2而高浓度地导入结晶缺陷。而且，与对照射离子的射程和分布的控制相比，能够高精度地实施对形成沟槽时的形状等的控制。因此，能够更高精度地实施结晶缺陷的分布控制。此外，在实施例1所涉及的半导体装置中，能够使形成沟槽电极的工序、和用于导入缺陷的工序共通化。因此，由于无需另外具备形成照射用掩膜的工序等用于导入缺陷的工序，因此能够抑制制造成本。
此外，在通过离子照射而使寿命抑制物（结晶缺陷）分布时，由于与照射离子的射程和分布相关的参数较多，因此难以高精度地实施寿命抑制物的分布控制。另一方面，在实施例1所涉及的半导体装置1中，通过热扩散而使寿命抑制物（重金属）分布。于是，能够根据热经历和物理常数来实施寿命抑制物的分布控制。因此，由于所处理的参数较少，因此能够更高精度地实施寿命抑制物的分布控制。
此外，在实施例1所涉及的半导体装置中，作为寿命抑制物而使用重金属。而且，重金属与结晶缺陷相比，作为寿命抑制物的效果较强。因此，能够更有效地降低二极管元件区J2中的恢复损失。此外，重金属与在半导体中通常所使用的杂质（例：硼（B）等）相比，扩散系数较大。例如，扩散层中所使用的硼（B）等通过加热工序而以微米级进行移动。另一方面，重金属通过加热工序而以毫米级进行移动。当通过沟槽密度的控制，而通过IGBT元件区J1和二极管元件区J2中的二极管元件区J2来高密度地形成结晶缺陷时，重金属将通过二极管元件区J2而被高密度地吸收。因此，即使在IGBT元件区J1侧导入有重金属时，通过制造工序中的热量，重金属也会移动至二极管元件区J2，从而重金属被二极管元件区J2的结晶缺陷吸收。即，能够通过加热工序，而使重金属以如下方式移动，即，使二极管元件区J2的漂移层60中所含有的重金属的密度与IGBT元件区J1的漂移层60中所含有的重金属的密度相比较高的方式。因此，由于向二极管元件区J2高精度地提供低寿命区域，从而能够使二极管元件区J2低恢复化。
此外，在实施例1所涉及的半导体装置中，含有重金属的第二电极6具有如下结构，即，通过接触面7a而与二极管元件区J2的一部分相接触的结构。由此，也能够将第二电极6用作为导入重金属的部件。因此，由于无需另外具备用于导入重金属的专用的部件，因此能够抑制制造成本。
此外，一直以来，具有在二极管元件区J2中，集中于沟槽的顶端附近而形成结晶缺陷的结构。但是，沟槽的顶端为电场最高的部位之一。因此，当集中于沟槽的顶端附近而形成结晶缺陷时，将存在漏电流增大的可能、或载流子因高电场而被加速从而容易产生雪崩击穿（avalanche breakdown）的可能。另一方面，在实施例1所涉及的半导体装置中，与IGBT元件区J1的沟槽间隔相比，二极管元件区J2的沟槽间隔较窄。因此，在二极管元件区J2中，由于在第二沟槽42整体上所产生的热应力，不仅在第二沟槽42的顶端附近形成结晶缺陷，还能够在第二沟槽42的周围的较宽的范围内形成结晶缺陷。由此，能够防止漏电流或雪崩击穿的产生。
此外，在实施例1所涉及的半导体装置中，与IGBT元件区J1的沟槽间隔相比，二极管元件区J2的沟槽间隔较窄。由此，由于二极管元件区J2中，在邻接的沟槽之间耗尽层更容易相连，因此能够使沟槽顶端的电场不易上升。由此，能够在不使用基板电阻等的条件下，分别对IGBT元件区J1的耐压和二极管元件区J2的耐压进行调节。即，能够使二极管元件区J2的耐压高于IGBT元件区J1的耐压。由此，由于能够确保雪崩耐量（击穿耐量）（热质）、且缩小二极管元件区J2的面积，因此能够实现芯片尺寸的小型化。
实施例2
参照图6的流程图、图7以及图8的主要部分剖视图，而对本申请所涉及的半导体装置的制造方法进行说明。图6的步骤S11中，在IGBT元件区J1以及二极管元件区J2中，从晶片表面侧形成沟槽。此时，形成于二极管元件区J2中的第二沟槽42的形成密度与形成于IGBT元件区J1中的第一沟槽41的形成密度相比较高。此外，沟槽的形成以在晶片背面上存在有重金属吸收层的状态而进行。吸收层是指，用于捕获重金属等杂质的层。通过吸收层，从而能够防止设备活性区的重金属汚染。另外，由于在晶片表面上形成元件结构的工序能够利用现有的公知的工序，因此在此省略说明。
在步骤S12中，在晶片表面上粘贴表面保护带。由此，由于能够使晶片表面侧与平台等相接触，因此能够以露出晶片背面侧的方式将晶片载置于平台上。在步骤S13中，实施晶片的背面研磨。由此，去除被形成在晶片背面上的重金属吸收层。在步骤S14中，实施湿蚀刻，从而晶片的研磨面被清洗。此外，通过从晶片背面实施离子射入，从而形成阴极区70以及集电区80（图2）。
在步骤S15中，实施表面保护带的剥离工序。在剥离工序中，如图7所示，以使晶片201的背面202与平台211的表面212相接触的方式，将晶片201载置于平台211上。此外，在平台211中，与晶片201的背面202相接触的部分由含有重金属的材料形成。由此，如图7所示，经由晶片201的背面202与平台211的表面212之间的接触部，平台211的重金属262被导入到晶片201内。另外，重金属262在图7中由白色圆圈的符号来表示。
在步骤S16中，实施加热工序。通过加热工序，从而晶片201内的重金属262进行扩散。此外，通过由上文所述的步骤S11实施的沟槽密度的控制，从而通过二极管元件区J2而以较高的密度形成结晶缺陷。由此，如图8所示，重金属262从二极管元件区J2侧而被高密度地吸收。即，能够通过加热工序，而使重金属262以如下方式移动，即，使二极管元件区J2的漂移层60中所含有的重金属的密度与IGBT元件区J1的漂移层60中所含有的重金属的密度相比较高的方式。此外，能够通过加热工序，而使晶片背面的进行了离子注入的区域（阴极区70、集电区80）活化。
以下，对本申请的实施例2所涉及的半导体装置的制造方法的效果进行说明。一直以来，存在为了导入寿命抑制物（碳或氧等），而需要射入工序等其他工序的情况。另一方面，在实施例2所涉及的制造方法中，在表面保护带的剥离工序（步骤S15）中，使利用了重金属材料的平台与晶片相接触。由此，能够在表面保护带的剥离工序中，使作为寿命抑制物的重金属自动导入到晶片内部。由此，由于无需具备用于导入寿命抑制物的专门的工序，因此能够抑制制造成本。
此外，在实施例2所涉及的制造方法中，在使晶片与使用了重金属材料的平台相接触的工序（步骤S15）之后，具有加热工序（步骤S16）。由此，能够使从平台被导入的重金属扩散，并被微小缺陷吸收。由此，能够通过加热工序，而使重金属以如下方式进行移动，即，使二极管元件区J2的漂移层60中所含有的重金属的密度与IGBT元件区J1的漂移层60中所含有的重金属的密度相比较高的方式。
此外，在实施例2所涉及的制造方法中，即使在晶片背面形成有吸收层的情况下，也能够在通过对晶片的背面进行研磨的工序（步骤S13）而去除了吸收层的状态下，使重金属导入到晶片内部。因此，能够使重金属充分地扩散到半导体层内。
以上，虽然对本发明的具体示例进行了详细说明，但是这些只不过为示例，并不对权利要求的范围进行限定。在权利要求的范围中所记载的技术中，还包括对以上所例示的具体示例进行了各种变形或变更的示例。
＜实施例1的改变例＞
以下，对实施例1所涉及的半导体装置的改变例进行说明。在图9中图示了半导体装置1d的局部剖视图。半导体装置1d在如下这一点上与半导体装置1（图2）不同，即，二极管元件区J2内的第二沟槽42的深度B2与IGBT元件区J1内的第一沟槽41的深度B1相比较深。由此，与IGBT元件区J1相比，二极管元件区J2在深度方向上也能够在更广的区域内产生热应力。由此，能够在二极管元件区J2中以更高的密度形成结晶缺陷。
此外，在图10中图示了半导体装置1e的局部剖视图。半导体装置1e在如下这一点上与半导体装置1（图2）不同，即，IGBT元件区J1具备平面型的第一电极11e。第一电极11e以被绝缘膜14e包围的状态而被形成在半导体层2的表面2a上。发射区20e的一部分露出于半导体层2的表面2a，且一部分与第一电极11e相接。由此，能够成为在IGBT元件区J1中未形成沟槽，而仅在二极管元件区J2中形成沟槽的结构。因此，由于能够仅在二极管元件区J2中形成由沟槽而产生的结晶缺陷，因此，能够使二极管元件区J2与IGBT元件区J1相比，以更高的密度产生结晶缺陷。
此外，虽然在实施例1中，如图1的俯视图所示，对以条纹状配置第一沟槽41以及第二沟槽42的情况进行了说明，但并不限定于此方式。沟槽的配置可以设为，如以下的半导体装置1f（图11）至半导体装置1i（图14）的示例所示那样的各种结构。另外，在图11至图14中，沟槽部分由阴影线表示。而且，在半导体装置1f至1i中，与IGBT元件区J1相比，二极管元件区J2以高密度形成沟槽。
图11所示的半导体装置1f为，沟槽以点形状配置的示例。在半导体装置1f中，第一沟槽41f以及第二沟槽42f的开口部成为圆形形状。而且，在IGBT元件区J1内形成有四个第一沟槽41f，而在二极管元件区J2内形成有九个第二沟槽42f。
图12所示的半导体装置1g为，沟槽以格子形状配置的示例。而且，与IGBT元件区J1相比，二极管元件区J2中格子的密度较高。因此，成为如下状态，即，第二沟槽42ｇ的开口部边界线的合计长度与第一沟槽41g的开口部边界线的合计长度相比较长的状态。
图13所示的半导体装置1h为，点形状的第一沟槽41f（图11）和格子形状的第二沟槽42ｇ（图12）组合配置的示例。
图14所示的半导体装置1i为，沟槽以不连续的格子形状配置的示例。而且，与IGBT元件区J1相比，二极管元件区J2中格子的密度较高。因此，成为如下状态，即，第二沟槽42i的开口部边界线的合计长度与第一沟槽41i的开口部边界线的合计长度相比较长的状态。
此外，分离距离A1（图2）的确定方法并不限定于基于扩散距离A2的方法。例如，分离距离A1可以被确定为，大于等于通过二极管元件区J2的阳极层31的厚度与漂移层60的厚度之和而确定的距离A3（图2）。由此，由于能够防止重金属扩散至IGBT元件区J1的发射区20，因此能够防止IGBT元件区J1的通态电阻增加的情况。
此外，含有重金属的第二电极的配置方式并不限定于图2的示例。在图15所示的半导体装置1j中，第二电极6j被形成在背面电极3的表面以及沟槽8的内部。因此，第二电极6j经由接触面8a而与二极管元件区J2内的阴极区70的一部分相接触。此外，在图16所示的半导体装置1k中，第二电极6k被形成在第一电极5的空洞部9的内部。由此，第二电极6k处于未露出于半导体装置1k的表面的状态。此外，第二电极6k经由接触面9a而与二极管元件区J2内的浅部2U的一部分相接触。
在图17所示的半导体装置1m中，第二电极6m被形成在二极管元件区J2内的第一电极5的表面以及沟槽51的内部。而且，第二电极6m经由接触面51a而与二极管元件区J2内的浅部2U的一部分相接触。在图18所示的半导体装置1n中，第二电极6n形成在二极管元件区J2内的背面电极3的表面以及沟槽52的内部。而且，第二电极6n经由接触面52a而与二极管元件区J2内的阴极区70的一部分相接触。
此外，在本申请的半导体装置中，如下情况较为重要，即，二极管元件区J2的漂移层60中所含有的重金属的密度与IGBT元件区J1的漂移层60中所含有的重金属的密度相比较高的情况。因此，无需必须向二极管元件区J2内的漂移层60内导入结晶缺陷。因此，也能够设置成，如图16至图18所示那样在二极管元件区J2中未形成有沟槽的方式。
此外，半导体装置的表面中的第二电极、IGBT元件区J1、二极管元件区J2等的配置方式可以为各种方式。在图19中图示了分离型的反向导通型的半导体装置1p的俯视图。分离型的半导体装置为，IGBT元件区J1和二极管元件区J2分别在一个区域内集中形成的半导体装置。在二极管元件区J2内形成有两个与含有重金属的第二电极相接触的接触面53。此外，在IGBT元件区J1内形成有多个发射区20p。在此，如果将接触面53与发射区20p之间的最短距离定义为分离距离A11，则分离距离A11优选被设为，大于等于上文所述的扩散距离A2或距离A3。另外，接触面53和发射区20p的形状可以为各种形状，既可以为例如点形状或条纹形状，也可以为各种形状并存的形状。
在图20中图示了并存型的反向导通型的半导体装置1r的俯视图。并存型的半导体装置为，IGBT元件区J1和二极管元件区J2分别被划分为多个区域的半导体装置。在半导体装置1r中，三个IGBT元件区J1和两个二极管元件区J2互相交替地并排配置。在各个二极管元件区J2中形成有三个与含有重金属的第二电极相接触的接触面54。此外，在IGBT元件区J1内形成有发射区20r。在此，如果将接触面54与发射区20r之间的最短距离定义为分离距离A21，则分离距离A21优选被设为大于等于上文所述的扩散距离A2或距离A3。
此外，作为含有重金属的第二电极，能够挪用用于其他用途的电极。例如，在模压安装中，在焊锡与元件之间需要用于获取共晶的含有Ni的电极。在此情况下，在通过Al而形成的电极（相当于图2的第一电极5）的表面上，形成由Ni形成的电极（相当于图2的第二电极6）。由此，由于无需另外形成用于导入重金属的专门的电极，因此能够抑制制造成本。另外，由Ni形成的电极能够通过电镀或溅射等各种方法来形成。
此外，在图2、图7、图15至图18中，含有重金属的第二电极也可为，经由中间层而与二极管元件区J2内的半导体层相接触的方式。中间层为，具有扩散重金属的性质的层。此外，中间层的厚度被设为，与电极中所含有的重金属的扩散距离A2相比较小。作为中间层的示例，可列举出硅氧化膜等。由此，即使存在有自然氧化膜等中间层时，也能够通过电极形成之后的加热工序，而使重金属向半导体层内充分地扩散。
此外，第二电极中所含有的重金属只需为比重大于等于4的金属即可。例如铁、铅、金、铂、银、铜、铬、镉、汞、锌、砷、锰、钴、镍、钼、钨、锡、铋、铀、钚等。
＜实施例2的改变例＞
以下，对实施例2所涉及的半导体装置的改变例进行说明。可以采用如下方式，即，在图6的步骤S13中，在实施了背面研磨之后，使用重金属导入用的输送台的方式。该输送台为，具备与晶片的背面的整个面相接触的保持面的整个面保持台。此外，保持面由含有重金属的材料形成。由此，在晶片的输送时，通过使保持面与晶片背面相接触，从而能够向晶片内部导入重金属。此外，由于能够通过对晶片的整个面进行保持，从而不易使晶片产生翘曲或变形，因此能够切实地输送大口径晶片或被减薄的晶片。另外，对于使用重金属导入用的输送台的时机而言，只要是从晶片背面的重金属吸收层被去除起，至通过热工序而进行的重金属吸收结束为止的期间，则可以为任何时机。
以上，虽然对本发明的具体示例进行了详细说明，但是这些仅是示例，并不限定权利要求的范围。此外，在本说明书或附图中说明的技术要素，可以通过单独或各种组合而发挥技术有用性，并且并不限定于申请时权利要求书中所记载的组合。此外，本说明书或附图中例示的技术，可以同时实现多个目的，且实现其中的一个目的本身也具有技术有用性。
符号说明
1：半导体装置、30：体层、31：阳极层、60：漂移层、62：重金属、J1：IGBT元件区、J2：二极管元件区。

Claims (10)

1.一种半导体装置，其在同一半导体基板上并存有绝缘栅双极性晶体管元件区和二极管元件区，所述半导体装置的特征在于，
绝缘栅双极性晶体管元件区具备第二导电型的漂移层和第一导电型的体层，
二极管元件区具备第二导电型的漂移层和第一导电型的阳极层，
二极管元件区的漂移层中所含有的重金属的密度与绝缘栅双极性晶体管元件区的漂移层中所含有的重金属的密度相比较高。
2.如权利要求1所述的半导体装置，其特征在于，
在绝缘栅双极性晶体管元件区中，依次层叠有第一导电型的集电层、第二导电型的漂移层和第一导电型的体层，
形成有第一沟槽电极，所述第一沟槽电极从体层的表面起贯穿体层并突出到漂移层内，且被绝缘膜包围，
在如下的范围内形成有第二导电型的发射区，所述范围为，经由该绝缘膜而与第一沟槽电极相接且与半导体基板的表面相对的范围，该发射区通过体层而与漂移层隔开，
在二极管元件区中，依次层叠有第二导电型的阴极层、第二导电型的漂移层和第一导电型的阳极层，
形成有第二沟槽电极，所述第二沟槽电极从阳极层的表面起贯穿阳极层并突出到漂移层内，且被绝缘膜包围，
在对形成有第一沟槽电极的开口部的体层的表面、以及形成有第二沟槽电极的开口部的阳极层的表面进行观测时，二极管元件区的每单位面积的、形成第二沟槽电极的开口部的开口部边界线的合计长度，与绝缘栅双极性晶体管元件区的每单位面积的、形成第一沟槽电极的开口部的开口部边界线的合计长度相比较长。
3.如权利要求1或2所述的半导体装置，其特征在于，
还具备含有重金属的电极，
二极管区内的半导体层的至少一部分与电极相接触。
4.如权利要求3所述的半导体装置，其特征在于，
第一距离大于等于电极所含有的重金属的扩散距离，其中，所述第一距离为，含有重金属的电极和二极管元件区内的半导体层相接触的接触区域、与绝缘栅双极性晶体管元件区内的发射区之间的距离。
5.如权利要求4所述的半导体装置，其特征在于，
第一距离大于等于第二距离，其中，所述第二距离为，通过二极管元件区的阴极层的厚度与漂移层的厚度之和而确定的距离。
6.如权利要求3至5中的任意一项所述的半导体装置，其特征在于，
二极管区内的半导体层和含有重金属的电极经由具有对重金属进行扩散的性质的中间层而相接触，
中间层的厚度被设定为，小于电极中所含有的重金属的扩散距离。
7.一种半导体装置，其在同一半导体基板上并存有绝缘栅双极性晶体管元件区和二极管元件区，所述半导体装置的特征在于，
在绝缘栅双极性晶体管元件区中，依次层叠有第一导电型的集电层、第二导电型的漂移层和第一导电型的体层，
形成有第一沟槽电极，所述第一沟槽电极从体层的表面起贯穿体层并突出到漂移层内，且被绝缘膜包围，
在如下的范围内形成有第二导电型的发射区，所述范围为，经由该绝缘膜而与第一沟槽电极相接且与半导体基板的表面相对的范围，该发射区通过体层而与漂移层隔开，
在二极管元件区中，依次层叠有第二导电型的阴极层、第二导电型的漂移层和第一导电型的阳极层，
形成有第二沟槽电极，所述第二沟槽电极从阳极层的表面起贯穿阳极层并突出到漂移层内，且被绝缘膜包围，
在对形成有第一沟槽电极的开口部的体层的表面、以及形成有第二沟槽电极的开口部的阳极层的表面进行观测时，二极管元件区的每单位面积的、形成第二沟槽电极的开口部的开口部边界线的合计长度，与绝缘栅双极性晶体管元件区的每单位面积的、形成第一沟槽电极的开口部的开口部边界线的合计长度相比较长。
8.一种半导体装置的制造方法，所述半导体装置中，在同一半导体基板上并存有绝缘栅双极性晶体管元件区和二极管元件区，所述半导体装置的制造方法的特征在于，包括：
接触工序，使晶片与含有重金属的晶片保持台接触；
加热工序，在接触工序之后对晶片进行加热。
9.如权利要求8所述的制造方法，其特征在于，还包括：
第一形成工序，在绝缘栅双极性晶体管元件区内形成第一沟槽电极；
第二形成工序，在二极管元件区内形成第二沟槽电极，
在从表面对被实施了第一形成工序和第二形成工序的晶片进行观测时，二极管元件区的每单位面积的、形成第二沟槽电极的开口部的开口部边界线的合计长度，与绝缘栅双极性晶体管元件区的每单位面积的、形成第一沟槽电极的开口部的开口部边界线的合计长度相比较长，
第一形成工序和第二形成工序在加热工序之前被实施。
10.如权利要求8或9所述的制造方法，其特征在于，
还具备对晶片的背面进行研磨的研磨工序，
研磨工序在接触工序之前被实施。
CN201180071452.3A 2011-06-09 2011-06-09 半导体装置以及半导体装置的制造方法 Expired - Fee Related CN103582936B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/063280 WO2012169053A1 (ja) 2011-06-09 2011-06-09 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103582936A true CN103582936A (zh) 2014-02-12
CN103582936B CN103582936B (zh) 2016-04-20

Family

ID=47295655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180071452.3A Expired - Fee Related CN103582936B (zh) 2011-06-09 2011-06-09 半导体装置以及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US9064711B2 (zh)
JP (1) JP5630579B2 (zh)
CN (1) CN103582936B (zh)
DE (1) DE112011105319B4 (zh)
WO (1) WO2012169053A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106062966A (zh) * 2014-09-04 2016-10-26 富士电机株式会社 半导体装置及半导体装置的制造方法
CN107851614A (zh) * 2015-02-27 2018-03-27 D3半导体有限公司 垂直功率器件内的表面器件
CN109713037A (zh) * 2018-12-29 2019-05-03 中山汉臣电子科技有限公司 一种绝缘栅双极性晶体管器件及其制备方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6144510B2 (ja) * 2013-03-11 2017-06-07 三菱電機株式会社 半導体装置の製造方法
WO2014156791A1 (ja) * 2013-03-29 2014-10-02 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6056984B2 (ja) * 2013-11-05 2017-01-11 トヨタ自動車株式会社 半導体装置
JP6181597B2 (ja) * 2014-04-28 2017-08-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
DE112015000206T5 (de) 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6261494B2 (ja) * 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
JP6274154B2 (ja) 2015-05-27 2018-02-07 トヨタ自動車株式会社 逆導通ｉｇｂｔ
US10056370B2 (en) * 2015-07-16 2018-08-21 Fuji Electric Co., Ltd. Semiconductor device
JP6582762B2 (ja) * 2015-09-03 2019-10-02 株式会社デンソー 半導体装置
JP6314965B2 (ja) * 2015-12-11 2018-04-25 トヨタ自動車株式会社 半導体装置の製造方法
JP6634860B2 (ja) * 2016-02-10 2020-01-22 株式会社デンソー 半導体装置
JP7095303B2 (ja) * 2018-02-14 2022-07-05 富士電機株式会社 半導体装置
JP2019145708A (ja) 2018-02-22 2019-08-29 株式会社東芝 半導体装置
WO2019220940A1 (ja) 2018-05-17 2019-11-21 富士電機株式会社 半導体装置
JP7189848B2 (ja) 2019-08-07 2022-12-14 株式会社東芝 半導体装置およびその製造方法
JP7459666B2 (ja) * 2020-06-04 2024-04-02 三菱電機株式会社 半導体装置
CN114600252A (zh) * 2020-06-18 2022-06-07 丹尼克斯半导体有限公司 具有受控阳极注入的逆导型igbt
JP7456902B2 (ja) * 2020-09-17 2024-03-27 株式会社東芝 半導体装置
JP2023144467A (ja) * 2022-03-28 2023-10-11 株式会社 日立パワーデバイス 半導体装置および電力変換装置
WO2024185360A1 (ja) * 2023-03-06 2024-09-12 ローム株式会社 逆導通ｉｇｂｔおよび逆導通ｉｇｂｔの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
CN101325198A (zh) * 2007-06-14 2008-12-17 株式会社电装 半导体器件
JP2009170670A (ja) * 2008-01-16 2009-07-30 Toyota Motor Corp 半導体装置とその半導体装置を備えている給電装置の駆動方法
US20090278166A1 (en) * 2008-05-09 2009-11-12 Soeno Akitaka Semiconductor device
WO2011027474A1 (ja) * 2009-09-07 2011-03-10 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691233B2 (ja) 1984-12-03 1994-11-14 新技術事業団 半導体受光素子の製造方法
JPS6376456A (ja) * 1986-09-19 1988-04-06 Hitachi Ltd 銅電極を用いた半導体装置
JPH04125933A (ja) 1990-09-17 1992-04-27 Toshiba Corp 半導体装置の製造方法
JP4165079B2 (ja) 2002-01-30 2008-10-15 富士電機デバイステクノロジー株式会社 半導体装置
JP2004363327A (ja) * 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置
DE102004012884B4 (de) 2004-03-16 2011-07-21 IXYS Semiconductor GmbH, 68623 Leistungs-Halbleiterbauelement in Planartechnik
JP4791704B2 (ja) 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP2007317883A (ja) * 2006-05-25 2007-12-06 Toyota Motor Corp 半導体装置の製造方法
EP2003694B1 (en) * 2007-06-14 2011-11-23 Denso Corporation Semiconductor device
JP5045733B2 (ja) * 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP2010263149A (ja) 2009-05-11 2010-11-18 Toyota Motor Corp 半導体装置
JP4957840B2 (ja) * 2010-02-05 2012-06-20 株式会社デンソー 絶縁ゲート型半導体装置
JP5348276B2 (ja) * 2011-07-04 2013-11-20 株式会社デンソー 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
CN101325198A (zh) * 2007-06-14 2008-12-17 株式会社电装 半导体器件
JP2009170670A (ja) * 2008-01-16 2009-07-30 Toyota Motor Corp 半導体装置とその半導体装置を備えている給電装置の駆動方法
US20090278166A1 (en) * 2008-05-09 2009-11-12 Soeno Akitaka Semiconductor device
WO2011027474A1 (ja) * 2009-09-07 2011-03-10 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106062966A (zh) * 2014-09-04 2016-10-26 富士电机株式会社 半导体装置及半导体装置的制造方法
CN106062966B (zh) * 2014-09-04 2019-04-26 富士电机株式会社 半导体装置及半导体装置的制造方法
CN107851614A (zh) * 2015-02-27 2018-03-27 D3半导体有限公司 垂直功率器件内的表面器件
CN109713037A (zh) * 2018-12-29 2019-05-03 中山汉臣电子科技有限公司 一种绝缘栅双极性晶体管器件及其制备方法
CN109713037B (zh) * 2018-12-29 2021-11-23 安建科技(深圳)有限公司 一种绝缘栅双极性晶体管器件及其制备方法

Also Published As

Publication number Publication date
US9064711B2 (en) 2015-06-23
US20140084335A1 (en) 2014-03-27
JP5630579B2 (ja) 2014-11-26
JPWO2012169053A1 (ja) 2015-02-23
DE112011105319T5 (de) 2014-03-13
WO2012169053A1 (ja) 2012-12-13
CN103582936B (zh) 2016-04-20
DE112011105319B4 (de) 2015-10-08

Similar Documents

Publication Publication Date Title
CN103582936B (zh) 半导体装置以及半导体装置的制造方法
CN111095569B (zh) 半导体装置及半导体装置的制造方法
US10103228B2 (en) Semiconductor device having a super junction structure
CN109314134B (zh) 半导体装置及制造方法
CN102822968B (zh) 具备具有二极管区和绝缘栅双极性晶体管区的半导体基板的半导体装置
US8405122B2 (en) Insulated gate semiconductor device
CN102867846B (zh) 半导体器件
US10903202B2 (en) Semiconductor device
CN109219888B (zh) 半导体装置
CN107851584A (zh) 半导体装置
CN105679814A (zh) 功率用半导体装置
CN103681882A (zh) 电力半导体装置
CN109314141B (zh) 半导体装置
CN104078364A (zh) 超接合半导体装置的制造方法
KR101701667B1 (ko) 트렌치 게이트 전극을 이용하는 ｉｇｂｔ
CN102347366A (zh) Mos型半导体器件及其制造方法
CN112823414A (zh) 半导体装置及制造方法
JP7184090B2 (ja) 半導体装置及びその製造方法
JP2011100762A (ja) 半導体装置の製造方法
CN113809147A (zh) 半导体装置以及半导体装置的制造方法
JP6665713B2 (ja) 半導体装置
CN106463524A (zh) 半导体装置及半导体装置的制造方法
TWI553714B (zh) 半導體裝置之製造方法
CN109564939B (zh) 半导体装置
US9786763B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200414

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160420