CN105679814A - 功率用半导体装置 - Google Patents

功率用半导体装置 Download PDF

Info

Publication number
CN105679814A
CN105679814A CN201510882702.1A CN201510882702A CN105679814A CN 105679814 A CN105679814 A CN 105679814A CN 201510882702 A CN201510882702 A CN 201510882702A CN 105679814 A CN105679814 A CN 105679814A
Authority
CN
China
Prior art keywords
layer
region
area
contacts
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510882702.1A
Other languages
English (en)
Other versions
CN105679814B (zh
Inventor
高桥彻雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN105679814A publication Critical patent/CN105679814A/zh
Application granted granted Critical
Publication of CN105679814B publication Critical patent/CN105679814B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

减少通断损耗。半导体衬底(71)的第1面(S1)具有分别包含于IGBT区域(81)及二极管区域(82)的部分。设置在第1面(S1)的沟槽(TR)包含配置在栅极沟槽与二极管区域(82)间的边界沟槽。半导体衬底(71)的第4层(41)设置在第1面(S1)，具有包含于二极管区域(82)的部分。第4层(41)包含：沟槽包覆阱区域(16B)，其对边界沟槽的最深部进行包覆；分离阱区域(16F)；以及扩散区域(17)，其将沟槽包覆阱区域(16B)以及多个分离阱区域(16F)间连接。扩散区域(17)的杂质浓度比分离阱区域(16F)的杂质浓度低。第1电极(11)与分离阱区域(16F)接触且远离扩散区域(17)。

Description

功率用半导体装置
技术领域
本发明涉及一种功率用半导体装置，特别是涉及一种具有IGBT区域、用于该IGBT区域的反向导通的二极管区域的功率用半导体装置。
背景技术
通常对功率用半导体装置提出了低损耗化、耐压保持能力、保证用于在动作时不导致元件损坏的安全动作区域等各种各样的要求。在满足这些要求的同时，装置的小型化、轻量化得到了发展。另外，要求尽可能以低成本实现这些要求。上述的功率用半导体装置的技术进展是出于通过减少能量消耗而对地球环境的考虑。
特别是关于需要IGBT以及续流二极管(FWD)的功能的功率用半导体装置，作为用于小型化以及轻量化的方法，提出了具有将两者形成在1块半导体衬底上的结构的反向导通IGBT(RC-IGBT：Reverse-ConductingInsulatedGateBipolarTransistor)。通常的IGBT在半导体衬底的背面只形成有p+集电极层，但RC-IGBT的特征在于，同时形成有n+阴极层。RC-IGBT的电流路径是，在IGBT动作时经由p+集电极层，在FWD动作时经由n+阴极层。在RC-IGBT中为了抑制通断损耗，要求FWD兼备较低的恢复电流、较小的正向压降。
作为降低FWD的恢复电流的方法已知寿命控制的技术，但该方法与二极管的正向压降之间具有折衷关系。另外，特别是在RC-IGBT的情况下，因为FWD和IGBT形成于同一衬底，因此寿命控制也会导致IGBT动作时的导通电压的增大。
作为RC-IGBT特有的其它的课题，如以下详述所示，例举了因IGBT动作时或FWD动作时的骤回(snapback)导致的正向电压增加所引起的稳态损耗增大。
为了在IGBT动作时维持较低的正向电压，必须通过对由p+集电极层、包含n-漂移层在内的n层所形成的pn结施加正向偏置，从p+集电极层向n-漂移层注入空穴，从而发生电导调制。但是，因为在反向导通IGBT中在半导体衬底的背面不只有p+集电极层，还存在有n+阴极层，因此存在从发射极电极流动而来的电子电流向n+阴极层流动的路径。因此，在上述pn结导通之前，会发生骤回而不发生电导调制。因此，IGBT的导通电压在低电流区域变高，从而稳态损耗增大。
在流动反方向的电流的FWD动作时也存在相同性质的问题。通过使栅极电压为正，从而在使IGBT所包含的n沟道MOSFET构造的沟道成为蓄积状态的情况下，存在从n+阴极层流动而来的电子电流向沟道侧流动的路径。因此，会发生与上述同样的骤回。由此，二极管的正向压降(Vf)增加，从而稳态损耗增大。
为了抑制稳态损耗，要求对上述骤回进行抑制。例如根据日本特开2008-53648号公报(专利文献1)，公开了一种RC-IGBT，其具有：设置了IGBT的第1区域、设置了二极管的第2区域。IGBT区域包含有多个单元。由此，与在各单元中设置有IGBT和二极管两者的情况相比，引起骤回的电流路径变少，因此能够对骤回的影响进行抑制。
专利文献1：日本特开2008-53648号公报
根据上述公报所记载的技术，虽然骤回得到改善，但因为FWD动作时的恢复电流大，因此通断损耗的减少并不充分。
发明内容
本发明就是为了解决上述课题而提出的，其目的在于提供一种功率用半导体装置，该功率用半导体装置具有IGBT区域和用于该IGBT区域的反向导通的二极管区域，能够减少通断损耗。
本发明的一个技术方案所涉及的功率用半导体装置，其具有沟槽栅极型的IGBT区域、用于IGBT区域的反向导通的二极管区域。功率用半导体装置具有：半导体衬底、栅极绝缘膜、沟槽电极、层间绝缘膜、第1电极、以及第2电极。
半导体衬底具有：第1面，其具有包含于IGBT区域的部分和包含于二极管区域的部分；以及第2面，其与第1面相反。半导体衬底包含有：第1导电型的第1层、不同于第1导电型的第2导电型的第2层、第2导电型的第3层、第2导电型的第4层、第1导电型的第5层、第2导电型的第6层、以及第1导电型的第7层。第1层在IGBT区域远离第2面而设置在第1面。第2层在IGBT区域远离第2面而设置在第1面。第3层在IGBT区域远离第1面以及第2面进行设置，与第1层以及第2层相接触。第4层远离第2面而设置在第1面，具有包含于二极管区域的部分。第5层在IGBT区域与第3层相接触，在二极管区域与第4层相接触。第6层设置在第2面，至少局部地包含在IGBT区域中，与第5层相接触。第7层设置在第2面，至少局部地包含在二极管区域中，与第5层相接触。在半导体衬底的第1面设置有具有侧壁的多个沟槽。多个沟槽包含有：栅极沟槽、在栅极沟槽与二极管区域之间所配置的边界沟槽。栅极沟槽具有栅极侧壁而作为侧壁，该栅极侧壁设置有由第1层、第3层和第5层所形成的面。边界沟槽具有边界侧壁而作为侧壁，该边界侧壁面向二极管区域。
栅极绝缘膜覆盖着沟槽的侧壁。沟槽电极隔着栅极绝缘膜设置在沟槽内。层间绝缘膜设置在半导体衬底的第1面上，具有露出第1层以及第2层的IGBT开口部、局部地露出第4层的二极管开口部。第1电极设置在层间绝缘膜上，经由IGBT开口部与第1层以及第2层相接触，经由二极管开口部与第4层相接触。第2电极设置在半导体衬底的第2面上，与第6层以及第7层相接触。
第4层包含有：沟槽包覆阱区域，其对边界侧壁的最深部进行包覆；多个分离阱区域，其与沟槽包覆阱区域分离地配置；以及扩散区域，其将沟槽包覆阱区域以及多个分离阱区域之间连接。在半导体衬底的与第1面平行的方向上的杂质浓度的比较中，扩散区域的杂质浓度比沟槽包覆阱区域以及分离阱区域各自的杂质浓度低。第1电极与分离阱区域相接触且远离扩散区域。
本发明的其他技术方案所涉及的功率用半导体装置，其具有沟槽栅极型的IGBT区域、用于IGBT区域的反向导通的二极管区域。功率用半导体装置具有：半导体衬底、栅极绝缘膜、沟槽电极、层间绝缘膜、第1电极、以及第2电极。
半导体衬底具有：第1面，其具有包含于IGBT区域的部分和包含于二极管区域的部分；以及第2面，其与第1面相反。半导体衬底包含有：第1导电型的第1层、不同于第1导电型的第2导电型的第2层、第2导电型的第3层、第2导电型的第4层、第1导电型的第5层、第2导电型的第6层、以及第1导电型的第7层。第1层在IGBT区域远离第2面而设置在第1面。第2层在IGBT区域远离第2面而设置在第1面。第3层在IGBT区域远离第1面以及第2面进行设置，与第1层以及第2层相接触。第4层远离第2面而设置在第1面，具有包含于二极管区域的部分。第5层在IGBT区域与第3层相接触，在二极管区域与第4层相接触。第6层设置在第2面，至少局部地包含在IGBT区域中，与第5层相接触。第7层设置在第2面，至少局部地包含在二极管区域中，与第5层相接触。在半导体衬底的第1面设置有具有侧壁的多个沟槽。多个沟槽包含有：栅极沟槽、在栅极沟槽与二极管区域之间所配置的边界沟槽。栅极沟槽具有栅极侧壁而作为侧壁，该栅极侧壁设置有由第1层、第3层和第5层所形成的面。边界沟槽具有边界侧壁而作为侧壁，该边界侧壁面向二极管区域。
栅极绝缘膜覆盖着沟槽的侧壁。沟槽电极隔着栅极绝缘膜设置在沟槽内。层间绝缘膜设置在半导体衬底的第1面上，具有露出第1层以及第2层的IGBT开口部、局部地露出第4层的二极管开口部。第1电极设置在层间绝缘膜上，经由IGBT开口部与第1层以及第2层相接触，经由二极管开口部与第4层相接触。第2电极设置在半导体衬底的第2面上，与第6层以及第7层相接触。
第4层包含有：沟槽包覆阱区域，其对边界侧壁的最深部进行包覆；多个分离阱区域，其与沟槽包覆阱区域分离地配置；扩散区域，其将沟槽包覆阱区域以及多个分离阱区域之间连接；以及高浓度区域。在半导体衬底的与第1面平行的方向上的杂质浓度的比较中，扩散区域的杂质浓度比沟槽包覆阱区域以及分离阱区域各自的杂质浓度低，且高浓度区域的杂质浓度比沟槽包覆阱区域以及分离阱区域各自的杂质浓度高。第1电极只与第4层中的高浓度区域相接触。
本发明的另一个技术方案所涉及的功率用半导体装置，其具有包含有多个单元(cell)的IGBT区域、用于IGBT区域的反向导通的二极管区域。功率用半导体装置具有：半导体衬底、层间绝缘膜、第1电极、以及第2电极。
半导体衬底具有：第1面，其具有包含于IGBT区域的部分和包含于二极管区域的部分；以及第2面，其与第1面相反。半导体衬底包含有：第1导电型的第1层、第1导电型的第2层、以及不同于第1导电型的第2导电型的第3层。第1层设置在第2面，至少局部地包含在二极管区域中。第2层在二极管区域与第1层相接触。第3层远离第2面而设置在第1面，至少局部地包含在二极管区域中，与第2层相接触。
层间绝缘膜设置在半导体衬底的第1面上，具有局部地露出第3层的二极管开口部。第1电极设置在层间绝缘膜上，经由二极管开口部与第3层相接触。第2电极设置在半导体衬底的第2面上，与第1层相接触。
第3层包含有：第1区域，其在二极管区域设置于第1面的整体；以及多个第2区域，其在第1区域上相互分离地配置。在半导体衬底的与第1面平行的方向上的杂质浓度的比较中，第2区域的杂质浓度比第1区域的杂质浓度高。第1电极只与第3层中的第2区域相接触。
本发明的另一个技术方案所涉及的功率用半导体装置，其具有IGBT区域、用于IGBT区域的反向导通的二极管区域。功率用半导体装置具有：半导体衬底、层间绝缘膜、第1电极、以及第2电极。
半导体衬底具有：第1面，其具有包含于IGBT区域的部分和包含于二极管区域的部分；以及第2面，其与第1面相反。半导体衬底包含有：第1导电型的第1层、第1导电型的第2层、以及不同于第1导电型的第2导电型的第3层。第1层设置在第2面，至少局部地包含在二极管区域中。第2层在二极管区域与第1层相接触。第3层远离第2面而设置在第1面，至少局部地包含在二极管区域中，与第2层相接触。
层间绝缘膜设置在半导体衬底的第1面上，具有局部地露出第3层的二极管开口部。第1电极设置在层间绝缘膜上，经由二极管开口部与第3层相接触。第2电极设置在半导体衬底的第2面上，与第1层相接触。
第3层包含有：第1区域；第2区域，其远离第1区域地进行配置；以及扩散区域，其将第1区域以及第2区域之间连接。在半导体衬底的与第1面平行的方向上的杂质浓度的比较中，第2区域的杂质浓度比第1区域的杂质浓度高，且扩散区域的杂质浓度比第1区域以及第2区域各自的杂质浓度低。第1电极只与第3层中的第2区域相接触。
发明的效果
根据上述本发明的一个技术方案所涉及的功率用半导体装置，在第4层形成扩散区域，该扩散区域的杂质浓度比沟槽包覆阱区域以及分离阱区域各自的杂质浓度低。其结果，与第4层整体以沟槽包覆阱区域或者分离阱区域的杂质浓度形成的情况相比，第4层的平均的杂质浓度变低。由此能够抑制二极管区域的恢复电流。另一方面，第1电极远离具有较低的杂质浓度的扩散区域。由此，能够避免因第4层的杂质浓度较低的部分与第1电极之间的接触部分处的压降所引起的、二极管区域的正向电压的增加。综上所述，二极管区域具有较低的正向电压和较低的恢复电流这两者。通过将上述的二极管区域作为IGBT区域的续流二极管进行使用，从而能够减少功率用半导体装置的通断损耗。
根据上述本发明的其他技术方案所涉及的功率用半导体装置，在第4层形成扩散区域，该扩散区域的杂质浓度比沟槽包覆阱区域以及分离阱区域各自的杂质浓度低。其结果，与第4层整体以沟槽包覆阱区域或者分离阱区域的杂质浓度形成的情况相比，第4层的平均的杂质浓度变低。由此能够抑制二极管区域的恢复电流。另一方面，第1电极只与第4层中的高浓度区域相接触。由此，能够避免因第4层的杂质浓度较低的部分与第1电极之间的接触部分处的压降所引起的、二极管区域的正向电压的增加。综上所述，二极管区域具有较低的正向电压和较低的恢复电流这两者。通过将上述的二极管区域作为IGBT区域的续流二极管进行使用，从而能够减少功率用半导体装置的通断损耗。
根据上述本发明的另一个技术方案所涉及的功率用半导体装置，在第3层，第1区域在二极管区域形成于第1面的整体，该第1区域的杂质浓度比第2区域的杂质浓度低。其结果，第3层以较低的杂质浓度且较高的均匀性形成在二极管区域。由此能够抑制二极管区域的恢复电流。另一方面，第1电极只与第3层中的第2杂质区域相接触。由此，能够避免因第3层的杂质浓度较低的部分与第1电极之间的接触部分处的压降所引起的、二极管区域的正向电压的增加。综上所述，二极管区域具有较低的正向电压和较低的恢复电流这两者。另外，IGBT区域包含有多个单元，从而能够进一步提高上述效果。通过将上述的二极管区域作为IGBT区域的续流二极管进行使用，从而能够减少功率用半导体装置的通断损耗。
根据上述本发明的另一个技术方案所涉及的功率用半导体装置，在第3层形成扩散区域，该扩散区域的杂质浓度比第1区域以及第2区域各自的杂质浓度低。其结果，与第4层整体以第1区域或者第2区域的杂质浓度形成的情况相比，第4层的平均的杂质浓度变低。由此能够抑制二极管区域的恢复电流。另一方面，第1电极只与第3层中的第2杂质区域相接触。由此，能够避免因第3层的杂质浓度较低的部分与第1电极之间的接触部分处的压降所引起的、二极管区域的正向电压的增加。综上所述，二极管区域具有较低的正向电压和较低的恢复电流这两者。并且，因为第1区域不与第2区域重叠地形成，因此能够避免形成杂质浓度超过第2区域的杂质浓度而局部地变高的部分。从而能够进一步地改善恢复特性。通过将上述的二极管区域作为IGBT区域的续流二极管进行使用，从而能够减少功率用半导体装置的通断损耗。
附图说明
图1是概略地表示本发明的实施方式1中的功率用半导体装置的结构的俯视图。
图2是概略地表示图1的虚线部II的局部俯视图。
图3是沿着图2的线III－III的概略局部剖视图。
图4是沿着图2的线IV－IV的概略局部剖视图。
图5是概略地表示本发明的实施方式2中的功率用半导体装置的结构的局部俯视图。
图6是沿着图5的线VI－VI的概略局部剖视图。
图7是沿着图5的线VII－VII的概略局部剖视图。
图8是概略地表示本发明的实施方式3中的功率用半导体装置的结构的局部俯视图。
图9是沿着图8的线IX－IX的概略局部剖视图。
图10是沿着图8的线X－X的概略局部剖视图。
图11是概略地表示本发明的实施方式4中的功率用半导体装置的结构的局部俯视图。
图12是概略地表示本发明的实施方式5中的功率用半导体装置的结构的局部俯视图。
图13是沿着图12的线XIII－XIII的概略局部剖视图。
图14是沿着图12的线XIV－XIV的概略局部剖视图。
图15是概略地表示本发明的实施方式6中的功率用半导体装置的结构的局部俯视图。
图16是沿着图15的线XVI－XVI的概略局部剖视图。
图17是沿着图15的线XVII－XVII的概略局部剖视图。
图18是概略地表示本发明的实施方式7中的功率用半导体装置的结构的局部俯视图。
图19是沿着图18的线XIX－XIX的概略局部剖视图。
图20是沿着图18的线XX－XX的概略局部剖视图。
标号的说明
CB、CF二极管接触孔，S1顶面(第1面)，S2背面(第2面)，CIIGBT接触孔，IJ离子注入区域，TR沟槽，1n-漂移层，2p基极层，3载流子存储层，4n+发射极层，5p+接触层，6p+集电极层，7n+阴极层，8栅极氧化膜(栅极绝缘膜)，9沟槽电极，10层间绝缘膜，11发射极电极(第1电极)，12集电极电极(第2电极)，13缓冲层，14p区域，15p+区域，16B沟槽包覆阱区域，16F分离阱区域，17、18扩散区域，41、43、45、47p层，50n层，71、73、75、76、77半导体衬底，81IGBT区域，82FWD区域(二极管区域)，83外周区域。
具体实施方式
下面，基于附图对本发明的实施方式进行说明。此外，在下面的附图中对相同或相当的部分标注相同的参照编号，不重复该说明。
(实施方式1)
参照图1，本实施方式的RC-IGBT(功率用半导体装置)91在俯视布局中，具有：IGBT区域81、FWD区域82(二极管区域)、以及外周区域83。IGBT区域81是沟槽栅极型。FWD区域82用于IGBT区域81的反向导通。此外，对栅极配线区域以及栅极焊盘等配线构造的图示进行了省略。
图2是表示图1的虚线部II中的RC-IGBT91的构造的概略局部俯视图。图3以及图4分别是沿着图2的线III－III以及线IV－IV的概略局部剖视图。此外在图2中，为了使图容易观看，将图3以及图4中位于上部的一部分构造的图示进行了省略。参照图2～图4，RC-IGBT91具有：半导体衬底71、栅极氧化膜8(栅极绝缘膜)、沟槽电极9、层间绝缘膜10、发射极电极11(第1电极)、以及集电极电极12(第2电极)。
半导体衬底71具有：顶面S1(第1面)、背面S2(与第1面相反的第2面)。顶面S1以及背面S2各自具有包含于IGBT区域81的部分、包含于FWD区域82的部分。半导体衬底71包含有：n型(第1导电型)的n+发射极层4(第1层)、p型(不同于第1导电型的第2导电型)的p+接触层5(第2层)、p型的p基极层2(第3层)、p型的p层41(第4层)、n型的n层50(第5层)、p型的p+集电极层6(第6层)、以及n型的n+阴极层7(第7层)。
n+发射极层4在IGBT区域81中，远离背面S2而设置在顶面S1。p+接触层5在IGBT区域81中，远离背面S2而设置在顶面S1。p基极层2在IGBT区域81中，远离顶面S1以及背面S2进行了设置。p基极层2与n+发射极层4以及p+接触层5相接触。p层41具有包含于FWD区域82的部分，远离背面S2而设置在顶面S1。n层50在IGBT区域81中与p基极层2相接触，在FWD区域82中与p层41相接触。p+集电极层6以及n+阴极层7各自设置在背面S2，与n层50相接触。p+集电极层6至少局部地包含于IGBT区域81中，n+阴极层7至少局部地包含于FWD区域82中。
n层50具有n-漂移层1。另外，n层50中的与p基极层2相接触的部分优选是载流子存储层3，其杂质浓度比n-漂移层1的杂质浓度高。另外，n层50中的与p+集电极层6或者n+阴极层7相接触的部分优选是缓冲层13，其杂质浓度比n-漂移层1的杂质浓度高。
在半导体衬底71的顶面S1设置有具有侧壁的多个沟槽TR。多个沟槽TR包含有：栅极沟槽、配置在栅极沟槽与FWD区域82之间的边界沟槽(图3或图4中的沟槽TR之中的最右侧沟槽)。在栅极沟槽中，作为侧壁而具有栅极侧壁，该栅极侧壁设置有由n+发射极层4、p基极层2和n层50所形成的沟道面。在边界沟槽中，作为侧壁而具有边界侧壁(图3或图4中的右侧壁)，该边界侧壁面向FWD区域82。
栅极氧化膜8包覆着沟槽TR的侧壁。沟槽电极9隔着栅极氧化膜8设置在沟槽TR内。沟槽电极9例如由多晶硅制成。
层间绝缘膜10设置在半导体衬底71的顶面S1上。层间绝缘膜10具有：IGBT接触孔CI(IGBT开口部)，其露出n+发射极层4以及p+接触层5；以及二极管接触孔CF以及CB(二极管开口部)，其局部地露出p层41。
发射极电极11设置在层间绝缘膜10上。发射极电极11经由IGBT接触孔CI与n+发射极层4以及p+接触层5相接触，经由二极管接触孔CF以及CB与p层41相接触。
集电极电极12设置在半导体衬底71的背面S2上。集电极电极12与p+集电极层6以及n+阴极层7相接触。
p层41包含有：沟槽包覆阱区域16B、多个分离阱区域16F、以及扩散区域17。沟槽包覆阱区域16B对上述的边界沟槽的边界侧壁(图3或图4中的沟槽TR的最右侧的侧壁)的最深部进行了包覆。换言之，沟槽包覆阱区域16B包覆着边界沟槽的、FWD区域侧的角部。多个分离阱区域16F分别与沟槽包覆阱区域16B分离地配置。另外，多个分离阱区域16F相互隔开间隔而进行了配置。分离阱区域16F各自的宽度(图3或图4中的横向的尺寸)小于沟槽包覆阱区域16B。扩散区域17将沟槽包覆阱区域16B以及多个分离阱区域16F之间连接。p层41优选在FWD区域82中形成于顶面S1整体。
在半导体衬底71的与顶面S1平行的方向上的杂质浓度的比较中，扩散区域17的杂质浓度比沟槽包覆阱区域16B以及分离阱区域16F各自的杂质浓度低。由此，p层41的顶面S1上的杂质浓度存在浓淡。
层间绝缘膜10的二极管接触孔CF以及CB分别露出了分离阱区域16F以及沟槽包覆阱区域16B。根据该构造，发射极电极11只与p层41中的分离阱区域16F以及沟槽包覆阱区域16B相接触，而远离扩散区域17。
下面，关于RC-IGBT91的制造方法，特别是关于p层41的形成工序，在下面进行说明。
首先，通过半导体衬底71的顶面S1上的选择性的杂质离子注入，形成离子注入区域IJ。顶面S1上的离子注入区域IJ的位置与沟槽包覆阱区域16B以及分离阱区域16F的位置相对应。在刚进行离子注入后的时刻，沟槽包覆阱区域16B所对应的离子注入区域的深度与分离阱区域16F所对应的离子注入区域IJ的深度基本相同。
关于上述离子注入区域IJ的形成，能够利用使用一般的光刻技术所形成的注入掩模一起进行。作为注入的离子，例如可以使用硼。
然后，利用热处理使注入的杂质进行扩散。该扩散发生在与顶面S1平行的方向(图3以及图4中的横向)和与其垂直的深度方向。其结果，形成沟槽包覆阱区域16B和比其浅的分离阱区域16F。另外，通过与顶面S1平行的方向的扩散，从而在离子注入区域IJ之间，形成具有相对较低的杂质浓度的扩散区域17，并且分离阱区域16F的杂质浓度降低。在这里，使沟槽包覆阱区域16B的宽度(图3以及图4中的横向的尺寸)充分地大于各分离阱区域16F的宽度。由此，由扩散所引起的沟槽包覆阱区域16B的杂质浓度的降低受到抑制。
如上所述，在半导体衬底71的顶面S1上，一起形成沟槽包覆阱区域16B、分离阱区域16F以及扩散区域17，其中，沟槽包覆阱区域16B位于IGBT区域81以及FWD区域82的边界处，分离阱区域16F以及扩散区域17与沟槽包覆阱区域16B相邻而位于FWD区域82，且杂质浓度比沟槽包覆阱区域16B的杂质浓度低。此外，扩散区域17不是由离子注入而是由扩散将杂质导入而成的区域。因此，在顶面S1上的比较中，扩散区域17的杂质浓度低于沟槽包覆阱区域16B以及分离阱区域16F的杂质浓度。
分离阱区域16F以及扩散区域17的平均的杂质浓度，能够根据顶面S1上的离子注入区域IJ的图案进行调整，特别是能够根据图案的宽度的大小和间隔进行调整。另外，通过图案的调整，能够在二极管区域82中使顶面S1整体在扩散处理后成为p型。例如在沟槽包覆阱区域16B的表面杂质浓度是1×1018/cm3的条件下，在将分离阱区域16F以及扩散区域17的平均的表面杂质浓度设定为5×1016/cm3的情况下，在FWD区域82中将分离阱区域16F在顶面S1所占的比例设定为1/20即可。例如，在顶面S1上，在以正方形的形状将分离阱区域16F进行配置的情况下，在1边是201/2μm≈4.5μm的正方形中，形成1.0μm见方的分离阱区域16F即可。优选将分离阱区域16F以及扩散区域17的平均的杂质浓度设定为大于或等于1×1016/cm3且小于或等于1×1018/cm3。由此，能够避免耐压降低等问题，并且能够适当地保持良好的恢复特性与正向压降的抑制之间的平衡。
根据本实施方式，在p层41形成扩散区域17，该扩散区域17的杂质浓度比沟槽包覆阱区域16B以及分离阱区域16F各自的杂质浓度低。其结果，与p层41整体以沟槽包覆阱区域16B或者分离阱区域16F的杂质浓度形成的情况相比，p层41的平均的杂质浓度变低。由此能够抑制FWD区域82的恢复电流。
另一方面，发射极电极11远离具有较低的杂质浓度的扩散区域17，只与具有较高的杂质浓度的分离阱区域16F以及沟槽包覆阱区域16B相接触。由此，通过确保良好的欧姆接触，从而能够避免因p层41的杂质浓度较低的部分(具体地说是扩散区域17)与发射极电极11之间的接触部分处的压降所引起的、FWD区域82的正向电压的增加。
综上所述，FWD区域82兼备较低的正向电压和较低的恢复电流。通过将上述的FWD区域82作为IGBT区域81的续流二极管进行使用，从而能够减少RC-IGBT91的通断损耗。
此外，如果沟槽包覆阱区域16B的杂质浓度过低，则边界沟槽的角部(图3或图4中的最右侧的沟槽TR的右下角部)中的由沟槽包覆阱区域16B防止绝缘破坏的效果会降低。另外，如果由低浓度的沟槽包覆阱区域16B对沟槽TR进行包覆，则由于用于杂质扩散的热处理时间变长，制造效率会大幅降低。对此，根据本实施方式，在沟槽包覆阱区域16B中能够维持较高的杂质浓度。
另外，如上所述，通过使发射极电极11远离具有相对较低的杂质浓度的扩散区域17，从而接触电阻较高的部分消失。因此，难以发生因上述部分所引起的局部发热。由此，防止因发热所引起的动作不良，因此能够提高RC-IGBT91的可靠性。
p+集电极层6(图3以及图4)优选具有从IGBT区域81向FWD区域82内延伸的部分。具体地说，优选p+集电极层6在半导体衬底71的厚度方向上具有与扩散区域17相对的部分，并且也可以具有与分离阱区域16F相对的部分。由此，抑制沟槽包覆阱区域16B作为寄生二极管进行动作。由此能够改善FWD区域82的恢复特性。
另外，根据本实施方式中的RC-IGBT91的制造方法，通过顶面S1上的选择性的离子注入和扩散，将沟槽包覆阱区域16B、分离阱区域16F、以及扩散区域17一起形成。由此，这些构造能够以低成本形成。
(实施方式2)
参照图5～图7，在本实施方式的RC-IGBT92中，发射极电极11只与p层41中的分离阱区域16F相接触。换言之，在层间绝缘膜10，未设置露出沟槽包覆阱区域16B的二极管接触孔CB(图3以及图4)。此外，除此之外的结构与上述实施方式1的结构基本相同，因此对相同或者对应的要素标注相同的标号，不重复其说明。
通过本实施方式也能够获得与实施方式1基本同样的效果。并且，不同于实施方式1，通过发射极电极11不与沟槽包覆阱区域16B接触，从而能够使恢复电流进一步降低，该沟槽包覆阱区域16B的杂质浓度比分离阱区域16F的杂质浓度高。由此，能够使因FWD区域82的恢复电流所引起的通断损耗进一步减少。
(实施方式3)
参照图8～图10，在本实施方式的RC-IGBT93的半导体衬底73，p层43在沟槽包覆阱区域16B、多个分离阱区域16F和扩散区域17的基础上，包含p+区域15(高浓度区域)。在半导体衬底73的与顶面S1平行的方向上的杂质浓度的比较中，p+区域15的杂质浓度比沟槽包覆阱区域16B以及分离阱区域16F各自的杂质浓度高。发射极电极11只与p层43中的p+区域15相接触。
p层43是在实施方式1中的用于形成p层41的离子注入工序的基础上，通过另外进行用于形成p+区域15的离子注入工序而获得的。用于形成p+区域15的离子注入区域，以与沟槽包覆阱区域16B以及分离阱区域16F的离子注入区域不重叠的方式进行配置。由此，在p层43，p+区域15配置在扩散区域17上，且分别远离沟槽包覆阱区域16B以及分离阱区域16F。
此外，关于上述以外的结构，与上述的实施方式1或2的结构基本相同，因此对相同或者对应的要素标注相同的标号，不重复其说明。
根据本实施方式，在p层43形成扩散区域17，该扩散区域17的杂质浓度比沟槽包覆阱区域16B以及分离阱区域16F各自的杂质浓度低。其结果，与p层43整体以沟槽包覆阱区域16B或者分离阱区域16F的杂质浓度形成的情况相比，p层43的平均的杂质浓度变低。由此能够抑制FWD区域82的恢复电流。另一方面，发射极电极11只与p层43中的p+区域15相接触。由此，能够避免因p层43的杂质浓度较低的部分与发射极电极11之间的接触部分处的压降所引起的、FWD区域82的正向电压的增加。综上所述，FWD区域82具有较低的正向电压和较低的恢复电流这两者。通过将上述的FWD区域82作为IGBT区域81的续流二极管进行使用，从而能够减少RC-IGBT93的通断损耗。
另外，根据本实施方式，p+区域15不与沟槽包覆阱区域16B或者分离阱区域16F重叠地形成。由此，能够防止形成杂质浓度超过p+区域15的杂质浓度而局部地变高的部分。由此能够改善恢复特性。
(实施方式4)
参照图11，在实施方式的RC-IGBT94中，p+区域15具有与沟槽包覆阱区域16B以及分离阱区域16F分别相接触的部分。换言之，在RC-IGBT94的制造中，用于形成p+区域15的离子注入区域，具有与沟槽包覆阱区域16B以及分离阱区域16F的离子注入区域相重叠的部分。
此外，关于上述以外的结构，与上述的实施方式3的结构基本相同，因此对相同或者对应的要素标注相同的标号，不重复其说明。
在本实施方式中，也与实施方式3同样地，能够减少通断损耗。并且，不同于实施方式3，没有在顶面S1上以p+区域15与沟槽包覆阱区域16B或者分离阱区域16F不相重叠的方式进行配置这种限制，因此各区域的布局的自由度高。例如在图11中，p+区域15的顶面S1上的配置图案对应于长方形的顶点，不要求与分离阱区域16F的配置图案之间特定的关系性。
此外在图11中，与图8相比，分离阱区域16F之间的间隔变窄。另外，分离阱区域16F在半导体衬底73的顶面S1上以六方最密填充进行了配置。由此，FWD区域82中的半导体衬底的顶面上的杂质浓度的变化周期变小，因此能够提高顶面S1内的杂质浓度的分布的均匀性。由此能够改善恢复特性。
(实施方式5)
参照图12～图14，本实施方式的RC-IGBT95的半导体衬底75包含有：n+阴极层7(第1层)、n层50(第2层)、以及p层45(第3层)。
p层45远离背面S2而设置在顶面S1。p层45至少局部地包含在FWD区域82中，与n层50相接触。p层45包含有p区域14(第1区域)和多个p+区域15(第2区域)。p区域14在FWD区域82设置在顶面S1的整体。p区域14也可以与p基极层2一起形成。p+区域15在p区域14上相互分离地配置。在半导体衬底75的与顶面S1平行的方向上的杂质浓度的比较中，p+区域15的杂质浓度比p区域14的杂质浓度高。
层间绝缘膜10设置在半导体衬底75的顶面S1上，具有局部地露出p层45的二极管接触孔CF。发射极电极11设置在层间绝缘膜10上，经由二极管接触孔CF与p层45相接触。发射极电极11只与p层45中的p+区域15相接触。
优选使p层45的平均的杂质浓度下降至与p区域14的杂质浓度接近的值。为此，使在p区域14上形成p+区域15的比例足够地小即可。另外，关于顶面S1上的p+区域15的配置，优选其分布波动较小，例如，如图12所示，以六方最密填充进行配置。
此外，关于上述以外的结构，与上述的实施方式1的结构基本相同，因此对相同或者对应的要素标注相同的标号，不重复其说明。
根据本实施方式，在p层45，与p+区域15的杂质浓度相比具有较低的杂质浓度的p区域14，在FWD区域82形成于顶面S1的整体。其结果，p层45以较低的杂质浓度且较高的均匀性形成在FWD区域82。由此能够抑制FWD区域82的恢复电流。
另一方面，发射极电极11只与p层45中的p+区域15相接触。由此，能够避免因p层45的杂质浓度较低的部分与发射极电极11之间的接触部分处的压降所引起的、FWD区域82的正向电压的增加。
综上所述，FWD区域82具有较低的正向电压和较低的恢复电流这两者。通过将上述的FWD区域82作为IGBT区域81的续流二极管进行使用，从而能够减少RC-IGBT95的通断损耗。
另外，IGBT区域81包含有多个单元，由此，针对在其旁边存在其他单元的单元，能够避免与背面S2处的n+阴极层7相邻。即，不形成阳极短路的构造。因此，在FWD区域82的正向偏置动作时不发生骤回。由此能够对因骤回所引发的稳态损耗的增大进行抑制。
(实施方式6)
参照图15～图17，在本实施方式的RC-IGBT96的半导体衬底76处，不只在IGBT区域81，在FWD区域82中也设置有沟槽TR以及载流子存储层3。p层45配置在载流子存储层3上，沟槽TR将两层贯通。
此外，关于上述以外的结构，与上述的实施方式5的结构基本相同，因此对相同或者对应的要素标注相同的标号，不重复其说明。
根据本实施方式，通过在p层45下配置载流子存储层3，从而能够对来自p层45的载流子的注入进行抑制。由此恢复电流被进一步抑制。另外，在FWD区域82设置沟槽TR，从而能够在FWD区域82配置有载流子存储层3的状态下，保持较高的耐压。
(实施方式7)
参照图18～图20，在本实施方式的RC-IGBT97的半导体衬底77处，p层47包含有：p区域14(第1区域)；p+区域15(第2区域)，其远离p区域14地进行配置；以及扩散区域18，其将p区域14以及p+区域15之间连接。在半导体衬底77的与顶面S1平行的方向上的杂质浓度的比较中，扩散区域18的杂质浓度比p区域14以及p+区域15各自的杂质浓度低。发射极电极11只与p层47中的p+区域15相接触。
此外，关于上述以外的结构，与上述的实施方式5的结构基本相同，因此对相同或者对应的要素标注相同的标号，不重复其说明。
根据本实施方式，在p层47形成扩散区域18，该扩散区域18的杂质浓度比p区域14以及p+区域15各自的杂质浓度低。其结果，与p层47整体以p区域14或者p+区域15的杂质浓度形成的情况相比，p层47的平均的杂质浓度变低。由此能够抑制FWD区域82的恢复电流。另一方面，发射极电极11只与p层47中的第2杂质区域相接触。由此，能够避免因p层47的杂质浓度较低的部分与发射极电极11之间的接触部分处的压降所引起的、FWD区域82的正向电压的增加。综上所述，FWD区域82具有较低的正向电压和较低的恢复电流这两者。通过将上述的FWD区域82作为IGBT区域81的续流二极管进行使用，从而能够减少RC-IGBT97的通断损耗。
并且，p区域14不与p+区域15重叠地形成。由此，能够防止形成杂质浓度超过p+区域15的杂质浓度而局部地变高的部分。从而能够进一步地改善恢复特性。
另外，p层47优选在FWD区域82形成于顶面S1整体。由此，能够更良好地保持耐压。
此外，本发明可以在其发明的范围内，将各实施方式自由地进行组合，对各实施方式进行适当变形、省略。例如，能够使IGBT区域的栅极构造不是沟槽型而是平面型。另外，载流子存储层可以被省略。另外，在上述各实施方式中对第1导电型是n型且第2导电型是p型的情况进行了详述，但也可以将这些导电型相互调换。

Claims (7)

1.一种功率用半导体装置，其具有沟槽栅极型的IGBT区域、用于所述IGBT区域的反向导通的二极管区域，其中，
该功率用半导体装置具有半导体衬底，该半导体衬底具有第1面以及与所述第1面相反的第2面，该第1面具有包含于所述IGBT区域的部分和包含于所述二极管区域的部分，
所述半导体衬底包含有：
第1导电型的第1层，其在所述IGBT区域远离所述第2面而设置在所述第1面；
不同于所述第1导电型的第2导电型的第2层，其在所述IGBT区域远离所述第2面而设置在所述第1面；
所述第2导电型的第3层，其在所述IGBT区域远离所述第1面以及第2面进行设置，与所述第1层以及所述第2层相接触；
所述第2导电型的第4层，其远离所述第2面而设置在所述第1面，具有包含于所述二极管区域的部分；
所述第1导电型的第5层，其在所述IGBT区域与所述第3层相接触，在所述二极管区域与所述第4层相接触；
所述第2导电型的第6层，其设置在所述第2面，至少局部地包含在所述IGBT区域中，与所述第5层相接触；以及
所述第1导电型的第7层，其设置在所述第2面，至少局部地包含在所述二极管区域中，与所述第5层相接触，
在所述半导体衬底的所述第1面设置有具有侧壁的多个沟槽，所述多个沟槽包含有：栅极沟槽，其具有栅极侧壁而作为所述侧壁，该栅极侧壁设置有由所述第1层、所述第3层和所述第5层所形成的面；以及边界沟槽，其配置在所述栅极沟槽与所述二极管区域之间，所述边界沟槽具有面向所述二极管区域的边界侧壁，
所述功率用半导体装置还具有：
栅极绝缘膜，其对所述沟槽的所述侧壁进行覆盖；
沟槽电极，其隔着所述栅极绝缘膜设置在所述沟槽内；
层间绝缘膜，其设置在所述半导体衬底的所述第1面上，具有露出所述第1层以及所述第2层的IGBT开口部、局部地露出所述第4层的二极管开口部；
第1电极，其设置在所述层间绝缘膜上，经由所述IGBT开口部与所述第1层以及所述第2层相接触，经由所述二极管开口部与所述第4层相接触；以及
第2电极，其设置在所述半导体衬底的所述第2面上，与所述第6层以及所述第7层相接触，
所述第4层包含有：沟槽包覆阱区域，其对所述边界侧壁的最深部进行包覆；多个分离阱区域，其与所述沟槽包覆阱区域分离地配置；以及扩散区域，其将所述沟槽包覆阱区域以及所述多个分离阱区域之间连接，
在所述半导体衬底的与所述第1面平行的方向上的杂质浓度的比较中，所述扩散区域的杂质浓度比所述沟槽包覆阱区域以及所述分离阱区域各自的杂质浓度低，
所述第1电极与所述分离阱区域相接触且远离所述扩散区域。
2.根据权利要求1所述的功率用半导体装置，其中，
所述第1电极只与所述第4层中的所述分离阱区域相接触。
3.根据权利要求1或2所述的功率用半导体装置，其中，
所述第6层具有从所述IGBT区域向所述二极管区域内延伸的部分。
4.一种功率用半导体装置，其具有沟槽栅极型的IGBT区域、用于所述IGBT区域的反向导通的二极管区域，其中，
该功率用半导体装置具有半导体衬底，该半导体衬底具有第1面以及与所述第1面相反的第2面，该第1面具有包含于所述IGBT区域的部分和包含于所述二极管区域的部分，
所述半导体衬底包含有：
第1导电型的第1层，其在所述IGBT区域远离所述第2面而设置在所述第1面；
不同于所述第1导电型的第2导电型的第2层，其在所述IGBT区域远离所述第2面而设置在所述第1面；
所述第2导电型的第3层，其在所述IGBT区域远离所述第1面以及第2面进行设置，与所述第1层以及所述第2层相接触；
所述第2导电型的第4层，其远离所述第2面而设置在所述第1面，具有包含于所述二极管区域的部分；
所述第1导电型的第5层，其在所述IGBT区域与所述第3层相接触，在所述二极管区域与所述第4层相接触；
所述第2导电型的第6层，其设置在所述第2面，至少局部地包含在所述IGBT区域中，与所述第5层相接触；以及
所述第1导电型的第7层，其设置在所述第2面，至少局部地包含在所述二极管区域中，与所述第5层相接触，
在所述半导体衬底的所述第1面设置有具有侧壁的多个沟槽，所述多个沟槽包含有：栅极沟槽，其具有栅极侧壁而作为所述侧壁，该栅极侧壁设置有由所述第1层、所述第3层和所述第5层所形成的面；以及边界沟槽，其配置在所述栅极沟槽与所述二极管区域之间，所述边界沟槽具有面向所述二极管区域的边界侧壁，
所述功率用半导体装置还具有：
栅极绝缘膜，其对所述沟槽的所述侧壁进行覆盖；
沟槽电极，其隔着所述栅极绝缘膜设置在所述沟槽内；
层间绝缘膜，其设置在所述半导体衬底的所述第1面上，具有露出所述第1层以及所述第2层的IGBT开口部、局部地露出所述第4层的二极管开口部；
第1电极，其设置在所述层间绝缘膜上，经由所述IGBT开口部与所述第1层以及所述第2层相接触，经由所述二极管开口部与所述第4层相接触；以及
第2电极，其设置在所述半导体衬底的所述第2面上，与所述第6层以及所述第7层相接触，
所述第4层包含有：沟槽包覆阱区域，其对所述边界侧壁的最深部进行包覆；多个分离阱区域，其与所述沟槽包覆阱区域分离地配置；扩散区域，其将所述沟槽包覆阱区域以及所述多个分离阱区域之间连接；以及高浓度区域，
在所述半导体衬底的与所述第1面平行的方向上的杂质浓度的比较中，所述扩散区域的杂质浓度比所述沟槽包覆阱区域以及所述分离阱区域各自的杂质浓度低，且所述高浓度区域的杂质浓度比所述沟槽包覆阱区域以及所述分离阱区域各自的杂质浓度高，
所述第1电极只与所述第4层中的所述高浓度区域相接触。
5.根据权利要求4所述的功率用半导体装置，其中，
在所述第4层中所述高浓度区域配置在所述扩散区域上，且分别远离所述沟槽包覆阱区域以及所述分离阱区域。
6.一种功率用半导体装置，其具有包含有多个单元的IGBT区域、用于所述IGBT区域的反向导通的二极管区域，其中，
该功率用半导体装置具有半导体衬底，该半导体衬底具有第1面以及与所述第1面相反的第2面，该第1面具有包含于所述IGBT区域的部分和包含于所述二极管区域的部分，
所述半导体衬底包含有：
第1导电型的第1层，其设置在所述第2面，至少局部地包含在所述二极管区域中；
所述第1导电型的第2层，其在所述二极管区域与所述第1层相接触；以及
不同于所述第1导电型的第2导电型的第3层，其远离所述第2面而设置在所述第1面，至少局部地包含在所述二极管区域中，与所述第2层相接触，
所述功率用半导体装置还具有：
层间绝缘膜，其设置在所述半导体衬底的所述第1面上，具有局部地露出所述第3层的二极管开口部；
第1电极，其设置在所述层间绝缘膜上，经由所述二极管开口部与所述第3层相接触；以及
第2电极，其设置在所述半导体衬底的所述第2面上，与所述第1层相接触，
所述第3层包含有：第1区域，其在所述二极管区域设置于所述第1面的整体；以及多个第2区域，其在所述第1区域上相互分离地配置，
在所述半导体衬底的与所述第1面平行的方向上的杂质浓度的比较中，所述第2区域的杂质浓度比所述第1区域的杂质浓度高，
所述第1电极只与所述第3层中的所述第2区域相接触。
7.一种功率用半导体装置，其具有IGBT区域、用于所述IGBT区域的反向导通的二极管区域，其中，
该功率用半导体装置具有半导体衬底，该半导体衬底具有第1面以及与所述第1面相反的第2面，该第1面具有包含于所述IGBT区域的部分和包含于所述二极管区域的部分，
所述半导体衬底包含有：
第1导电型的第1层，其设置在所述第2面，至少局部地包含在所述二极管区域中；
所述第1导电型的第2层，其在所述二极管区域与所述第1层相接触；以及
不同于所述第1导电型的第2导电型的第3层，其远离所述第2面而设置在所述第1面，至少局部地包含在所述二极管区域中，与所述第2层相接触，
所述功率用半导体装置还具有：
层间绝缘膜，其设置在所述半导体衬底的所述第1面上，具有局部地露出所述第3层的二极管开口部；
第1电极，其设置在所述层间绝缘膜上，经由所述二极管开口部与所述第3层相接触；以及
第2电极，其设置在所述半导体衬底的所述第2面上，与所述第1层相接触，
所述第3层包含有：第1区域；第2区域，其远离所述第1区域地进行配置；以及扩散区域，其将所述第1区域以及所述第2区域之间连接，
在所述半导体衬底的与所述第1面平行的方向上的杂质浓度的比较中，所述第2区域的杂质浓度比所述第1区域的杂质浓度高，且所述扩散区域的杂质浓度比所述第1区域以及所述第2区域各自的杂质浓度低，
所述第1电极只与所述第3层中的所述第2区域相接触。
CN201510882702.1A 2014-12-03 2015-12-03 功率用半导体装置 Active CN105679814B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-244756 2014-12-03
JP2014244756A JP6261494B2 (ja) 2014-12-03 2014-12-03 電力用半導体装置

Publications (2)

Publication Number Publication Date
CN105679814A true CN105679814A (zh) 2016-06-15
CN105679814B CN105679814B (zh) 2019-02-19

Family

ID=55974425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510882702.1A Active CN105679814B (zh) 2014-12-03 2015-12-03 功率用半导体装置

Country Status (4)

Country Link
US (4) US9543293B2 (zh)
JP (1) JP6261494B2 (zh)
CN (1) CN105679814B (zh)
DE (1) DE102015221466B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109891595A (zh) * 2017-05-31 2019-06-14 富士电机株式会社 半导体装置
CN110649090A (zh) * 2018-06-27 2020-01-03 三菱电机株式会社 半导体装置、半导体装置的制造方法
CN112673466A (zh) * 2018-09-11 2021-04-16 株式会社电装 半导体装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3238260B1 (en) * 2014-12-23 2020-03-25 ABB Power Grids Switzerland AG Reverse-conducting semiconductor device
JP2017022311A (ja) * 2015-07-14 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置
JP6805655B2 (ja) * 2016-09-07 2020-12-23 富士電機株式会社 半導体装置
DE102016117005A1 (de) 2016-09-09 2018-03-15 Eaton Industries (Austria) Gmbh Schutzschaltgerät
DE102016120071A1 (de) * 2016-10-21 2018-04-26 Eaton Industries (Austria) Gmbh Niederspannungs-Schutzschaltgerät
EP3324443B1 (en) * 2016-11-17 2019-09-11 Fuji Electric Co., Ltd. Semiconductor device
JP2019004030A (ja) * 2017-06-14 2019-01-10 株式会社デンソー 半導体装置
CN110140220B (zh) * 2017-07-18 2022-04-29 富士电机株式会社 半导体装置
JP7061954B2 (ja) 2018-11-07 2022-05-02 三菱電機株式会社 半導体装置
JP7241656B2 (ja) * 2019-09-25 2023-03-17 三菱電機株式会社 半導体装置及びその製造方法
CN113921602B (zh) * 2020-07-09 2023-06-27 华大半导体有限公司 功率半导体装置
US11764209B2 (en) 2020-10-19 2023-09-19 MW RF Semiconductors, LLC Power semiconductor device with forced carrier extraction and method of manufacture
CN112260661A (zh) 2020-10-21 2021-01-22 深圳市绘王动漫科技有限公司 信号处理电路及位置检测装置
JP7533146B2 (ja) * 2020-11-16 2024-08-14 三菱電機株式会社 半導体装置
JP7494745B2 (ja) * 2021-01-26 2024-06-04 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN113421922B (zh) * 2021-06-25 2022-05-13 电子科技大学 一种具备栅极自钳位功能的三维igbt及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258363A (ja) * 2006-03-22 2007-10-04 Denso Corp 半導体装置
CN102376709A (zh) * 2010-08-17 2012-03-14 株式会社电装 半导体器件
US20140070266A1 (en) * 2012-09-12 2014-03-13 Kabushiki Kaisha Toshiba Power semiconductor device
CN103681665A (zh) * 2012-09-24 2014-03-26 株式会社东芝 半导体装置
CN104078493A (zh) * 2013-03-25 2014-10-01 株式会社东芝 半导体装置

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448083A (en) * 1991-08-08 1995-09-05 Kabushiki Kaisha Toshiba Insulated-gate semiconductor device
US6768168B1 (en) * 1995-03-14 2004-07-27 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device with low on voltage and manufacturing method thereof
JP3413569B2 (ja) * 1998-09-16 2003-06-03 株式会社日立製作所 絶縁ゲート型半導体装置およびその製造方法
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
JP4090747B2 (ja) * 2002-01-31 2008-05-28 三菱電機株式会社 絶縁ゲート型半導体装置
JP4136778B2 (ja) * 2003-05-07 2008-08-20 富士電機デバイステクノロジー株式会社 絶縁ゲート型バイポーラトランジスタ
JP4791704B2 (ja) * 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP5011748B2 (ja) 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
JP5103830B2 (ja) 2006-08-28 2012-12-19 三菱電機株式会社 絶縁ゲート型半導体装置
JP5070941B2 (ja) 2007-05-30 2012-11-14 株式会社デンソー 半導体装置
JP2008311300A (ja) * 2007-06-12 2008-12-25 Toyota Motor Corp パワー半導体装置、パワー半導体装置の製造方法、およびモータ駆動装置
EP2003694B1 (en) * 2007-06-14 2011-11-23 Denso Corporation Semiconductor device
JP4605251B2 (ja) 2007-06-14 2011-01-05 株式会社デンソー 半導体装置
JP4840370B2 (ja) 2008-01-16 2011-12-21 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
US7897997B2 (en) * 2008-02-23 2011-03-01 Force Mos Technology Co., Ltd. Trench IGBT with trench gates underneath contact areas of protection diodes
JP5206541B2 (ja) * 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
US8716792B2 (en) * 2008-09-30 2014-05-06 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure and method for the production of a semiconductor device
JP4840482B2 (ja) * 2008-10-14 2011-12-21 株式会社デンソー 半導体装置
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP5612830B2 (ja) * 2009-05-18 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102804359B (zh) * 2009-06-11 2014-06-04 丰田自动车株式会社 半导体装置
JP5333342B2 (ja) * 2009-06-29 2013-11-06 株式会社デンソー 半導体装置
JP2011023527A (ja) * 2009-07-15 2011-02-03 Toshiba Corp 半導体装置
JP5582102B2 (ja) * 2010-07-01 2014-09-03 株式会社デンソー 半導体装置
JP5664029B2 (ja) * 2010-09-01 2015-02-04 株式会社デンソー 半導体装置
JP5954856B2 (ja) * 2011-02-01 2016-07-20 ルネサスエレクトロニクス株式会社 縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法
US8541833B2 (en) * 2011-04-08 2013-09-24 Infineon Technologies Austria Ag Power transistor device vertical integration
JP6037499B2 (ja) * 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
WO2012169053A1 (ja) * 2011-06-09 2012-12-13 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
JP5937413B2 (ja) * 2011-06-15 2016-06-22 株式会社デンソー 半導体装置
JP5348276B2 (ja) * 2011-07-04 2013-11-20 株式会社デンソー 半導体装置
WO2013030943A1 (ja) * 2011-08-30 2013-03-07 トヨタ自動車株式会社 半導体装置
US8564047B2 (en) * 2011-09-27 2013-10-22 Force Mos Technology Co., Ltd. Semiconductor power devices integrated with a trenched clamp diode
US8569780B2 (en) * 2011-09-27 2013-10-29 Force Mos Technology Co., Ltd. Semiconductor power device with embedded diodes and resistors using reduced mask processes
WO2013055750A1 (en) * 2011-10-10 2013-04-18 Pakal Technologies Llc Systems and methods integrating trench-gated thyristor with trench-gated rectifier
US9397206B2 (en) * 2011-11-09 2016-07-19 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method for manufacturing the same
JP5973730B2 (ja) * 2012-01-05 2016-08-23 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ
JP5724887B2 (ja) * 2012-01-16 2015-05-27 トヨタ自動車株式会社 半導体装置
KR101604234B1 (ko) * 2012-03-05 2016-03-17 미쓰비시덴키 가부시키가이샤 반도체장치
KR20140022518A (ko) * 2012-08-13 2014-02-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
WO2014087522A1 (ja) * 2012-12-06 2014-06-12 三菱電機株式会社 半導体装置
US9123559B2 (en) * 2013-05-31 2015-09-01 Infineon Technologies Ag Method for producing a semiconductor component
CN105378923B (zh) * 2013-07-11 2019-09-27 三菱电机株式会社 半导体装置的制造方法以及pin二极管
US9843181B2 (en) * 2013-07-25 2017-12-12 Infineon Technologies Austria Ag Semiconductor device including a control circuit
DE102013108518B4 (de) * 2013-08-07 2016-11-24 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
JP6119577B2 (ja) * 2013-11-26 2017-04-26 三菱電機株式会社 半導体装置
JP6158058B2 (ja) * 2013-12-04 2017-07-05 株式会社東芝 半導体装置
US9406543B2 (en) * 2013-12-10 2016-08-02 Samsung Electronics Co., Ltd. Semiconductor power devices and methods of manufacturing the same
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
US9240450B2 (en) * 2014-02-12 2016-01-19 Infineon Technologies Ag IGBT with emitter electrode electrically connected with impurity zone
JP2015176927A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置および絶縁ゲート型バイポーラトランジスタ
JP6158123B2 (ja) * 2014-03-14 2017-07-05 株式会社東芝 半導体装置
US9318587B2 (en) * 2014-05-30 2016-04-19 Alpha And Omega Semiconductor Incorporated Injection control in semiconductor power devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258363A (ja) * 2006-03-22 2007-10-04 Denso Corp 半導体装置
CN102376709A (zh) * 2010-08-17 2012-03-14 株式会社电装 半导体器件
US20140070266A1 (en) * 2012-09-12 2014-03-13 Kabushiki Kaisha Toshiba Power semiconductor device
CN103681665A (zh) * 2012-09-24 2014-03-26 株式会社东芝 半导体装置
CN104078493A (zh) * 2013-03-25 2014-10-01 株式会社东芝 半导体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109891595A (zh) * 2017-05-31 2019-06-14 富士电机株式会社 半导体装置
CN110649090A (zh) * 2018-06-27 2020-01-03 三菱电机株式会社 半导体装置、半导体装置的制造方法
CN112673466A (zh) * 2018-09-11 2021-04-16 株式会社电装 半导体装置
CN112673466B (zh) * 2018-09-11 2024-02-23 株式会社电装 半导体装置

Also Published As

Publication number Publication date
US10249618B2 (en) 2019-04-02
DE102015221466B4 (de) 2021-07-01
US20180197853A1 (en) 2018-07-12
US20160163696A1 (en) 2016-06-09
US20170069626A1 (en) 2017-03-09
JP2016111077A (ja) 2016-06-20
US20180197854A1 (en) 2018-07-12
DE102015221466A1 (de) 2016-06-09
US9972617B2 (en) 2018-05-15
CN105679814B (zh) 2019-02-19
US9543293B2 (en) 2017-01-10
US10249619B2 (en) 2019-04-02
JP6261494B2 (ja) 2018-01-17

Similar Documents

Publication Publication Date Title
CN105679814A (zh) 功率用半导体装置
KR100714857B1 (ko) 절연 게이트형 반도체장치
US10056450B2 (en) Semiconductor device
JP6589817B2 (ja) 半導体装置
CN107210299B (zh) 半导体装置
KR100778352B1 (ko) 반도체 장치 및 그 제조 방법
US8716746B2 (en) Semiconductor device
CN102867846B (zh) 半导体器件
CN102832216B (zh) 包括绝缘栅双极晶体管和二极管的半导体设备
US20130234201A1 (en) Field stop structure, reverse conducting igbt semiconductor device and methods for manufacturing the same
US20190081030A1 (en) Semiconductor device
JP2007184486A (ja) 半導体装置
US11476355B2 (en) Semiconductor device
JPWO2020075248A1 (ja) 半導体装置及びその製造方法
JP2008060152A (ja) 半導体装置及びその製造方法
CN111344867B (zh) 半导体装置
JP5151175B2 (ja) 半導体装置
JP2020074371A (ja) 半導体装置
JP6729478B2 (ja) 半導体装置
US20160049484A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant