JP5612830B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5612830B2
JP5612830B2 JP2009119641A JP2009119641A JP5612830B2 JP 5612830 B2 JP5612830 B2 JP 5612830B2 JP 2009119641 A JP2009119641 A JP 2009119641A JP 2009119641 A JP2009119641 A JP 2009119641A JP 5612830 B2 JP5612830 B2 JP 5612830B2
Authority
JP
Japan
Prior art keywords
film
wafer
manufacturing
semiconductor device
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009119641A
Other languages
English (en)
Other versions
JP2010267899A (ja
JP2010267899A5 (ja
Inventor
辰彦 三浦
辰彦 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009119641A priority Critical patent/JP5612830B2/ja
Priority to US12/727,337 priority patent/US9177813B2/en
Publication of JP2010267899A publication Critical patent/JP2010267899A/ja
Publication of JP2010267899A5 publication Critical patent/JP2010267899A5/ja
Application granted granted Critical
Publication of JP5612830B2 publication Critical patent/JP5612830B2/ja
Priority to US14/867,400 priority patent/US20160020107A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置（または半導体集積回路装置）の製造方法におけるメタル成膜技術に適用して有効な技術に関する。
日本特開２００４−２４７５５９号公報（特許文献１）または米国特許公開２００７−０１４８８９６号公報（特許文献２）には、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の下部電極として、ＰＣＭ（Ｐｏｉｎｔ Ｃｕｓｐ Ｍａｇｎｅｔｒｏｎ）方式によるスパッタリング（すなわち、ＰＣＭスパッタリング）およびＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって、ルテニウム膜を形成する技術が開示されている。
日本特開２００１−３５８０９１号公報（特許文献３）または米国特許公開２００２−００８９０２７号公報（特許文献４）には、コンタクト・ホールへのアルミニウムの充填を良好にするために、バリア・メタル層としてのチタン膜、窒化チタン膜等を一種のイオン化スパッタリングにより形成する技術が開示されている。
日本特開２００１−１２７００５号公報（特許文献５）には、アスペクトの大きなホールをアルミニウムで埋め込むために、バリア・メタル層としてのチタン膜をＩＭＰ（Ｉｏｎ Ｍｅｔａｌ Ｐｌａｓｍａ）方式によるスパッタリング（すなわち、ＩＭＰスパッタリング）により形成する技術が開示されている。
日本特開２０００−２２３７０８号公報（特許文献６）、日本特開２００７−１６５６６３号公報（特許文献７）、日本特開２００１−２６７５６９号公報（特許文献８）、または日本特開２００６−３２５９８号公報（特許文献９）には、トレンチ・ゲート型のパワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のアルミニウム・ソース電極のバリア・メタルとしてＴｉＷを用いる技術が開示されている。
日本特開平１０−２２３７５２号公報（特許文献１０）、日本特開平６−４５２８１号公報（特許文献１１）、または日本特開２０００−２１８８０号公報（特許文献１２）には、アルミニウム配線のバリア・メタル層としてチタン膜、窒化チタン膜（またはＴｉＷ）等を通常のスパッタリングにより形成する技術が開示されている。
日本特開２００３−３１８３９５号公報（特許文献１３）、米国特許公開２００３−０１９９１５６号公報（特許文献１４）、または米国特許公開２００５−０１４５８９９号公報（特許文献１５）には、パワーＭＯＳＦＥＴのアルミニウム・ソース電極のバリア・メタルとしてＴｉＷを用い、その上にアルミニウム・ソース電極をリフローして形成する技術が開示されている。
特開２００４−２４７５５９号公報 米国特許公開２００７−０１４８８９６号公報 特開２００１−３５８０９１号公報 米国特許公開２００２−００８９０２７号公報 特開２００１−１２７００５号公報 特開２０００−２２３７０８号公報 特開２００７−１６５６６３号公報 特開２００１−２６７５６９号公報 特開２００６−３２５９８号公報 特開平１０−２２３７５２号公報 特開平６−４５２８１号公報 特開２０００−２１８８０号公報 特開２００３−３１８３９５号公報 米国特許公開２００３−０１９９１５６号公報 米国特許公開２００５−０１４５８９９号公報
保護素子としてＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）を搭載したＭＯＳＦＥＴにおいては、ＳＢＤの特性を確保するためアルミニウム・ソース電極下のアルミニウム拡散バリア・メタル膜として、ＴｉＷ（タングステンを主要な成分とする合金）膜が使用される。しかし、本願発明者らが検討したところによると、タングステン系バリア・メタル膜はＴｉＮ等のチタン系バリア・メタル膜と比べて、バリア性が低い柱状粒塊を呈するため、比較的容易にシリコン基板中にアルミニウム・スパイクが発生することが明らかとなった。
本願発明は、これらの課題を解決するためになされたものである。
本発明の目的は、信頼性の高い半導体装置の製造プロセスを提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願の一つの発明は、アルミニウム系メタル層と下層のシリコン系半導体層の間のバリア・メタル層として、タングステン系バリア・メタル膜をスパッタリング成膜によって形成する際、その下層をウエハ側にバイアスを印加したイオン化スパッタにより成膜し、上層をウエハ側にバイアスを印加しないスパッタにより成膜するものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、アルミニウム系メタル層と下層のシリコン系半導体層の間のバリア・メタル層として、タングステン系バリア・メタル膜をスパッタリング成膜によって形成する際、その下層をウエハ側にバイアスを印加したイオン化スパッタにより成膜し、上層をウエハ側にバイアスを実質的に印加しないスパッタにより成膜することにより、タングステン系バリア・メタル膜の下層部をバリア性の良好なアモルファス状態に形成することが可能となる。
本願の一実施の形態の半導体装置の製造方法に使用するマルチ・チャンバ型のウエハ処理装置の平面構成図である。 本願の一実施の形態の半導体装置の製造方法におけるタングステン系バリア・メタル膜成膜工程に使用するＰＣＭ（Ｐｏｉｎｔ Ｃｕｓｐ Ｍａｇｎｅｔｒｏｎ）方式のスパッタリング・チャンバの模式断面図である。 本願の一実施の形態の半導体装置の製造方法により製造されたパワーＭＯＳＦＥＴの一例を示すデバイス上面図である。 本願の一実施の形態の半導体装置の製造方法におけるトレンチ・ゲート・セル部のデバイス断面フロー図（ソース・コンタクト溝形成用レジスト・パターン形成工程）である。 本願の一実施の形態の半導体装置の製造方法におけるトレンチ・ゲート・セル部のデバイス断面フロー図（ソース・コンタクト溝形成工程）である。 本願の一実施の形態の半導体装置の製造方法におけるトレンチ・ゲート・セル部のデバイス断面フロー図（ソース・コンタクト溝形成用レジスト・パターン除去工程）である。 本願の一実施の形態の半導体装置の製造方法におけるトレンチ・ゲート・セル部のデバイス断面フロー図（ソース・コンタクト溝延長工程）である。 本願の一実施の形態の半導体装置の製造方法におけるトレンチ・ゲート・セル部のデバイス上面図（ｐ＋ボディ・コンタクト領域導入工程）である。 本願の一実施の形態の半導体装置の製造方法におけるトレンチ・ゲート・セル部（図８のＸ−Ｘ’断面に対応する）のデバイス断面フロー図（ｐ＋ボディ・コンタクト領域導入工程）である。 本願の一実施の形態の半導体装置の製造方法におけるトレンチ・ゲート・セル部のデバイス上面図（コンタクト溝２段構造形成工程）である。 本願の一実施の形態の半導体装置の製造方法におけるトレンチ・ゲート・セル部（図１０のＸ−Ｘ’断面に対応する）のデバイス断面フロー図（コンタクト溝２段構造形成工程）である。 本願の一実施の形態の半導体装置の製造方法におけるトレンチ・ゲート・セル部のデバイス断面フロー図（下層バリア・メタル膜成膜工程）である。 本願の一実施の形態の半導体装置の製造方法におけるトレンチ・ゲート・セル部のデバイス断面フロー図（上層バリア・メタル膜成膜工程）である。 本願の一実施の形態の半導体装置の製造方法におけるトレンチ・ゲート・セル部のデバイス断面フロー図（アルミニウム系メタル膜成膜工程）である。 本願の他の実施の形態の半導体装置の製造方法におけるトレンチ・ゲート・セル部のデバイス断面フロー図（バリア・メタル膜成膜工程）である。 図１４に対応するデバイスの広域断面構造図である。 図１６に対応するデバイスの等価回路図である。 図１３に対応するＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真である。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
１．以下の工程を含む半導体装置の製造方法：
（ａ）半導体ウエハの第1の主面上の第1の絶縁膜の上面から下方に向けて、凹部を形成する工程；
（ｂ）前記凹部の内面及び前記第1の絶縁膜の前記上面に、タングステン系バリア・メタル膜を形成する工程；
（ｃ）前記工程（ｂ）の後、前記凹部の内面および前記第1の絶縁膜の前記上面の前記タングステン系バリア・メタル膜を覆うように、アルミニウム系メタル層を形成する工程、
ここで、前記工程（ｂ）は、以下の下位工程を含む：
（ｂ１）前記半導体ウエハにバイアス電圧を印加しながらイオン化スパッタ成膜により、前記凹部の内面及び前記第1の絶縁膜の前記上面に、前記タングステン系バリア・メタル膜の内の第１層膜を形成する工程；
（ｂ２）前記半導体ウエハにバイアス電圧を実質的に印加しないスパッタ成膜により、前記第１層膜上に、前記タングステン系バリア・メタル膜の内の第２層膜を形成する工程。
２．前記１項の半導体装置の製造方法において、前記工程（ｂ）において、前記タングステン系バリア・メタル膜は、タングステンを主要な成分として含み、チタンを副次的な成分として含む。
３．前記１または２項の半導体装置の製造方法において、前記第１層膜は、主にアモルファス構造を呈している。
４．前記１から３項のいずれか一つの半導体装置の製造方法において、前記第２層膜は、主に柱状結晶構造を呈している。
５．前記１から４項のいずれか一つの半導体装置の製造方法において、前記下位工程（ｂ１）と（ｂ２）は、同一の成膜チャンバ内で行われる。
６．前記１から４項のいずれか一つの半導体装置の製造方法において、前記下位工程（ｂ１）と（ｂ２）は、それぞれ異なる成膜チャンバ内で行われる。
７．前記１から６項のいずれか一つの半導体装置の製造方法において、前記下位工程（ｂ２）は、スパッタ・ターゲットに高周波バイアス電圧を実質的に印加しないで実行される。
８．前記１から７項のいずれか一つの半導体装置の製造方法において、前記半導体ウエハの前記第1の主面上には、多数の半導体チップ領域があり、各チップ領域には、ショットキ・バリア・ダイオードが形成される。
９．前記８項の半導体装置の製造方法において、各チップ領域には、パワーＭＯＳＦＥＴが形成される。
１０．前記１から９項のいずれか一つの半導体装置の製造方法において、前記凹部は、２段構造を呈している。
１１．以下の工程を含む半導体装置の製造方法：
（ａ）半導体ウエハの第1の主面上の第1の絶縁膜の上面から下方に向けて、凹部を形成する工程；
（ｂ）前記凹部の内面及び前記第1の絶縁膜の前記上面に、前記半導体ウエハにバイアス電圧を印加しながらイオン化スパッタ成膜により、前記凹部の内面及び前記第1の絶縁膜の前記上面に、タングステン系バリア・メタル膜を形成する工程；
（ｃ）前記工程（ｂ）の後、前記凹部の内面および前記第1の絶縁膜の前記上面の前記タングステン系バリア・メタル膜を覆うように、アルミニウム系メタル層を形成する工程。
１２．前記１１項の半導体装置の製造方法において、前記工程（ｂ）において、前記タングステン系バリア・メタル膜は、タングステンを主要な成分として含み、チタンを副次的な成分として含む。
１３．前記１１項の半導体装置の製造方法において、前記タングステン系バリア・メタル膜は、主にアモルファス構造を呈する層を有する。
１４．前記１１または１２項の半導体装置の製造方法において、前記半導体ウエハの前記第1の主面上には、多数の半導体チップ領域があり、各チップ領域には、ショットキ・バリア・ダイオードが形成される。
１５．前記１４項の半導体装置の製造方法において、各チップ領域には、パワーＭＯＳＦＥＴが形成される。
１６．前記１１から１５項のいずれか一つの半導体装置の製造方法において、前記凹部は、２段構造を呈している。
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
更に、本願において、「半導体装置」というときは、主に、各種トランジスタ（能動素子）などの単体デバイスや、これらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。なお、単体といっても、実際は、微小な素子を複数集積したものもある。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）や、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。また、「ＭＯＳ」といっても、絶縁膜を酸化物に限定しているわけではない。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノ・クラスタリング・シリカ（Nano-Clustering Silica:NSC）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、ＳｉＮ，ＳｉＣＮ，ＳｉＮＨ，ＳｉＣＮＨ等がある。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
５．「ウエハ」というときは、通常は半導体装置（半導体集積回路装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャル・ウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
６．「イオン化スパッタリング」は、指向性スパッタリングの一種であるが、通常のメタル・スパッタ成膜が主に電気的に中性のスパッタ原子、分子、又は、これらのクラスタによっているのに対して、イオン化されたメタル・イオン等がシース電圧（更に付加的なバイアスを印加することもある）により、ウエハ面に比較的大きな垂直速度成分を持って入射することを利用して、カバレッジが良好なスパッタ成膜を実現したものである。このイオン化スパッタリング方式には、種々の形式があるが、ここでは、ＰＣＭ方式について具体的に説明するが、この方式に限定されないことはいうまでもない。従って、「イオン化スパッタリング」は、成膜にイオン化された成膜目的メタル原子が実質的に寄与している方式であれば、その名称を問わない。本実施の形態では、イオン化スパッタリング装置として、ＰＣＭ方式のキヤノン・アネルバ（Ｃａｎｏｎ Ａｎｅｌｖａ）社製のＩ−１０８０ ＰＣＭを使用した例について具体的に説明したが、その他のイオン化スパッタリング装置としては、アプライド・マテリアルズ（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ）のＳＩＰ−ＰＶＤ（Ｓｅｌｆ−Ｉｏｎｉｚｅｄ Ｐｌａｓｍａ Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置等がある。また、アルバック（Ｕｌｖａｃ）社も類似の装置を提供している。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
なお、ＰＣＭスパッタ成膜を用いたアルミニウム系メタル電極の形成技術の詳細については、日本特願第２００９−０９２９７３号（日本出願日２００９年４月７日）に詳しく記載されているので、本願では原則として、それらの部分の説明は繰り返さない。
１．本願の一実施の形態の半導体装置の製造方法に使用するメタル成膜装置等の説明（主に図１および図２）
まず、本願の一実施の形態の半導体装置の製造方法に使用するメタル成膜装置等について、簡単に説明する。図１は、本願の一実施の形態の半導体装置の製造方法に使用するマルチ・チャンバ型（クラスタ型）のウエハ処理装置の平面構成図である。
図１に示すように、前記製造プロセスに使用するスパッタリング装置（ＴｉＷ用ＰＣＭイオン化スパッタ成膜チャンバ５８、ＡｌＳｉスパッタリング・チャンバ６１、ＴｉＷ用ロング・スロー・スパッタ成膜チャンバ５９）、熱処理装置（プリヒート処理チャンバ５６）、エッチング装置（スパッタ・エッチング・チャンバ５７）等は、クラスタ装置５１に集積されている。このクラスタ装置５１には４個のウエハ・カセット５３を常圧下で収容するロードポート５２（または前室）がある。ロードポート５２に収容されたウエハは二つのロードロック室５４のいずれかを介して、真空に変換されて真空搬送室５５を通して各処理チャンバに供給される。排出時はその逆である。
なお、この実施の形態では、ＴｉＷ膜成膜後のシリサイデーション・アニール工程は、マルチ・チャンバ型ウエハ処理装置５１とは異なる外部のバッチ処理炉により処理する例を示すが、たとえば、複数あるＡｌＳｉスパッタリング・チャンバ６１の内の一つを枚葉式のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）チャンバとすることで、一連のプロセスにおいて、ウエハ１を大気に触れさせることなく実行するようにしてもよい。
図２は、本願の一実施の形態の半導体装置の製造方法におけるタングステン系バリア・メタル膜成膜工程に使用するＰＣＭ（Ｐｏｉｎｔ Ｃｕｓｐ Ｍａｇｎｅｔｒｏｎ）方式のスパッタリング・チャンバ５８の模式断面図である。このスパッタ・チャンバ（スパッタ装置）も他の汎用のメタル・スパッタ装置と同様に、マグネトロン・スパッタ（Ｍａｇｎｅｔｒｏｎ Ｓｐｕｔｔｅｒ）方式に含まれる。図２に示すように、チャンバ５８の下部には、下部電極（ウエハ・ステージ）６２が設けられており、成膜時には、このウエハ・ステージ６２上にデバイス面１ａ（裏面１ｂの反対の面）を上に向けて、ウエハ１がセットされている。下部電極６２には、下部電極高周波バイアス電源６３（たとえば１３．５６ＭＨｚ）により、高周波バイアス（第2の高周波電力）が印加できるようになっており、また、直接、接地可能にもなっている。また、ウエハ・ステージ６２内には、静電チャック電極６５が設けられており、静電チャック制御系６４により、オン・オフ可能とされている。
このウエハ・ステージ６２に対向して、チャンバ５８の上部には、上部電極（ターゲット・バッキング・プレート）６６が設けられており、その下面にはタングステン系のターゲット６７（ここでは、たとえば、１０％程度のチタンを含有するＴｉＷターゲットである）がセットされている。この上部電極６６には、上部電極直流バイアス電源７４および上部電極高周波電源７５（たとえば６０ＭＨｚ）から、直流電力（直流バイアス）及び高周波電力（第1の高周波電力）が印加可能となっている（両方及びどちらか一方を選択可能）。これらによって、たとえばアルゴン・プラズマ７６等の励起と所望のバイアス電圧の発生が可能となっている（イオン化スパッタ・モードでは、少なくとも、この第1の高周波電力はオン状態である）。更に、ターゲット・バッキング・プレート６６の上側近傍には、磁石のＳ極７１、Ｎ極７２を交互に配置したマグネット保持回転テーブル６８があり、駆動軸７３（回転軸）によって回転可能となっている。
チャンバ５８の外には、ガス供給制御系７７が設けられており、ガス供給経路７８を通して、チャンバ６１内にアルゴン・ガスその他のガスを供給できるようになっている。また、チャンバ５８内は、下方に設けられた排気口８１を通して、真空排気系７９により真空排気され、スパッタリングに必要な高真空を保持可能とされている。
２．本願の一実施の形態の半導体装置の製造方法により製造したパワーＭＯＳＦＥＴのデバイス構造の一例の説明（主に図３、図１６、および図１７）
図３は、本願の一実施の形態の半導体装置の製造方法により製造されたパワーＭＯＳＦＥＴの一例を示すデバイス上面図である。図３に示すように、正方形又は長方形の板状のシリコン系半導体基板（個々のチップに分割する前はウエハである）上に素子を形成したパワーＭＯＳＦＥＴ素子チップ８（トレンチ・ゲート・パワーＭＯＳ型半導体装置）は中央部にあるソースパッド領域１１（アルミニウム系パッド）が主要な面積を占めている。その下には、帯状ＳＢＤ領域１０を挟んで、帯状ゲート電極と帯状ソース・コンタクト領域が交互に多数形成された帯状繰り返しデバイス・パターン領域Ｒ（リニア・セル領域）がある。より正確には、リニア・セル領域Ｒは、ソースパッド領域１１の下方のほぼ全体に広がっており、破線で囲った部分はその一部である。このリニア・セル領域Ｒの周辺には、ゲート電極を周辺から外部に引き出すゲートパッド領域１３がある。更にその周りには、アルミニウム・ガードリング１９が設けられている。そして、チップ８の最外周部はウエハをダイシング等により分割する際の領域、すなわち、スクライブ領域１４である。
図１６は図１４に対応するデバイスの広域断面構造図である。図１７は図１６に対応するデバイスの等価回路図である。これらに基づいて、図３のＳＢＤ部および帯状繰り返しデバイス・パターン領域切り出し部分Ｒに対応するデバイス断面の概要を説明する。
図１７に示すように、パワーＭＯＳＦＥＴ素子には、サージ電圧を逃がすための保護ダイオードとしてのＳＢＤが組み込まれている。製造工程（アルミニウム系ソース電極形成完了時点）の断面（ＳＢＤ部および帯状繰り返しデバイス・パターン領域切り出し部分Ｒ）は、図１６のようになる。すなわち、シリコン系半導体単結晶ウエハ１上（表側１ａおよび裏側１ｂ）にデバイスが構成されている。ここでは、ウエハ１として、たとえば、ｎ＋シリコン基板部１ｓ、ｎ型エピタキシャル層１ｅ（この部分は大部分、ｎ型ドリフト領域２を構成する）等を有するものを用いている。ｎ＋シリコン基板部１ｓの裏面には、ドレイン電極２０である裏面メタル層が形成されている。
図１６に示すように、中央部を占めるのがＳＢＤ領域１０であり、その両側がＭＯＳＦＥＴのセル領域１２である。ＳＢＤ領域１０のＳＢＤ主要部１０ａにおいては、ｎ型エピタキシャル層１ｅと下層バリア・メタル膜（第１層膜）２３ａとが、（図示しない）薄いチタン・シリサイド膜を挟んで対向しており、ここで、ショットキ（Ｓｃｈｏｔｔｋｙ）接合を形成している。ＳＢＤ主要部１０ａの下方のｎ型エピタキシャル層１ｅの両側には、比較的深いｐ型ウエル領域１５が設けられており、ダミー・トレンチ・ゲート電極６ｄとともに、素子分離領域を構成している。
一方、ＭＯＳＦＥＴのセル領域１２のｎ型エピタキシャル層１ｅの上方には、ｐ型ベース領域３が形成されており、このｐ型ベース領域３を貫通してｎ型エピタキシャル層１ｅの内部に達するトレンチ・ゲート電極（ポリシリコン電極）６が設けられている。このトレンチ・ゲート電極６は、周辺の半導体領域と、ゲート絶縁膜７によって絶縁されている。トレンチ・ゲート電極６の両側のｐ型ベース領域３の表面領域には、ｎ＋ソース領域４が設けられており、隣接するｎ＋ソース領域４の間の半導体領域表面には、ｐ＋ボディ・コンタクト領域５が設けられている。トレンチ・ゲート電極６の頭部は、比較的厚い層間絶縁膜２１で被覆されており、隣接する層間絶縁膜２１の間は、２段構造の凹部（ソース・コンタクト溝）２２となっている。なお、このような構造にすると、コンタクト部分の面積が大きくなり、コンタクト特性を向上させることができるメリットがある。一方、２段構造の凹部（ソース・コンタクト溝）２２とすることで、最下段（凹部底面下段２６）と上段（凹部底面上段２５）の境界部において（図１１参照）、構造が複雑になるデメリットがある。従って、そのようなデメリットを回避したい場合は、平坦な底面を有する構造とすることもできる。
半導体基板１の表側表面および層間絶縁膜２１を覆うように、下層バリア・メタル膜（第１層膜）２３ａおよび上層バリア・メタル膜（第２層膜）２３ｂが形成されており、その上に厚いアルミニウム系メタル膜（ソース電極）２４が形成されている。
３．本願の一実施の形態の半導体装置の製造方法における関連するデバイス断面プロセス・フローの概要説明（主に図４から図１４）
このセクションでは、０．１５マイクロ・メートル・プロセスのリニア・トレンチ・ゲート型パワーＭＯＳＦＥＴの例について、図４から図１１に基づいて、セクション２における図３の帯状繰り返しデバイス・パターン領域切り出し部分Ｒのトレンチ・ゲート・セル部１２に対応するデバイス断面等について、プロセス・フローを説明する。
図４は、本願の一実施の形態の半導体装置の製造方法におけるトレンチ・ゲート・セル部のデバイス断面フロー図（ソース・コンタクト溝形成用レジスト・パターン形成工程）である。ここでは、２００ファイのｎ＋型シリコン単結晶ウエハ（シリコン系ウエハ）にｎ型エピタキシャル層（たとえばエピタキシャル層の厚さは、４マイクロ・メートル程度）を形成したｎ型エピタキシャル・ウエハ１を原材料ウエハとして使用する例を説明するが、ウエハの径は３００ファイでも４５０ファイでも、その他でもよい。また、ウエハの導電型はｐ型等でもよい。更に、ウエハの形式はエピタキシャル・ウエハに限らず、他の半導体基板や絶縁性基板等であってもよい。また、必要があれば、シリコン系以外の半導体ウエハ又は基板であってもよい。
図４に示すように、半導体ウエハ１は、主にｎ＋シリコン基板部１ｓとエピタキシャル層１ｅからなり、エピタキシャル層１ｅ内には、もともとのｎ型エピタキシャル層であるｎ型ドリフト領域２があり、その上部には、ｐ型チャネル領域（ｐ型ベース領域）３、ｎ＋ソース領域４等が形成されている。エピタキシャル層１ｅから上部が突出するように、複数のトレンチ・ゲート電極（ポリシリコン電極）６が周期的に設けられており、各トレンチ・ゲート電極６の中下部周辺には、ゲート絶縁膜７が設けられている。半導体ウエハ１のデバイス面側１ａには、層間絶縁膜２１が形成されており、各トレンチ・ゲート電極６を完全にカバーしている。この層間絶縁膜２１としては、下層から、たとえば６０ｎｍ程度の厚さを有する窒化シリコン膜（窒化シリコン系絶縁膜）、３００ｎｍ程度の厚さを有するＰＳＧ膜（酸化シリコン系絶縁膜）、９５ｎｍ程度の厚さを有するＳＯＧ膜（酸化シリコン系絶縁膜）等からなる多層絶縁膜を例示することができる。
層間絶縁膜２１上には、加工のためのレジスト膜９が形成されている。このレジスト膜９をエッチング・マスクとして、ドライ・エッチングを実行すると、図５に示すように、凹部（ソース・コンタクト溝）２２が形成される。次に、不要になったレジスト膜９を除去すると図６に示すように状態となる。
次に、パターニングされた層間絶縁膜２１をエッチング・マスクとして、更にドライ・エッチングを実行すると、図７に示すように、凹部（ソース・コンタクト溝）２２がｐ型チャネル領域３の上端まで延長される。
この時点の図７に対応する（図９にも対応している）デバイス上面（ウエハ上面）を図８に示す。図８において、セル繰り返し単位領域Ｇを図９にも対応して示す。
図７に続き、図９に示すように、ソース・コンタクト溝２２（たとえば溝底幅３００ｎｍ程度、深さ８５０ｎｍ程度、アスペクト比２以上、５以下程度であり、平均的には、２．８程度である）を通して、イオン注入により、ｐ型チャネル領域３の表面領域に、ｐ＋ボディ・コンタクト領域５を導入する。
次に、図１１に示すように、ウエハ１の表側１ａに対して、等方性酸化膜エッチングを実行することにより、層間絶縁膜２１の幅を減少させる。これにより、凹部底面上段２５および凹部底面下段２６から構成された２段構造を有する凹部（ソース・コンタクト溝）２２が完成する。この時点の図１１に対応するデバイス上面（ウエハ上面）を図１０に示す。
図１１の状態で、図１２に示すように、半導体ウエハ１のデバイス面側１ａのほぼ全面に、下層バリア・メタル膜２３ａとしてのＴｉＷ膜を、ウエハ側にバイアスを印加したＰＣＭスパッタ成膜（イオン化スパッタ成膜）により、形成する。
このＴｉＷ膜２３ａのスパッタ成膜は、たとえば、以下のような手順で実施する。すなわち、図１のウエハ搬送容器（ウエハ・カセット）５３にウエハ１を収容して、マルチ・チャンバ型ウエハ処理装置５１のロード・ポート５２にセットする。そこから、ウエハ１は、まず、脱ガス・チャンバ５６内のウエハ・ステージにセットされ、表面の水分等を除去するためのプレ・ヒート処理が実行される。プレ・ヒート処理の条件としては、たとえば、ステージ温度設定摂氏３７５度程度、圧力２６６パスカル程度、アルゴン流量２００ｓｃｃｍ程度、処理時間５０秒程度を例示することができる。
次に、ウエハ１は図１のスパッタ・エッチ・チャンバ５７のウエハ・ステージにセットされ、表面の酸化膜を除去するためのスパッタ・エッチ処理が実行される。スパッタ・エッチ処理の条件としては、たとえば、ステージ温度無制御、圧力０．５パスカル程度、アルゴン流量３７．５ｓｃｃｍ程度、プラズマ励起方法は、たとえばＣＣＰ（Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、高周波パワー４００W（たとえば６０ＭＨz）、処理時間２５秒程度、エッチング量は１０ｎｍ程度を例示することができる。
次に、ウエハ１は図１及び図２のＴｉＷ用ＰＣＭイオン化スパッタ成膜チャンバ５８のウエハ・ステージにセットされ、たとえば、ＰＣＭスパッタ方式により下層ＴｉＷスパッタ成膜処理が実行される。成膜条件は、たとえば、膜厚１２５ｎｍ程度、処理時間５０秒程度、真空度１８パスカル程度、アルゴン流量１７５ｓｃｃｍ程度、ステージ温度は室温（ウエハは静電チャックをオンとし、たとえばガス冷却）、ターゲット側高周波電力４ｋＷワット程度（たとえば６０ＭＨｚ）、ウエハ側高周波電力４００ワット程度（たとえば１３．５６ＭＨｚ）、ターゲット側直流バイアス電圧オフ（成膜レート不足のときは印加するとレートが向上する）、ターゲット組成チタン１０％タングステン９０％（重量％）である。なお、この工程はＰＣＭ方式の外、他のイオン化スパッタ方式でも実施可能である。
続いて、図１３に示すように、ＴｉＷ膜２３ａ上のほぼ全面に、上層バリア・メタル膜２３ｂ（ＴｉＷ膜）をウエハ側に実質的にバイアスを印加しないＰＣＭスパッタ成膜（イオン化スパッタ成膜）により形成する。このＴｉＷ膜２３ｂのウエハ側に実質的にバイアスを印加しないＰＣＭスパッタ成膜（イオン化スパッタ成膜）は、たとえば、以下のような手順で実施する。すなわち、ウエハ１は図１のＴｉＷ用ＰＣＭイオン化スパッタ成膜チャンバ５８（図２）内において、そのまま下部電極６２が接地され、ＴｉＷ膜２３ｂのＰＣＭスパッタ成膜処理が実行される。成膜条件は、たとえば、膜厚１２５ｎｍ程度、処理時間５０秒程度、真空度１８パスカル程度、アルゴン流量１７５ｓｃｃｍ程度、ステージ温度は室温（ウエハは静電チャックをオンとし、たとえばガス冷却）、ターゲット側高周波電力４ｋＷワット程度（たとえば６０ＭＨｚ）、ウエハ側高周波電力オフ、ターゲット側直流バイアス電圧オフ（成膜レート不足のときは印加するとレートが向上する）、ターゲット組成チタン１０％タングステン９０％（重量％）である。なお、この工程はＰＣＭ方式の外、他のイオン化スパッタ方式でも実施可能である。また、この工程は、凹部（ソース・コンタクト溝）２２の形状によっては（埋め込み特性の要求が比較的ゆるい時等）、図１のＴｉＷ用ＬＴ（Ｌｏｎｇ Ｔｈｒｏｗ）スパッタ成膜チャンバ５９のような通常のイオン化スパッタ方式でないスパッタ成膜チャンバを用いて実行することもできる。
次に、シリサイデーション・アニールを実施すると、図１３において、ＴｉＷ膜２３ａ部分と接しているシリコン部材表面が、ＴｉＷ膜２３ａの下面及び内部から供給されたチタンにより、薄いチタン・シリサイドとなるが、図示が煩雑になるので、図１３から図１６においては、これらの変化は表示しない。
このシリサイデーション・アニールは、たとえば、以下のような手順で実施する。すなわち、ウエハ１は図１のマルチ・チャンバ型ウエハ処理装置の外部へ搬出される。そして、ウエハ容器５３に収容されて、たとえば、バッチ式のアニール装置に移送され、シリサイデーション・アニール処理が実行される。このシリサイデーション・アニール処理の条件としては、たとえば、温度摂氏６５０度程度、雰囲気圧力は、たとえば常圧、窒素ガス流量１５リットル/分程度、処理時間１０分程度を例示することができる。なお、この工程はマルチ・チャンバ型ウエハ処理装置５１内またはその他の場所に設けられた枚葉式のＲＴＡ装置によっても実施可能である。
シリサイデーション・アニールが完了すると、図１４に示すように、たとえば、ＰＣＭスパッタ成膜（たとえば、図１のアルミニウム系メタル膜スパッタリング・チャンバ６１を図２のＴｉＷ用ＰＣＭイオン化スパッタ成膜チャンバ５８と同様なものとする）により、ＴｉＷ膜２３ｂ上のほぼ全面に、シード・アルミニウム系メタル膜２４ｓを形成する。なお、シード・アルミニウム系メタル膜部２４ｓおよび本体のアルミニウム系メタル膜２４は、その他のイオン化スパッタ成膜装置を用いて実行することもできる。また、埋め込み特性に関してあまり厳しくない状況では、ＬＴスパッタ成膜チャンバ５９（図１）と同様な、通常の非イオン化スパッタ成膜装置を用いることもできる。
このシード・アルミニウム系メタル膜２４ｓのスパッタ成膜は、たとえば、以下のような手順で実施する。すなわち、ウエハ１は、バッチ式のアニール装置から排出され、図１のウエハ搬送容器（ウエハ・カセット）５３に収容されて、マルチ・チャンバ型ウエハ処理装置５１のロード・ポート５２にセットされる。そこから、ウエハ１は、再び、脱ガス・チャンバ５６内のウエハ・ステージにセットされ、表面の水分等を除去するためのプレ・ヒート処理が実行される。プレ・ヒート処理の条件としては、たとえば、ステージ温度設定摂氏３７５度程度、圧力２６６パスカル程度、アルゴン流量２００ｓｃｃｍ程度、処理時間５０秒程度を例示することができる。
その後、ウエハ１は、図１及び図２に示すアルミニウム系メタル膜スパッタリング・チャンバ６１内のウエハ・ステージ６２上にセットされ、シード・アルミニウム系メタル膜２４ｓのスパッタ成膜処理が実行される。このシード・アルミニウム系メタル膜成膜処理の条件としては、たとえば、ステージ温度設定摂氏４２０度程度（静電チャックはオフ）、圧力５パスカル程度、アルゴン流量２０ｓｃｃｍ程度、上部電極高周波パワー４ｋW（たとえば６０MHz）、上部電極直流パワー１ｋW、下部電極高周波パワー２００W（たとえば１３．５６MHz）、処理時間３分程度、成膜量は６００ｎｍ程度を例示することができる。なお、ステージ温度設定の好適な範囲としては、摂氏４００度から摂氏４４０度程度である。ここで、静電チャックをオフとすることで、シード・アルミニウム系メタル膜成膜処理時に、ウエハ温度が上がりすぎ、堆積したアルミニウム系メタル部材のリフローが過剰に進行して、ソース・コンタクト溝２２の上部を閉鎖することを回避することができる。すなわち、アルミニウム系メタル部材膜形成の前半部分では、リフローによる平坦化よりも、ソース・コンタクト溝２２の底面部に十分厚いアルミニウム系メタル部材膜を形成することの方が、最終的な埋め込み特性への寄与が大きい。従って、下部電極のバイアスは、メタル・イオンをウエハ上に、より垂直に行きこむ点で、この前半部分においては、特に有効である。
次に、図１４に示すように、シード・アルミニウム系メタル膜２４ｓ上のほぼ全面に、ＰＣＭスパッタ成膜（たとえば、図１のアルミニウム系メタル膜スパッタリング・チャンバ６１を図２のＴｉＷ用ＰＣＭイオン化スパッタ成膜チャンバ５８と同様なものとする）により、シード・アルミニウム系メタル膜２４ｓと一体と成って、凹部（ソース・コンタクト溝）２２の内部を満たし、更に凹部（ソース・コンタクト溝）２２外のＴｉＷ膜２３ｂ上を覆うように、アルミニウム系メタル膜２４を形成する。すなわち、この処理により、ソース電極２４（ＩＧＢＴにあってはエミッタ電極）となるべきアルミニウム系メタル膜２４は形成される。
この後者のアルミニウム系メタル膜２４のスパッタ成膜処理（後半部分）は、たとえば、以下のような手順で実施する。すなわち、ウエハ１は、シード・アルミニウム系メタル膜２４ｓの成膜の際の成膜室６１のウエハ・ステージ６２上にセットされた状態で（諸条件もほぼそのままの状態で）、連続的に、以下の処理条件に移行する。すなわち、後者のアルミニウム系メタル膜２４のスパッタ成膜処理の条件としては、たとえば、ステージ温度設定摂氏４２０度程度（静電チャックはオン）、圧力５パスカル程度、アルゴン流量２０ｓｃｃｍ程度、上部電極高周波パワー４ｋW（たとえば６０MHz）、上部電極直流パワー１ｋW、下部電極高周波パワーはオフ、処理時間３分程度、成膜量は６００ｎｍ程度を例示することができる。なお、ステージ温度設定の好適な範囲としては、摂氏４００度から摂氏４４０度程度である。
なお、スパッタ成膜処理（前半部分および後半部）の際のステージ温度設定は、摂氏４００度未満では、十分にリフローが進まず、摂氏４４０度を越えると不所望なメタルの凝集現象がおきやすくなる。また、スパッタ成膜処理（後半部）において、下部電極高周波パワーはオンにしておくと、ウエハ温度の不所望な上昇により、同様な凝集現象が起こる傾向がある。
なお、ソース電極材料としては、ここで説明するシリコン添加アルミニウム系メタル（ＡｌＳｉ）のほか、ＡｌＣｕ，純Ａｌ、銅系メタル部材等が使用可能である。
その後、アルミニウム系メタル膜２４をパターニングし、その上に、ファイナル・パッシベーション絶縁膜（たとえば2マイクロ・メータ程度の厚さを有する塗布系ポリイミド樹脂膜等の有機系絶縁膜）を形成して、必要な開口を形成し、個々のチップに分割すると、図３に示すようなデバイスとなる。
４．本願の他の実施の形態の半導体装置の製造方法によるデバイスのバリア・メタル構造の説明（主に図１５）
ここに説明する構造は、図１２および図１３に説明した２段バリア・メタル成膜プロセスに対する変形例によるデバイス構造である。
図１５は本願の他の実施の形態の半導体装置の製造方法におけるトレンチ・ゲート・セル部のデバイス断面フロー図（バリア・メタル膜成膜工程）である。このプロセスにおいては、ウエハ側にバイアスを印加した状態で、ＰＣＭスパッタ成膜等のイオン化スパッタ成膜処理を実行することにより、全厚にわたり、タングステン系バリア・メタル膜２３（ＴｉＷ膜）を形成するものである。
成膜条件は、たとえば、膜厚２５０ｎｍ程度、処理時間１００秒程度、真空度１８パスカル程度、アルゴン流量１７５ｓｃｃｍ程度、ステージ温度は室温（ウエハは静電チャックをオンとし、たとえばガス冷却）、ターゲット側高周波電力４０００ワット程度（たとえば６０ＭＨｚ）、ウエハ側高周波電力４００ワット程度（たとえば１３．５６ＭＨｚ）、ターゲット側直流バイアス電圧オフ（成膜レート不足のときは印加するとレートが向上する）、ターゲット組成チタン１０％タングステン９０％（重量％）である。
この１段バリア・メタル成膜プロセスによれば、タングステン系バリア・メタル膜２３（ＴｉＷ膜）全体が、バリア性のよいアモルファス状態となるので、膜厚全体を薄くすることができる。
これに対して、セクション３に説明した２段バリア・メタル成膜プロセスによると、下層バリア・メタル膜（第１層膜）２３ａがバリア性のよいアモルファス状態となり、良好な対アルミニウム拡散バリアとして作用する。一方、上層バリア・メタル膜（第２層膜）２３ｂは、バリア性におとる柱状粒塊構造を呈するが、従来から実績のあるアルミニウムに対する良好なリフロー性を利用することができるメリットがある。
５．本願の一実施の形態の半導体装置の製造方法により製造したパワーＭＯＳＦＥＴの断面形状を示すデータの説明及び本願全体に対する考察等（主に図１８）
図１８は図１３に対応するＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真である。すなわち、セクション３に説明した２段バリア・メタル成膜プロセスによるパワーＭＯＳＦＥＴのセル領域（トレンチ・ゲート・セル部）１２の断面形状を示す。溝底部分Ｂは、２段構造を呈する凹部（ソース・コンタクト溝）２２の底部であり、ほぼ完全に埋め込まれていることがわかる。また、層間絶縁膜２１（図１３）上の上層バリア・メタル膜２３ｂと下層バリア・メタル膜２３ａを比較すると、上層バリア・メタル膜２３ｂの粒塊が柱状を呈していることがわかる。
本願発明者等が解析したところによると、下地が外側に凸となっている部分で、柱状粒塊（柱状結晶）の境界部に隙間ができやすいことが、バリア性の低下の原因と考えられる。アモルファス状態のバリア・メタル膜では、粒塊の境界がアルミニウムの高速拡散路として作用することがなく、良好なバリア性を示すものと考えられる。なお、チタンを主要な成分とするチタン系のバリア・メタル（ＴｉＮなど）は、緻密な構造を有するため、このような柱状粒塊に起因する問題は発生しない。また、ＳＢＤを内蔵する素子では、ＳＢＤ特性を確保するためには、タングステン系バリア・メタルを使用しなければならないという理由もあり、更に、タングステン系バリア・メタルの方が、チタン系のバリア・メタルと比較して、ウエハの反り等の点で、製造が容易である。
イオン化スパッタ成膜において、ウエハ側にバイアス電力を印加すると、膜質がアモルファスとなるのは、入射メタル粒子のエネルギーが高いので、そのエネルギーによって粒塊構造がアモルファス化するためである。また、ウエハ側にバイアス電力を印加すると、凹部（ソース・コンタクト溝）２２の底部において、再スパッタが起こるため、底部側面への再付着等により、平坦加工化が向上するものと考えられる。
セクション３および４に説明した各種の方法によるバリア・メタル膜の成膜方法においては、従来の非イオン化スパッタ成膜（通常のロング・スロー・スパッタなど）と比較して、ウエハの反りが低減されていることが、本願発明者のデータ解析によって明らかにされている。すなわち、シリサイデーション・アニール直後での平均そり量を比較すると、非イオン化スパッタ成膜によるものが、６８．２６マイクロ・メートル程度であるのに対して、たとえば、セクション３に説明した２段方式によるものでは、３９．５６マイクロ・メートル程度である。
６．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本願の発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、パワーＭＯＳＦＥＴを例にとり具体的に説明したが、本願の発明はそれに限定されるものではなく、ＩＧＢＴ等のその他の単体や、それらを含む集積回路素子その他に広く適用できることは言うまでもない。
また、前記実施の形態では、Ｎチャネル型パワーＭＯＳＦＥＴ等のＮチャネル型デバイスについて具体的に説明したが、本願の発明はそれに限定されるものではなく、Ｐチャネル型パワーＭＯＳＦＥＴ等のＰチャネル型デバイスにも適用できることは言うまでもない。その場合には、前記実施の形態において、ＰとＮを総入れ替えするＰＮ反転操作を実行すればよい。
また、前記実施の形態では、メタル部材膜の形成方法として、主にスパッタ成膜法を中心に説明したが、本願の発明はそれに限定されるものではなく、必要に応じて、ＣＶＤ法、メッキ法等の適用できることは言うまでもない。
１ 半導体ウエハ（エピタキシャル・ウエハ）
１ａ ウエハのデバイス面（第1の主面）
１ｂ ウエハの裏面
１ｅ エピタキシャル層（ｎ型エピタキシャル層）
１ｓ ｎ＋シリコン基板部
２ ｎ型ドリフト領域
３ ｐ型チャネル領域（ｐ型ベース領域）
４ ｎ＋ソース領域
５ ｐ＋ボディ・コンタクト領域
６ トレンチ・ゲート電極（ポリシリコン電極）
６ｄ ダミー・トレンチ・ゲート電極（ポリシリコン電極）
７ ゲート絶縁膜
８ チップ又はチップ領域
９ レジスト膜
１０ ＳＢＤ領域
１０ａ ＳＢＤ主要部
１１ ソース・パッド
１２ セル領域（トレンチ・ゲート・セル部）
１３ ゲート・パッド
１４ スクライブ領域（ダイシング領域）
１５ ｐ型ウエル領域
１９ ガード・リング
２０ ドレイン電極
２１ 層間絶縁膜
２２ 凹部（ソース・コンタクト溝）
２３ バリア・メタル膜
２３ａ 下層バリア・メタル膜（第１層膜）
２３ｂ 上層バリア・メタル膜（第２層膜）
２４ アルミニウム系メタル膜（ソース電極）
２４ｓ シード・アルミニウム系メタル膜部
２５ 凹部底面上段
２６ 凹部底面下段
５１ マルチ・チャンバ型ウエハ処理装置
５２ ロード・ポート（または前室）
５３ ウエハ搬送容器（ウエハ・カセット）
５４ ロード・ロック室
５５ 真空搬送室
５６ 脱ガス・チャンバ
５７ スパッタ・エッチング・チャンバ
５８ ＴｉＷ用ＰＣＭイオン化スパッタ成膜チャンバ
５９ ＴｉＷ用ＬＴスパッタ成膜チャンバ
６１ アルミニウム系メタル膜スパッタリング・チャンバ
６２ 下部電極（ウエハ・ステージ）
６３ 下部電極高周波バイアス電源（第2の高周波電力）
６４ 静電チャック制御系
６５ 静電チャック電極
６６ 上部電極（ターゲット・バッキング・プレート）
６７ ターゲット
６８ マグネット保持回転テーブル
７１ マグネット（Ｓ極）
７２ マグネット（Ｎ極）
７３ 回転軸
７４ 上部電極直流バイアス電源（直流バイアス）
７５ 上部電極高周波電源（第1の高周波電力）
７６ プラズマ
７７ ガス供給制御系
７８ ガス供給経路
７９ 真空排気系
８１ 排気口
Ｂ 溝底部分
Ｇ セル繰り返し単位領域
Ｒ ＳＢＤ部および帯状繰り返しデバイス・パターン領域切り出し部分

Claims (4)

  1. （ａ）半導体ウエハの第1の主面上の第1の絶縁膜の上面から下方に向けて、凹部を形成する工程、
    （ｂ）前記凹部の内面及び前記第1の絶縁膜の前記上面に、タングステンを主要な成分として含み、チタンを副次的な成分として含むバリア・メタル膜を形成する工程、
    （ｃ）前記工程（ｂ）の後、前記半導体ウエハの前記第1の主面に対して、シリサイデーション・アニールを実施することにより、前記バリア・メタル膜と接しているシリコン部材表面にチタン・シリサイドを形成する工程、
    （ｄ）前記工程（ｃ）の後、前記凹部の前記内面および前記第1の絶縁膜の前記上面の前記バリア・メタル膜を覆うように、アルミニウム系メタル層を形成する工程を含む半導体装置の製造方法において、
    前記工程（ｂ）は、以下の下位工程、
    （ｂ１）前記半導体ウエハにバイアス電圧を印加しながらイオン化スパッタ成膜により、前記凹部の前記内面及び前記第1の絶縁膜の前記上面に、前記バリア・メタル膜の内の第１層膜を形成する工程、
    （ｂ２）前記半導体ウエハにバイアス電圧を実質的に印加しないスパッタ成膜により、前記第１層膜上に、前記バリア・メタル膜の内の第２層膜を形成する工程を含み、
    更に、前記半導体ウエハの前記第1の主面上には、多数の半導体チップ領域があり、各チップ領域には、パワーＭＯＳＦＥＴおよびショットキ・バリア・ダイオードが形成されており、前記ショットキ・バリア・ダイオードの一方のメタル電極と、前記パワーＭＯＳＦＥＴのソース電極とは、ともに、前記アルミニウム系メタル層を有することを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、前記第１層膜は、主にアモルファス構造を呈していることを特徴とする半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法において、前記第２層膜は、主に柱状結晶構造を呈していることを特徴とする半導体装置の製造方法。
  4. 請求項１に記載の半導体装置の製造方法において、前記下位工程（ｂ１）と（ｂ２）は、同一の成膜チャンバ内で行われることを特徴とする半導体装置の製造方法。
JP2009119641A 2009-05-18 2009-05-18 半導体装置の製造方法 Expired - Fee Related JP5612830B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009119641A JP5612830B2 (ja) 2009-05-18 2009-05-18 半導体装置の製造方法
US12/727,337 US9177813B2 (en) 2009-05-18 2010-03-19 Manufacturing method of semiconductor device
US14/867,400 US20160020107A1 (en) 2009-05-18 2015-09-28 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009119641A JP5612830B2 (ja) 2009-05-18 2009-05-18 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2010267899A JP2010267899A (ja) 2010-11-25
JP2010267899A5 JP2010267899A5 (ja) 2012-04-19
JP5612830B2 true JP5612830B2 (ja) 2014-10-22

Family

ID=43068854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009119641A Expired - Fee Related JP5612830B2 (ja) 2009-05-18 2009-05-18 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US9177813B2 (ja)
JP (1) JP5612830B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5612830B2 (ja) * 2009-05-18 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI469221B (zh) * 2009-06-26 2015-01-11 Pfc Device Co 溝渠式蕭基二極體及其製作方法
KR102066532B1 (ko) * 2009-11-06 2020-01-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2012064849A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置
JP6082577B2 (ja) * 2012-11-29 2017-02-15 株式会社アルバック タングステン配線層の形成方法
FR3000840A1 (fr) * 2013-01-04 2014-07-11 St Microelectronics Rousset Procede de realisation de contacts metalliques au sein d'un circuit integre, et circuit integre correspondant
CN103928513B (zh) * 2013-01-15 2017-03-29 无锡华润上华半导体有限公司 一种沟槽dmos器件及其制作方法
US8980713B2 (en) * 2013-05-31 2015-03-17 Sony Corporation Method for fabricating a metal high-k gate stack for a buried recessed access device
JP6269276B2 (ja) * 2014-04-11 2018-01-31 豊田合成株式会社 半導体装置、半導体装置の製造方法
DE102014113254B4 (de) * 2014-09-15 2017-07-13 Infineon Technologies Austria Ag Halbleitervorrichtung mit Stromsensor
KR101955055B1 (ko) * 2014-11-28 2019-03-07 매그나칩 반도체 유한회사 전력용 반도체 소자 및 그 소자의 제조 방법
JP6261494B2 (ja) 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
WO2017124220A1 (en) 2016-01-18 2017-07-27 Texas Instruments Incorporated Power mosfet with metal filled deep source contact
US10692863B2 (en) 2016-09-30 2020-06-23 Rohm Co., Ltd. Semiconductor device and semiconductor package
US10998436B2 (en) * 2017-03-16 2021-05-04 Mitsubishi Electric Corporation Semiconductor device
US10354871B2 (en) 2017-09-11 2019-07-16 General Electric Company Sputtering system and method for forming a metal layer on a semiconductor device
JP7419740B2 (ja) 2019-10-11 2024-01-23 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717632A (en) * 1983-08-22 1988-01-05 Ovonic Synthetic-Materials Company, Inc. Adhesion and composite wear resistant coating and method
US4594294A (en) * 1983-09-23 1986-06-10 Energy Conversion Devices, Inc. Multilayer coating including disordered, wear resistant boron carbon external coating
US4619865A (en) * 1984-07-02 1986-10-28 Energy Conversion Devices, Inc. Multilayer coating and method
US4871686A (en) * 1988-03-28 1989-10-03 Motorola, Inc. Integrated Schottky diode and transistor
US5178739A (en) * 1990-10-31 1993-01-12 International Business Machines Corporation Apparatus for depositing material into high aspect ratio holes
US5175125A (en) * 1991-04-03 1992-12-29 Chartered Semiconductor Manufacturing Ltd. Pte Method for making electrical contacts
JPH0645281A (ja) 1992-06-26 1994-02-18 Sony Corp 配線形成方法及び半導体装置、及びこれに用いることができるスパッタ方法及びスパッタ装置
JPH06151815A (ja) * 1992-11-13 1994-05-31 Ricoh Co Ltd 半導体装置とその製造方法
JP2844304B2 (ja) * 1994-02-15 1999-01-06 日本原子力研究所 プラズマ対向材料
US5514622A (en) * 1994-08-29 1996-05-07 Cypress Semiconductor Corporation Method for the formation of interconnects and landing pads having a thin, conductive film underlying the plug or an associated contact of via hole
JP3272242B2 (ja) * 1995-06-09 2002-04-08 三洋電機株式会社 半導体装置
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
JPH10223752A (ja) 1997-02-04 1998-08-21 Sony Corp 配線構造の形成方法
US6156647A (en) * 1997-10-27 2000-12-05 Applied Materials, Inc. Barrier layer structure which prevents migration of silicon into an adjacent metallic layer and the method of fabrication of the barrier layer
JPH11162879A (ja) * 1997-11-25 1999-06-18 Nippon Steel Corp 半導体装置用配線構造及びその製造方法
JPH11354541A (ja) * 1998-06-11 1999-12-24 Fujitsu Quantum Devices Kk 半導体装置およびその製造方法
JP3196200B2 (ja) 1998-06-26 2001-08-06 日本電気株式会社 半導体装置及びその製造方法
JP2000106397A (ja) * 1998-07-31 2000-04-11 Sony Corp 半導体装置における配線構造及びその形成方法
US6080285A (en) * 1998-09-14 2000-06-27 Applied Materials, Inc. Multiple step ionized metal plasma deposition process for conformal step coverage
JP2000196075A (ja) * 1998-12-25 2000-07-14 Hitachi Ltd 半導体装置及びその製造方法
JP3748337B2 (ja) 1999-02-04 2006-02-22 株式会社東芝 半導体装置
SG87187A1 (en) * 1999-10-18 2002-03-19 Applied Materials Inc Pvd-imp tungsten and tungsten nitride as a liner, barrier and/or seed layer for tungsten, aluminium and copper applications
US6193855B1 (en) * 1999-10-19 2001-02-27 Applied Materials, Inc. Use of modulated inductive power and bias power to reduce overhang and improve bottom coverage
JP2001127005A (ja) 1999-10-28 2001-05-11 Applied Materials Inc 半導体装置の製造方法、その製造装置及び半導体装置
DE10104274C5 (de) 2000-02-04 2008-05-29 International Rectifier Corp., El Segundo Halbleiterbauteil mit MOS-Gatesteuerung und mit einer Kontaktstruktur sowie Verfahren zu seiner Herstellung
US6884724B2 (en) * 2001-08-24 2005-04-26 Applied Materials, Inc. Method for dishing reduction and feature passivation in polishing processes
JP4969001B2 (ja) * 2001-09-20 2012-07-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2003318395A (ja) * 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置の製造方法
JP2004247559A (ja) * 2003-02-14 2004-09-02 Elpida Memory Inc 半導体装置及びその製造方法
JP4860102B2 (ja) * 2003-06-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置
EP1553625B1 (en) * 2004-01-12 2014-05-07 Infineon Technologies AG Method for fabrication of a contact structure
JP2006005079A (ja) * 2004-06-16 2006-01-05 Seiko Epson Corp 半導体装置の製造方法
JP2006032598A (ja) 2004-07-15 2006-02-02 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP4671829B2 (ja) * 2005-09-30 2011-04-20 富士通株式会社 インターポーザ及び電子装置の製造方法
JP5096675B2 (ja) 2005-12-15 2012-12-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US7804668B2 (en) * 2006-11-16 2010-09-28 Headway Technologies, Inc. Enhanced hard bias in thin film magnetoresistive sensors with perpendicular easy axis growth of hard bias and strong shield-hard bias coupling
US20100096253A1 (en) * 2008-10-22 2010-04-22 Applied Materials, Inc Pvd cu seed overhang re-sputtering with enhanced cu ionization
US8053861B2 (en) * 2009-01-26 2011-11-08 Novellus Systems, Inc. Diffusion barrier layers
JP5558020B2 (ja) * 2009-04-06 2014-07-23 株式会社アルバック 成膜方法
JP2010245334A (ja) * 2009-04-07 2010-10-28 Renesas Electronics Corp 半導体装置の製造方法
JP5612830B2 (ja) * 2009-05-18 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20160020107A1 (en) 2016-01-21
US9177813B2 (en) 2015-11-03
JP2010267899A (ja) 2010-11-25
US20100291767A1 (en) 2010-11-18

Similar Documents

Publication Publication Date Title
JP5612830B2 (ja) 半導体装置の製造方法
JP2010245334A (ja) 半導体装置の製造方法
JP3704427B2 (ja) 半導体装置の銅金属配線形成方法
US11315830B2 (en) Metallic interconnect structures with wrap around capping layers
TWI423387B (zh) 形成具有擴散阻障堆疊之半導體裝置之方法及其結構
US10431464B2 (en) Liner planarization-free process flow for fabricating metallic interconnect structures
JP2011091242A (ja) 半導体装置の製造方法
TWI717554B (zh) 使用pvd釕的方法與裝置
US7088001B2 (en) Semiconductor integrated circuit device with a metallization structure
US20100038786A1 (en) Method for manufacturing a semiconductor device
JPH0964034A (ja) 半導体装置およびその製造方法
JP2000311871A (ja) 半導体装置の製造方法
TW202347612A (zh) 集成晶片及其形成方法
JP2010272676A (ja) 半導体装置の製造方法
CN110896063B (zh) 包括金属粘附和阻挡结构的半导体器件及其形成方法
JP2002334927A (ja) 半導体装置の製造方法
CN105244338B (zh) 用于半导体器件的接触及其形成方法
TW201725635A (zh) 半導體裝置之形成方法
JP3998937B2 (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法
JP5620096B2 (ja) 半導体装置の製造方法
US5994219A (en) Add one process step to control the SI distribution of Alsicu to improved metal residue process window
TW202237873A (zh) 半導體元件及其製造裝置和方法
JPH10107029A (ja) 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置
JPH0629243A (ja) 半導体装置の製造方法
Lu et al. The study of sputtered RF Ta on the PID in Cu dual damascene technology [plasma induced damage]

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140905

R150 Certificate of patent or registration of utility model

Ref document number: 5612830

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees